CN111146140B - 一种半导体结构及形成方法 - Google Patents

一种半导体结构及形成方法 Download PDF

Info

Publication number
CN111146140B
CN111146140B CN201911180491.1A CN201911180491A CN111146140B CN 111146140 B CN111146140 B CN 111146140B CN 201911180491 A CN201911180491 A CN 201911180491A CN 111146140 B CN111146140 B CN 111146140B
Authority
CN
China
Prior art keywords
layer
silicon substrate
cavity
reflecting layer
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911180491.1A
Other languages
English (en)
Other versions
CN111146140A (zh
Inventor
顾学强
宋雷
葛星晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911180491.1A priority Critical patent/CN111146140B/zh
Publication of CN111146140A publication Critical patent/CN111146140A/zh
Application granted granted Critical
Publication of CN111146140B publication Critical patent/CN111146140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种半导体结构及形成方法，半导体结构，包括：形成于硅衬底上的N型注入区和P型注入区；形成于N型注入区和P型注入区之间的硅衬底上的矩形沟槽隔离结构；沿矩形沟槽隔离结构的内壁轮廓依次形成有衬垫反射层和内层反射层；其中，衬垫反射层与内层反射层之间具有第一封闭空腔，内层反射层中具有第二封闭空腔。本发明利用空气和介质界面对入射激光进行反射，将激光的入射能量降低到最低，从而在使用激光退火激活硅衬底表面N型和P型两种反型掺杂注入层时，能有效避免激光直接入射到沟槽底部的硅衬底上造成熔融损伤。

Description

一种半导体结构及形成方法
技术领域
本发明涉及大规模集成电路加工技术领域，特别是涉及一种使用激光退火形成表面反型注入层的半导体结构及形成方法。
背景技术
激光退火技术是指使用激光对半导体中注入杂质进行激活和对注入引起的晶格损伤进行修复的加工工艺，其特点是使用单一波长的光源，激活时间短，因此对前道已经形成的器件结构影响较小。
在使用激光退火进行杂质激活时，硅衬底的表面将处于熔融状态。因此，当硅衬底表面具有N型和P型两种不同类型(反型)的杂质时，这两种反型的杂质会产生互融现象，造成N型和P型杂质交界处形成中性掺杂区。为了防止两种反型杂质的互融现象，可以在这两种杂质的交界处插入沟槽隔离。
请参考图1，图1为进行激光退火的常规器件结构示意图。如图1所示，为了防止N型注入13和P型注入11的互融现象，在这两种反型注入之间插入了常规的梯形沟槽隔离12。梯形沟槽隔离12里面按照常规工艺需要填充氧化层介质，而氧化层介质是透光的，因而在硅衬底10与沟槽12的交界处会形成熔融损伤14；同时，由于沟槽隔离12为梯形结构，因而熔融损伤14不只产生在沟槽底部，在沟槽侧壁也同时形成了熔融损伤14。这样当完成激光退火的硅衬底10进行再结晶时，由于硅材料和沟槽中氧化层的晶格失配，将造成如图1所示的熔融损伤14，从而在硅衬底10中形成缺陷中心，导致器件漏电和性能的劣化。
如果在上述梯形沟槽隔离里填充金属钨等金属材料，虽然金属材料可以反射激光，但引入金属材料易于造成金属对硅衬底表面的沾污。当进行激光退火时，这些金属沾污还会进一步进入硅衬底，形成复合中心，同样会造成器件性能劣化。
因此，需要提供一种既能使用激光退火激活硅衬底表面N型和P型两种反型掺杂注入层，同时又可避免熔融损伤和金属沾污的技术。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种半导体结构及形成方法，实现既能使用激光退火激活硅衬底表面N型和P型两种反型掺杂注入层，同时又可避免硅衬底的熔融损伤和金属沾污。
为实现上述目的，本发明的技术方案如下：
一种半导体结构，包括：
硅衬底；
形成于所述硅衬底上的N型注入区和P型注入区；
形成于所述N型注入区和所述P型注入区之间的所述硅衬底上的矩形沟槽隔离结构；
沿所述矩形沟槽隔离结构的内壁轮廓依次形成有衬垫反射层和内层反射层；其中，所述衬垫反射层与内层反射层之间具有第一封闭空腔，所述内层反射层中具有第二封闭空腔。
进一步地，所述矩形沟槽隔离结构的内壁与所述衬垫反射层之间还填充有衬垫氧化层。
进一步地，所述第一封闭空腔中形成有支撑层，用于支撑内层反射层，所述支撑层位于所述第二封闭空腔的下方。
进一步地，所述支撑层材料包括多孔介质材料。
进一步地，所述第一封闭空腔和第二封闭空腔通过形成于所述硅衬底表面上的封口层实现对空腔的封闭。
进一步地，所述衬垫反射层、内层反射层和所述封口层材料包括多晶硅。
一种半导体结构形成方法，包括以下步骤：
提供一硅衬底，在所述硅衬底上形成N型注入区和P型注入区；
在所述N型注入区和所述P型注入区之间的所述硅衬底上形成矩形沟槽；
沿所述矩形沟槽的内壁轮廓依次进行衬垫氧化层、衬垫反射层、支撑层、内层反射层和牺牲层材料的全片淀积，并去除位于所述矩形沟槽以外的衬垫氧化层、衬垫反射层、支撑层、内层反射层和牺牲层材料；
通过湿法腐蚀去除所述矩形沟槽内的部分支撑层材料和全部牺牲层材料，在所述衬垫反射层与内层反射层之间形成具有支撑层的第一空腔，以及在所述内层反射层中形成第二空腔，所述第一空腔和第二空腔在所述硅衬底表面上分别具有开口；
在所述硅衬底表面上全片淀积封口层材料，将所述开口封闭，并去除位于所述开口以外的封口层材料，使所述第一空腔和第二空腔分别转变成第一封闭空腔和第二封闭空腔，形成矩形沟槽隔离结构。
进一步地，通过控制湿法腐蚀的时间，以在所述内层反射层下方形成残余支撑层材料，作为支撑所述内层反射层的所述支撑层。
进一步地，所述支撑层和牺牲层材料包括多孔介质材料。
进一步地，所述衬垫反射层、内层反射层和所述封口层材料包括多晶硅。
从上述技术方案可以看出，本发明利用空气和介质界面对入射激光进行反射，通过两次反射可以将激光的入射能量降低到最低，从而在使用激光退火激活硅衬底表面N型和P型两种反型掺杂注入层时，有效避免了激光直接入射到沟槽底部的硅衬底上造成熔融损伤，同时也避免了在常规梯形沟槽隔离中填充金属材料时造成的金属沾污。
附图说明
图1是现有的一种进行激光退火的常规半导体器件结构示意图。
图2是本发明一较佳实施例的一种半导体结构结构示意图。
图3-图10是本发明一较佳实施例的一种半导体结构形成方法工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图2，图2是本发明一较佳实施例的一种半导体结构结构示意图。如图2所示，本发明的一种半导体结构，包括：
硅衬底20；
形成于硅衬底20上的N型注入区25和P型注入区22；
形成于N型注入区25和P型注入区22之间的硅衬底20上的矩形沟槽隔离30结构。
请参考图2。在矩形沟槽隔离30结构的内壁表面上，沿矩形沟槽隔离30结构的内壁轮廓依次形成有矩形形态的衬垫氧化层21、衬垫反射层23和内层反射层24。
其中，衬垫氧化层21与衬垫反射层23相互接触，但衬垫氧化层21与衬垫反射层23之间也可以具有其他层结构。在衬垫反射层23与内层反射层24之间具有第一封闭空腔26，在内层反射层24中具有第二封闭空腔27。
进一步地，在第一封闭空腔26中还形成有支撑层33；支撑层33用于支撑内层反射层24。较佳地，支撑层33可位于第二封闭空腔27的下方。
支撑层33材料可采用常规多孔介质。
请参考图2。第一封闭空腔26和第二封闭空腔27在硅衬底20表面上分别具有开口，开口上分别具有封口层28、29，通过封口层28、29实现对第一封闭空腔26和第二封闭空腔27的封闭。
衬垫反射层23、内层反射层24和封口层28、29材料可采用多晶硅。
根据光学原理，在两种材质界面上的反射率和材质本身的折射率相关，两种材质的折射率相差越大，则在其界面上的反射率越高。在集成电路制造工艺中，折射率最小的通常是空气，其折射率为1；折射率最大的通常是多晶硅，其折射率为3.44。
因此，在使用激光退火激活硅衬底20表面N型和P型两种反型掺杂注入层25、22时，可利用矩形沟槽隔离30结构具有的空气和多晶硅界面，对入射激光进行反射，并通过两次反射，将激光的入射能量降到最低。
如图2所示，在激光的主进光区31内的第一封闭空腔26位置，入射激光从空气中首先在第一封闭空腔26上方的多晶硅封口层28界面上进行第一次反射；然后，在第一封闭空腔26竖直部分内的空气到多晶硅衬垫反射层23界面上进行了第二次反射。同样地，在激光的主进光区31内的第二封闭空腔27位置，从空气到第二封闭空腔27上方的多晶硅封口层29界面上实现了第一次反射；在第二封闭空腔27内的空气到多晶硅内层反射层24界面上实现了第二次反射。并且，在激光的主进光区31内的第一封闭空腔26和第二封闭空腔27之间的多晶硅内层反射层24位置(第一封闭空腔26水平部分)，激光从空气中入射到多晶硅内层反射层24表面实现了第一次反射；在多晶硅内层反射层24下方靠近第一封闭空腔26底部的位置，激光从第一封闭空腔26底部进入多晶硅衬垫反射层23的底部，实现第二次反射。因此，在图示主进光区31的位置，激光都经过了两次空气和多晶硅层之间的界面反射，从而避免了激光直接入射到沟槽底部的硅衬底20上造成的熔融损伤。
本发明由于使用的是矩形沟槽隔离30而不是常规梯形沟槽隔离，因而垂直入射的激光只对沟槽的底部起作用，而沟槽的侧壁则不会受入射激光的影响。同时，本发明使用了由空气填充的第一封闭空腔26和第二封闭空腔27两个孔隙，并且使用多孔介质材料对两个孔隙之间的多晶硅内层反射层24进行支撑，保证了整体结构的稳定。
下面通过具体实施方式并结合附图，对本发明的一种半导体结构形成方法进行详细说明。
请参考图3-图10，图3-图10是本发明一较佳实施例的一种半导体结构形成方法工艺步骤示意图。如图3-图10所示，本发明的一种半导体结构形成方法，可用于制作上述例如图2的半导体结构，并可包括以下步骤：
首先，如图3所示，可使用常规的集成电路制造工艺，在硅衬底20上形成N型注入区25和P型注入区22。
接着，如图4所示，可通过使用各向异性的干法刻蚀，在N型注入区25和P型注入区22之间的硅衬底20上向下形成矩形沟槽34。
随后，如图5所示，在矩形沟槽34中进行衬垫氧化层材料的全片淀积，并可通过光刻和刻蚀，移除矩形沟槽34以外多余的衬垫氧化层材料(即位于N型注入区25和P型注入区22表面的衬垫氧化层材料)，在矩形沟槽34中形成衬垫氧化层21。
接着，如图6所示，在矩形沟槽34中的衬垫氧化层21表面上继续进行多晶硅衬垫反射层材料的全片淀积，并通过光刻和刻蚀移除衬垫氧化层21、N型注入区25和P型注入区22表面的多晶硅衬垫反射层材料，在矩形沟槽34中形成多晶硅衬垫反射层23。
在进行矩形沟槽34填充的过程中，可首先淀积5埃到10埃衬垫氧化层21，然后淀积5埃到10埃的多晶硅衬垫反射层23。由于通常的沟槽宽度32一般在2000埃以上，因此衬垫氧化层21和多晶硅衬垫反射层23在横向尺度上占沟槽宽度32的比例较小，在结构设计上主要考虑了除了衬垫氧化层21和多晶硅衬垫反射层23以外的主进光区31的尺寸。
再次，如图7所示，在矩形沟槽34内的多晶硅衬垫反射层23表面上分别进行多孔介质支撑层材料35和多晶硅内层反射层材料的淀积；淀积过程为：首先进行多孔介质支撑层材料35的淀积，然后进行多晶硅内层反射层材料的淀积，最后在多晶硅内层反射层材料表面上进行多孔介质牺牲层材料36的淀积，并将矩形沟槽34填满。其中，每次淀积后，都可按如上方式将矩形沟槽34上多余的各层材料分步去除，也可在各层材料全部淀积完成后，一次性去除矩形沟槽34以外多余的各层材料，从而在矩形沟槽34中形成多晶硅内层反射层24。
随后，如图8所示，可通过湿法腐蚀对多孔介质材料35、36进行腐蚀，去除矩形沟槽34中的部分多孔介质支撑层材料35和全部多孔介质牺牲层材料36。由于多孔介质材质疏松，腐蚀速率高，因此在腐蚀过程中，矩形沟槽34中的其它膜层相对不会受到湿法腐蚀的明显影响。通过控制湿法腐蚀的时间，最终在内层反射层24下方留有部分残余多孔介质，这些残余多孔介质即作为内层反射层24的支撑层33。从而在衬垫反射层23与内层反射层24之间形成具有多孔介质支撑层33的第一空腔37，以及在内层反射层24中形成第二空腔38。这样，内层反射层24即悬设在衬垫反射层23上。第一空腔37和第二空腔38在硅衬底20表面上分别具有开口。
然后，如图9所示，在硅衬底20表面上全片淀积多晶硅封口层材料39。可通过淀积菜单调整，降低多晶硅淀积时的孔隙填充能力，因而仅在第一空腔37和第二空腔38的上方开口处实现部分填充，从而将开口封闭。
最后，如图10所示，可使用化学机械抛光或全片刻蚀，去除位于开口以外的硅衬底20表面的多晶硅封口层材料39，仅保留第一空腔37和第二空腔38上方开口处的部分残余多晶硅封口层材料39，形成封口层28、29，使第一空腔37和第二空腔38分别转变成第一封闭空腔26和第二封闭空腔27，最终形成矩形沟槽隔离30结构。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种半导体结构，其特征在于，包括：
硅衬底；
形成于所述硅衬底上的N型注入区和P型注入区；
形成于所述N型注入区和所述P型注入区之间的所述硅衬底上的矩形沟槽隔离结构；
沿所述矩形沟槽隔离结构的内壁轮廓依次形成有衬垫反射层和内层反射层；其中，所述衬垫反射层与内层反射层之间具有第一封闭空腔，所述内层反射层中具有第二封闭空腔；所述第一封闭空腔和第二封闭空腔通过形成于所述硅衬底表面上的封口层实现对空腔的封闭；所述衬垫反射层、内层反射层和所述封口层材料包括多晶硅；
在使用激光退火激活硅衬底表面的N型注入区和P型注入区时，利用矩形沟槽隔离结构具有的空气和多晶硅界面，对入射激光进行两次反射，避免激光直接入射到沟槽底部的硅衬底上造成熔融损伤。
2.根据权利要求1所述的半导体结构，其特征在于，所述矩形沟槽隔离结构的内壁与所述衬垫反射层之间还填充有衬垫氧化层。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一封闭空腔中形成有支撑层，用于支撑内层反射层，所述支撑层位于所述第二封闭空腔的下方。
4.根据权利要求3所述的半导体结构，其特征在于，所述支撑层材料包括多孔介质材料。
5.一种半导体结构形成方法，其特征在于，包括以下步骤：
提供一硅衬底，在所述硅衬底上形成N型注入区和P型注入区；
在所述N型注入区和所述P型注入区之间的所述硅衬底上形成矩形沟槽；
沿所述矩形沟槽的内壁轮廓依次进行衬垫氧化层、衬垫反射层、支撑层、内层反射层和牺牲层材料的全片淀积，并去除位于所述矩形沟槽以外的衬垫氧化层、衬垫反射层、支撑层、内层反射层和牺牲层材料；
通过湿法腐蚀去除所述矩形沟槽内的部分支撑层材料和全部牺牲层材料，在所述衬垫反射层与内层反射层之间形成具有支撑层的第一空腔，以及在所述内层反射层中形成第二空腔，所述第一空腔和第二空腔在所述硅衬底表面上分别具有开口；
在所述硅衬底表面上全片淀积封口层材料，将所述开口封闭，并去除位于所述开口以外的封口层材料，使所述第一空腔和第二空腔分别转变成第一封闭空腔和第二封闭空腔，形成矩形沟槽隔离结构。
6.根据权利要求5所述的半导体结构形成方法，其特征在于，通过控制湿法腐蚀的时间，以在所述内层反射层下方形成残余支撑层材料，作为支撑所述内层反射层的所述支撑层。
7.根据权利要求5所述的半导体结构形成方法，其特征在于，所述支撑层和牺牲层材料包括多孔介质材料。
8.根据权利要求5所述的半导体结构形成方法，其特征在于，所述衬垫反射层、内层反射层和所述封口层材料包括多晶硅。
CN201911180491.1A 2019-11-27 2019-11-27 一种半导体结构及形成方法 Active CN111146140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911180491.1A CN111146140B (zh) 2019-11-27 2019-11-27 一种半导体结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911180491.1A CN111146140B (zh) 2019-11-27 2019-11-27 一种半导体结构及形成方法

Publications (2)

Publication Number Publication Date
CN111146140A CN111146140A (zh) 2020-05-12
CN111146140B true CN111146140B (zh) 2023-09-05

Family

ID=70517237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911180491.1A Active CN111146140B (zh) 2019-11-27 2019-11-27 一种半导体结构及形成方法

Country Status (1)

Country Link
CN (1) CN111146140B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734081B1 (en) * 2001-10-24 2004-05-11 Lsi Logic Corporation Shallow trench isolation structure for laser thermal processing
CN208923085U (zh) * 2018-09-18 2019-05-31 长鑫存储技术有限公司 一种浅沟槽隔离结构
CN209045527U (zh) * 2018-09-07 2019-06-28 长鑫存储技术有限公司 浅沟槽隔离结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734081B1 (en) * 2001-10-24 2004-05-11 Lsi Logic Corporation Shallow trench isolation structure for laser thermal processing
CN209045527U (zh) * 2018-09-07 2019-06-28 长鑫存储技术有限公司 浅沟槽隔离结构
CN208923085U (zh) * 2018-09-18 2019-05-31 长鑫存储技术有限公司 一种浅沟槽隔离结构

Also Published As

Publication number Publication date
CN111146140A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US8436440B2 (en) Method for forming a back-side illuminated image sensor
EP0298794B1 (fr) Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
CA1249074A (en) Submerged wall isolation of silicon islands
KR101638684B1 (ko) 계조화 버퍼층을 갖는 후면 조사 감광성 디바이스
US7238583B2 (en) Back-illuminated imaging device and method of fabricating same
EP0969519A2 (en) Solar cell having depressions in the substrate and production process therefor
CN104201146B (zh) 双浅沟槽隔离的形成方法
CN111146140B (zh) 一种半导体结构及形成方法
CN109585481B (zh) 图像传感器结构及其制备方法
CN108538872A (zh) 图像传感器及其形成方法
CN108417595A (zh) 图像传感器及其形成方法
CN107248495B (zh) 一种高能离子注入工艺中形成高深宽比隔离的方法
JPH09331052A (ja) 裏面照射型固体撮像素子およびその製造方法
CN110828556B (zh) 半导体元件及其制造方法
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
CN103456834A (zh) 处理背照式光电二极管的系统和方法
CN112038359A (zh) Bsi工艺深沟槽隔离制造方法
KR20090050899A (ko) 반도체 소자의 제조 방법
CN110112167A (zh) 图像传感器及其形成方法
CN109841626A (zh) 半导体结构及其形成方法
KR100868643B1 (ko) 이미지센서 및 그 제조방법
CN115939226A (zh) 半导体器件及其形成方法
CN116259635A (zh) 图像传感器及其形成方法
CN115312547A (zh) 一种图像传感器及其形成方法
KR20000061508A (ko) 트렌치 격리의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant