CN111130487A - 带通滤波器及其电路 - Google Patents

Abstract

一种带通滤波器及其电路，其中，带通滤波器电路通过加入6个以上并联的谐振电路，从而提高了带通滤波器电路的衰减，并以感性耦合和容性耦合两种耦接关系将各谐振电路连接在一起，且将感性耦合的谐振电路分别布置于基体的第一平面和与第一平面平行的第二平面，以及将容性耦合的两个谐振电路共同布置于所述基体第一平面或第二平面，从而缩减了带通滤波器电路占用的体积，即本申请的带通滤波器电路解决了传统的技术方案中存在占用体积比较大和阻带内衰减不足的问题。

Description

带通滤波器及其电路

技术领域

本发明属于滤波器技术领域，尤其涉及一种带通滤波器及其电路。

背景技术

目前，传统的带通滤波器占用体积太大且一般仅有4个电连接的谐振器，往往会由于阻带内的衰减不足而难以抑制通带附近的杂波频率。

因此，传统的技术方案中存在占用体积比较大和阻带内衰减不足的问题。

发明内容

有鉴于此，本发明实施例提供了一种带通滤波器及其电路，旨在解决传统的技术方案中存在的占用体积比较大和阻带内衰减不足的问题。

本发明实施例的第一方面提供了一种带通滤波器电路，包括：N个并联的谐振电路，第i个所述谐振电路和第i+1个谐振电路容性耦合，第i+1个谐振电路和第i+2个谐振电路感性耦合，感性耦合的所述谐振电路分别布置于基体的第一平面和第二平面，所述基体的第一平面和所述基体的第二平面平行相对，容性耦合的两个谐振电路共同布置于所述基体的第一平面或第二平面，其中，N≥6且N为偶数，i＜N且i为奇数。

在一个实施例中，包括：第i个所述谐振电路和第N-i+1个所述谐振电路镜像对称。

在一个实施例中，当所述N为6时，N个并联的谐振电路分别为第一谐振电路、第二谐振电路、第三谐振电路、第四谐振电路、第五谐振电路以及第六谐振电路，其中，第一谐振电路、第二谐振电路、第五谐振电路和第六谐振电路平排布置在基体的第一平面，第三谐振电路和第四谐振电路在所述基体的第二平面，所述第一平面与所述第二平面平行。

在一个实施例中，所述第二谐振电路和所述第三谐振电路正相对；所述第四谐振电路和所述第五谐振电路正相对。

在一个实施例中，所述第二谐振电路和所述第三谐振电路间的间距可调，所述第四谐振电路和所述第五谐振电路间的间距可调。

在一个实施例中，所述第二谐振电路和所述第五谐振电路平排相邻布置，所述第二谐振电路和所述第五谐振电路之间形成交叉耦合并产生带外零点。

在一个实施例中，所述第一谐振电路包括第一电容和第一电感，所述第二谐振电路包括第二电容和第二电感，所述第三谐振电路包括第三电容和第三电感，所述第四谐振电路包括第四电容和第四电感，所述第五谐振电路包括第五电容和第五电感，所述第六谐振电路包括第六电容和第六电感，所述第二谐振电路和所述第三谐振电路通过所述第二电感和所述第三电感耦合连接，所述第四谐振电路和所述第五谐振电路通过所述第四电感和所述第五电感耦合连接。

在一个实施例中，还包括：第七电容、第八电容以及第九电容，所述第一谐振电路和所述第二谐振电路通过所述第七电容耦合连接，所述第三谐振电路和所述第四谐振电路通过所述第八电容耦合连接，所述第五谐振电路和所述第六谐振电路通过所述第九电容耦合连接。

在一个实施例中，所述第一电感和所述第一电容平排布置或所述第一电容布置于所述第一电感上，所述第二电感和所述第二电容平排布置或所述第二电容布置于所述第二电感上，所述第三电感和所述第三电容平排布置或所述第三电容布置于所述第三电感上，所述第四电感和所述第四电容平排布置或所述第四电容布置于所述第四电感上，所述第五电感和所述第五电容平排布置或所述第五电容布置于所述第五电感上，所述第六电感和所述第六电容平排布置或所述第六电容布置于所述第六电感上。

本发明实施例的第二方面提供了一种带通滤波器，包括：

基体；和

如本发明实施例的第一方面所述的带通滤波器电路，所述带通滤波器电路设置于所述基体上。

上述的带通滤波器电路，通过加入6个以上并联的谐振电路，从而提高了带通滤波器电路的衰减，并以感性耦合和容性耦合两种耦接关系将各谐振电路连接在一起，且将感性耦合的谐振电路分别布置于基体的第一平面和与第一平面平行的第二平面，以及将容性耦合的两个谐振电路共同布置于所述基体第一平面或第二平面，从而缩减了带通滤波器电路占用的体积，即本申请的带通滤波器电路解决了传统的技术方案中存在占用体积比较大和阻带内衰减不足的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的带通滤波器电路的结构示意图；

图2为图1所示的带通滤波器电路的另一结构示意图；

图3为图2所示的带通滤波器电路的示例电路原理图；

图4为图3所示的带通滤波器电路的示例电路原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，本发明实施例提供的带通滤波器电路的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

本实施例中的带通滤波器电路，包括：N个并联的谐振电路，第i个谐振电路和第i+1个谐振电路容性耦合，第i+1个谐振电路和第i+2个谐振电路感性耦合，感性耦合的谐振电路分别布置于基体10的第一平面11和第二平面12，基体10的第一平面11和基体10的第二平面12平行相对，容性耦合的两个谐振电路共同布置于基体10的第一平面11或第二平面12，其中，N≥6且N为偶数，i＜N且i为奇数。

可选的，容性耦合可以通过在两个谐振电路之间连接一个或多个耦合电容实现，感性耦合可以通过在两个谐振电路内部各加入一个电感或者利用谐振电路自身内部的电感实现。

应理解，本实施例中的带通滤波器电路的结构可以通过采用LTCC(Low-Temperature Co-fired Ceramic,低温共烧陶瓷)叠层结构实现。

如图1所示，即第一个谐振电路1和第二个谐振电路2容性耦合，第二个谐振电路2和第三个谐振电路3感性耦合，第三个谐振电路3和第四个谐振电路4容性耦合，第四个谐振电路4和第五个谐振电路5感性耦合，第五个谐振电路5和第六个谐振电路6容性耦合，第i个谐振电路7和第i+1个谐振电路8容性耦合，第i+1个谐振电路8和第i+2个谐振电路9感性耦合，第i+2个谐振电路9和第i+3个谐振电路10容性耦合，第N个谐振电路14和第N-1个谐振电路13容性耦合，第N-1个谐振电路13和第N-2个谐振电路12感性耦合，第N-2个谐振电路12和第N-3个谐振电路11容性耦合，当以一个谐振电路和第二个谐振电路2先行布置在基体10的第一平面11时，则与第二个谐振电路2感性耦合的第三个谐振电路3则布置在基体10的第二平面12，与第三个谐振电路3容性耦合的第四个谐振电路4布置在基体10的第二平面12，与第四个谐振电路4容性耦合的第五个谐振电路5则布置在基体10的第一平面11，以此类推。为了便于理解，下面举例当N＝6时，图中的第N个谐振电路14为第六个谐振电路6，其余的如此类推。本实施例中的带通滤波器电路为：第一个谐振电路1和第二个谐振电路2容性耦合，第二个谐振电路2和第三个谐振电路3感性耦合，第三个谐振电路3和第四个谐振电路4容性耦合，第四个谐振电路4和第五个谐振电路5感性耦合，第五个谐振电路5和第六个谐振电路6容性耦合，可选的，第一个谐振电路1、第二个谐振电路2、第五个谐振电路5以及第六个谐振电路6布置于基体10的第一平面11，第三个谐振电路3以及第四个谐振电路4布置于基体10的第二平面12，基体10的第一平面11和基体10的第二平面12平行设置。

本实施例中的带通滤波器电路，通过加入6个以上并联的谐振电路，从而提高了带通滤波器电路的衰减，并以感性耦合和容性耦合两种耦接关系将各谐振电路连接在一起，且将感性耦合的谐振电路分别布置于基体10的第一平面11和与第一平面11平行的第二平面12，以及将容性耦合的两个谐振电路共同布置于基体10的第一平面11或第二平面12，从而缩减了带通滤波器电路占用的体积，即本申请的带通滤波器电路解决了传统的技术方案中存在占用体积比较大和阻带内衰减不足的问题。

在一个实施例中，第i个谐振电路和第N-i+1个谐振电路镜像对称。

例如，当N＝6时，第一个谐振电路1和第六个谐振电路6镜像对称，第二个谐振电路2和第五个谐振电路5镜像对称，第三个谐振电路3和第四个谐振电路4镜像对称。

应理解，本实施例中的各谐振电路的内部组成器件相同，且以按顺序排列的各个谐振电路的中心线为分界线，两边的各个谐振电路分别镜像对称。

请参阅图2，在一个实施例中，当N为6时，N个并联的谐振电路分别为第一谐振电路100、第二谐振电路200、第三谐振电路300、第四谐振电路400、第五谐振电路500以及第六谐振电路600，其中，第一谐振电路100、第二谐振电路200、第五谐振电路500和第六谐振电路600平排布置在基体10的第一平面11，第三谐振电路300和第四谐振电路400在基体10的第二平面12，第一平面11与第二平面12平行。

在一个实施例中，第二谐振电路200和第三谐振电路300正相对；第四谐振电路400和第五谐振电路500正相对。

应理解，本实施例中通过将第二谐振电路200和第三谐振电路300正相对，从而提高第二谐振电路200和第三谐振电路300间的感性耦合的性能，本实施例中通过将第四谐振电路400和第五谐振电路500正相对，从而提高第四谐振电路400和第五谐振电路500间的感性耦合的性能。

在一个实施例中，第二谐振电路200和第三谐振电路300间的间距可调，第四谐振电路400和第五谐振电路500间的间距可调。

应理解，本实施例中通过调节第二谐振电路200和第三谐振电路300之间的间距，从而调整第二谐振电路200和第三谐振电路300之间的耦合量的大小，通过调节第四谐振电路400和第五谐振电路500之间的间距，从而调整第四谐振电路400和第五谐振电路500之间的耦合量的大小。

本实施例中的通过将第一谐振电路100、第二谐振电路200、第五谐振电路500和第六谐振电路600平排布置在基体10的第一平面11，第三谐振电路300和第四谐振电路400在基体10与第一平面11平行的第二平面12，第二谐振电路200和第三谐振电路300正相对，第四谐振电路400和第五谐振电路500正相对，进而可使带通滤波器电路结构更加紧凑，从而缩小了带通滤波器的尺寸，并且通过调节感性耦合的谐振电路间的间距，从而使得调整该谐振电路间的耦合量的大小，从而使得带通滤波器电路的性能可以满足目标需求。

在一个实施例中，第二谐振电路200和第五谐振电路500平排相邻布置，第二谐振电路200和第五谐振电路500之间形成交叉耦合并产生带外零点。

应理解，本实施例中的通过将第二谐振电路200和第五谐振电路500平排相邻布置，从而使得两个谐振单元之间形成交叉耦合，使带外产生零点，从而提高带外抑制度；可选的，可以通过调整第二谐振电路200和第五谐振电路500之间的间距从而调整零点位置。

请参阅图3，在一个实施例中，第一谐振电路100包括第一电容C1和第一电感L1，第二谐振电路200包括第二电容C2和第二电感L2，第三谐振电路300包括第三电容C3和第三电感L3，第四谐振电路400包括第四电容C4和第四电感L4，第五谐振电路500包括第五电容C5和第五电感L5，第六谐振电路600包括第六电容C6和第六电感L6，第二谐振电路200和第三谐振电路300通过第二电感L2和第三电感L3耦合连接，第四谐振电路400和第五谐振电路500通过第四电感L4和第五电感L5耦合连接。

应理解，各个谐振单元的电容大小不一致，即第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5以及第六电容C6的容值大小不一致，从而消除带通滤波器电路的寄生通带，进而实现目标倍频内远端抑制。

请参阅图4，在一个实施例中，第七电容C7、第八电容C8以及第九电容C9，第一谐振电路100和第二谐振电路200通过第七电容C7耦合连接，第三谐振电路300和第四谐振电路400通过第八电容C8耦合连接，第五谐振电路500和第六谐振电路600通过第九电容C9耦合连接。

可选的，第七电容C7、第八电容C8以及第九电容C9可以分别由两个串联电容构成。

在一个实施例中，第一电感L1和第一电容C1平排布置或第一电容C1布置于第一电感L1上，第二电感L2和第二电容C2平排布置或第二电容C2布置于第二电感L2上，第三电感L3和第三电容C3平排布置或第三电容C3布置于第三电感L3上，第四电感L4和第四电容C4平排布置或第四电容C4布置于第四电感L4上，第五电感L5和第五电容C5平排布置或第五电容C5布置于第五电感L5上，第六电感L6和第六电容C6平排布置或第六电容C6布置于第六电感L6上。

应理解，各个谐振单元的电容和电感间可以通过直接连线或者垂直过孔的方式连接。当各个谐振单元的电感和电容通过垂直过孔进行连接，即第一电感L1和第一电容C1通过垂直过孔进行连接，第二电感L2和第二电容C2通过垂直过孔进行连接，第三电感L3和第三电容C3通过垂直过孔进行连接，第四电感L4和第四电容C4通过垂直过孔进行连接，第五电感L5和第五电容C5通过垂直过孔进行连接，第六电感L6和第六电容C6通过垂直过孔进行连接，通过使用垂直过孔连接各谐振单元内的电感和电容，从而实现了对电容和电感的隔离，从而避免产生寄生效应。

应理解，当各个谐振电路的电容布置于电感上时，电容可以搭建在电感的正上方或者正下方，例如第一电容C1可以搭建在第一电感L1的正上方或者正下方。本实施例中的带通滤波器电路，应理解，本实施例中的各个电感可以为螺旋电感，各个电容可以为平板电容。

本发明实施例的第二方面提供了一种带通滤波器，包括：基体10和如本发明实施例的第一方面的带通滤波器电路，带通滤波器电路设置于基体10上，带通滤波器电路通过端电极对外连接。

应理解，本实施例的带通滤波器尺寸可以为4.8mm×2.5mm×1.5mm。可选的，在一个实施例中，带通滤波器为中心频率为130MHz的带通滤波器时，基体10可以采用介电常数为40±1，材料介质损耗因子为tanα≤0.001的陶瓷基体10材料构成；在一个实施例中，带通滤波器为中心频率为130MHz的带通滤波器时，基体10可以采用介电常数为13±1，材料介质损耗因子为tanα≤0.001的陶瓷基体10材料构成。应理解，可以通过调整各谐振电路的电容和电感的大小进而调整带通滤波器的中心频率。

可选的，带通滤波器还包括多个端电极，带通滤波器通过各端电极对外连接，各端电极分别由三层结构组成，三层结构分别为银层、镍层以及锡层，其中，银层为里层，镍层为中间层，锡层为最外层。

在本文对各种器件、电路、装置、系统和/或方法描述了各种实施方式。阐述了很多特定的细节以提供对如在说明书中描述的和在附图中示出的实施方式的总结构、功能、制造和使用的彻底理解。然而本领域中的技术人员将理解，实施方式可在没有这样的特定细节的情况下被实施。在其它实例中，详细描述了公知的操作、部件和元件，以免使在说明书中的实施方式难以理解。本领域中的技术人员将理解，在本文和所示的实施方式是非限制性例子，且因此可认识到，在本文公开的特定的结构和功能细节可以是代表性的且并不一定限制实施方式的范围。

在整个说明书中对“各种实施方式”、“在实施方式中”、“一个实施方式”或“实施方式”等的引用意为关于实施方式所述的特定特征、结构或特性被包括在至少一个实施方式中。因此，短语“在各种实施方式中”、“在一些实施方式中”、“在一个实施方式中”或“在实施方式中”等在整个说明书中的适当地方的出现并不一定都指同一实施方式。此外，特定特征、结构或特性可以在一个或多个实施方式中以任何适当的方式组合。因此，关于一个实施方式示出或描述的特定特征、结构或特性可全部或部分地与一个或多个其它实施方式的特征、结构或特性进行组合，而没有假定这样的组合不是不合逻辑的或无功能的限制。任何方向参考(例如，加上、减去、上部、下部、向上、向下、左边、右边、向左、向右、顶部、底部、在…之上、在…之下、垂直、水平、顺时针和逆时针)用于识别目的以帮助读者理解本公开内容，且并不产生限制，特别是关于实施方式的位置、定向或使用。

虽然上面以某个详细程度描述了某些实施方式，但是本领域中的技术人员可对所公开的实施方式做出很多变更而不偏离本公开的范围。连接参考(例如，附接、耦合、连接等)应被广泛地解释，并可包括在元件的连接之间的中间构件和在元件之间的相对运动。因此，连接参考并不一定暗示两个元件直接连接/耦合且彼此处于固定关系中。“例如”在整个说明书中的使用应被广泛地解释并用于提供本公开的实施方式的非限制性例子，且本公开不限于这样的例子。意图是包含在上述描述中或在附图中示出的所有事务应被解释为仅仅是例证性的而不是限制性的。可做出在细节或结构上的变化而不偏离本公开。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种带通滤波器电路，其特征在于，包括：

N个并联的谐振电路，第i个所述谐振电路和第i+1个谐振电路容性耦合，第i+1个谐振电路和第i+2个谐振电路感性耦合，感性耦合的所述谐振电路分别布置于基体的第一平面和第二平面，所述基体的第一平面和所述基体的第二平面平行相对，容性耦合的两个谐振电路共同布置于所述基体的第一平面或第二平面，其中，N≥6且N为偶数，i＜N且i为奇数。

2.如权利要求1所述的带通滤波器电路，其特征在于，包括：

第i个所述谐振电路和第N-i+1个所述谐振电路镜像对称。

3.如权利要求1所述的带通滤波器电路，其特征在于，当所述N为6时，N个并联的谐振电路分别为第一谐振电路、第二谐振电路、第三谐振电路、第四谐振电路、第五谐振电路以及第六谐振电路，其中，第一谐振电路、第二谐振电路、第五谐振电路和第六谐振电路平排布置在基体的第一平面，第三谐振电路和第四谐振电路在所述基体的第二平面，所述第一平面与所述第二平面平行。

4.如权利要求3所述的带通滤波器电路，其特征在于，所述第二谐振电路和所述第三谐振电路正相对；所述第四谐振电路和所述第五谐振电路正相对。

5.如权利要求4所述的带通滤波器电路，其特征在于，所述第二谐振电路和所述第三谐振电路间的间距可调，所述第四谐振电路和所述第五谐振电路间的间距可调。

6.如权利要求4所述的带通滤波器电路，其特征在于，所述第二谐振电路和所述第五谐振电路平排相邻布置，所述第二谐振电路和所述第五谐振电路之间形成交叉耦合并产生带外零点。

7.如权利要求3-6任意一项所述的带通滤波器电路，其特征在于，所述第一谐振电路包括第一电容和第一电感，所述第二谐振电路包括第二电容和第二电感，所述第三谐振电路包括第三电容和第三电感，所述第四谐振电路包括第四电容和第四电感，所述第五谐振电路包括第五电容和第五电感，所述第六谐振电路包括第六电容和第六电感，所述第二谐振电路和所述第三谐振电路通过所述第二电感和所述第三电感耦合连接，所述第四谐振电路和所述第五谐振电路通过所述第四电感和所述第五电感耦合连接。

8.如权利要求7所述的带通滤波器电路，其特征在于，还包括：第七电容、第八电容以及第九电容，所述第一谐振电路和所述第二谐振电路通过所述第七电容耦合连接，所述第三谐振电路和所述第四谐振电路通过所述第八电容耦合连接，所述第五谐振电路和所述第六谐振电路通过所述第九电容耦合连接。

9.如权利要求7所述的带通滤波器电路，其特征在于，所述第一电感和所述第一电容平排布置或所述第一电容布置于所述第一电感上，所述第二电感和所述第二电容平排布置或所述第二电容布置于所述第二电感上，所述第三电感和所述第三电容平排布置或所述第三电容布置于所述第三电感上，所述第四电感和所述第四电容平排布置或所述第四电容布置于所述第四电感上，所述第五电感和所述第五电容平排布置或所述第五电容布置于所述第五电感上，所述第六电感和所述第六电容平排布置或所述第六电容布置于所述第六电感上。

10.一种带通滤波器，其特征在于，包括：

基体；和

如权利要求1-9任意一项所述的带通滤波器电路，所述带通滤波器电路设置于所述基体上。

Images