CN111128868A - 改善超厚金属互连工艺晶圆平整度的方法 - Google Patents
改善超厚金属互连工艺晶圆平整度的方法 Download PDFInfo
- Publication number
- CN111128868A CN111128868A CN201911353151.4A CN201911353151A CN111128868A CN 111128868 A CN111128868 A CN 111128868A CN 201911353151 A CN201911353151 A CN 201911353151A CN 111128868 A CN111128868 A CN 111128868A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- wafer
- barrier layer
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 63
- 239000002184 metal Substances 0.000 title claims abstract description 63
- 230000008569 process Effects 0.000 title claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 57
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 238000009713 electroplating Methods 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 238000004528 spin coating Methods 0.000 claims abstract description 6
- 239000012861 aquazol Substances 0.000 claims abstract 7
- 229920006187 aquazol Polymers 0.000 claims abstract 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种改善超厚金属互连工艺晶圆平整度的方法，其中，在器件层上沉积第一阻挡层；在第一阻挡层上沉积第一介电层，所述第一介电层为高应力PEOX膜；在第一介电层上沉积第二阻挡层；旋涂光刻胶，进行曝光显影；进行光刻和干刻，在第二阻挡层、第一介电层和第一阻挡层形成通孔；在所述通孔中填充金属层；进行化学机械抛光，去除所述金属层高于所述第一介电层的部分以及所述第二阻挡层在所述金属层以及所述第一介电层上沉积第三阻挡层；在所述第三阻挡层上沉积第二介电层，所述第二介电层为高应力PEOX膜。本发明采用高应力的PEOX膜对晶圆的平整度进行调整，这样可以保证超厚金属电镀后晶圆应力得到优化，可以顺利实现后续的光刻工艺。
Description
技术领域
本发明涉及微电子及半导体集成电路制造领域，具体属于一种改善超厚金属互连工艺晶圆平整度的方法。
背景技术
随着芯片集成度的不断提高，铜已经取代铝成为超大规模集成电路制造中的主流互连技术。作为铝的替代物，铜导线可以降低互连阻抗，降低功耗和成本，提高芯片的集成度、器件密度和时钟频率。铜互连结构形成深沟槽的工艺被称为超厚金属(UTM)互连工艺，通常用于制作射频产品感应器的工艺中。
图1示出了传统UTM工艺相关的流程图，具体工艺为金属(第X层)化学机械研磨(MX_CMP)——超厚金属通孔层SiCN沉积(UTV_NDC)——超厚金属通孔层PEOX沉积(UTV_PEOX)——超厚金属通孔层光刻(UTV_PH)——超厚金属通孔层干刻(UTV_ET)——超厚金属通孔层电镀铜(UTV_BS/ECP)——超厚金属通孔层化学机械研磨(UTV_CMP)——超厚金属层氮化硅沉积(UTM_SIN)——超厚金属层PEOX沉积(UTM_PEOX)——超厚金属层光刻(UTM_PH)——超厚金属层干刻(UTM_ET)——超厚金属层电镀铜(UTM_BS/ECP)——超厚金属层化学机械研磨(UTM_CMP)——连线再分配层光刻(RV_PH)——铝Pad层光刻(APL_PH)——芯片保护钝化层光刻(CB_PH)。
具体来说，在第X层金属(或前端器件层)上以化学气相沉积(CVD)方法沉积第一阻挡层，该第一阻挡层的材料为SiCN，该第一阻挡层的作用在于防止后端布线层中的铜离子渗入并污染相邻层以及有源区，并作为后续蚀刻步骤的蚀刻停止层。然后，在第一阻挡层上以CVD方法沉积第一介电层，该第一介电层的材料为PEOX(Plasma Enhanced Oxide，等离子体增强氧化膜，又称为射频低温等离子体增强二氧化硅薄膜)，在第一介电层上以CVD方法沉积第二阻挡层，该第二阻挡层的材料为SiON。然后，通过光刻、干刻，在第一阻挡层、第一介电层以及第二阻挡层上刻蚀形成通孔。接着，以物理气相沉积(PVD)或者电镀(ECP)方式填充金属层，金属可以选择为铜，再以化学机械抛光(CMP)方式去除金属层高出第一介电层的部分以及全部第二阻挡层。接下来，在金属层和第一介电层上以CVD方法沉积第三阻挡层，该第三阻挡层的材料为SiN。接着，在第三阻挡层上以CVD方法沉积第二介电层，该第二介电层的材料为PEOX，例如二氧化硅。然后，通过光刻、干刻，在第二介电层以及第三阻挡层上刻蚀形成通孔。接着，以物理气相沉积(PVD)或者电镀(ECP)方式填充金属层，金属可以选择为铜，再以化学机械抛光(CMP)方式去除金属层高出第二介电层的部分。在现有的UTM工艺中，作为第一介电层的PEOX膜和作为第二介电层的PEOX膜均采用常规压应力，例如第一介电层为9000埃的PEOX膜的常规压应力为96Mpa，第二介电层为37000埃的PEOX膜的常规压应力为396Mpa。
目前，在UTM工艺中，用来提供低电阻的互连电流通路的超厚金属层(厚铜层)电镀工艺会造成晶圆翘曲度增加，原因在于，超厚金属层与其所附着的下部硅体晶圆材料之间有着热膨胀系数的差异，从而产生晶圆变形，使晶圆翘曲，越厚的金属层产生的这种翘曲越明显。晶圆的翘曲会严重影响到集成电路其他的加工工艺，如接下来的光刻步骤，需要真空吸附硅片到基台上，如果晶圆变形严重，将会影响吸附度，或许还会由于吸附不牢导致光刻过程失败，例如光刻工艺中的光刻胶旋涂(track)和光刻胶曝光显影(scanner)都会机台报警。最终，导致UTM工艺之后的再分配层光刻(RV_PH、铝Pad层光刻(APL_PH)以及芯片保护钝化层光刻(CB_PH)三个工艺步骤发生异常。
目前，对于上述UTM工艺中出现的晶圆翘曲问题，一般通过调整机台的硬件参数，使得工艺可以勉强完成，但是大量跑货时风险增大。当晶圆翘曲度劣化到一定程度时，调整机台硬件参数也无法实现跑货，如scanner报错。经过大量的数据比较分析，UTM工艺在NIKON机台不会报错而在ASML机台难以进行，这是因为ASML高阶机台对晶圆的平整度要求更高。虽然UTM工艺在ASML机台难以实施，但是目前在28nm/14nm仍然有大量的产品应用，所以如何改善UTM工艺过程中晶圆平整度成为一个迫切问题。
发明内容
本发明要解决的技术问题是提供一种改善超厚金属互连工艺晶圆平整度的方法，可以解决现有UTM工艺中晶圆发生翘曲的问题。
为解决上述技术问题，本发明提供的改善超厚金属互连工艺晶圆平整度的方法，其中在超厚金属互连工艺，沉积的介电层为高应力薄膜。
进一步的改进，具体步骤如下：
步骤1，在器件层上沉积第一阻挡层；
步骤2，在所述第一阻挡层上沉积第一介电层，所述第一介电层为PEOX膜，所述PEOX膜的压应力为205Mpa～323Mpa；
步骤3，在所述第一介电层上沉积第二阻挡层；
步骤4，旋涂光刻胶，进行曝光显影；
步骤5，进行光刻和干刻，在所述第二阻挡层、所述第一介电层和所述第一阻挡层形成通孔；
步骤6，在所述通孔中填充金属层；
步骤7，进行化学机械抛光，去除所述金属层高于所述第一介电层的部分以及所述第二阻挡层；
步骤8，在所述金属层以及所述第一介电层上沉积第三阻挡层；
步骤9，在所述第三阻挡层上沉积第二介电层，所述第二介电层为PEOX膜，所述PEOX膜的压应力为880Mpa～1290Mpa。
进一步的改进是，在步骤2中，所述第一介电层的厚度为7000埃～11000埃。
进一步的改进是，在步骤9中，所述第二介电层的厚度为30000埃～44000埃。
进一步的改进是，在步骤6中，所述金属层为铜。
进一步的改进是，在步骤6中，采用物理气相淀积或电镀填充所述金属层。
进一步的改进是，在步骤2中，采用等离子体增强化学气相沉积工艺沉积所述第一介电层。
进一步的改进是，在步骤9中，采用等离子体增强化学气相沉积工艺沉积所述第二介电层。
与现有的UTM互连工艺相比，本发明对超厚金属互连工艺中沉积介电层的步骤进行改进，采用高应力的PEOX膜，从而对晶圆的平整度进行调整，这样可以保证超厚金属(铜)电镀后晶圆应力得到优化，晶圆的翘曲度得到改善，可以顺利实现后续的光刻工艺。
附图说明
图1为现有UTM工艺的流程图；
图2为本发明的改善超厚金属互连工艺晶圆平整度的方法的流程图；
图3为采用现有方法与采用本发明的方法晶圆平整度的在线测量数据对比图。
具体实施方式
在下面的描述中，给出了大量具体的细节以便对本发明更为彻底的理解。然而，对于本领域技术人员显而易见的是，本发明可以无需一个或多个这些细节而得以实现。在其它例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
以下通过特定的具体实施例并结合附图说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰语变更。
为了解决现有UTM互连工艺中晶圆由于应力而产生翘曲的问题，本发明提供一种改善超厚金属互连工艺晶圆平整度的方法，在该超厚金属互连工艺中，沉积的介电层为高应力薄膜。如图2所示，具体步骤如下：
步骤1，在器件层上沉积第一阻挡层；
步骤2，在所述第一阻挡层上沉积第一介电层，所述第一介电层为PEOX膜，所述PEOX膜的压应力为205Mpa～323Mpa；
步骤3，在所述第一介电层上沉积第二阻挡层；
步骤4，旋涂光刻胶，进行曝光显影；
步骤5，进行光刻和干刻，在所述第二阻挡层、所述第一介电层和所述第一阻挡层形成通孔；
步骤6，在所述通孔中填充金属层；
步骤7，进行化学机械抛光，去除所述金属层高于所述第一介电层的部分以及所述第二阻挡层；
步骤8，在所述金属层以及所述第一介电层上沉积第三阻挡层；
步骤9，在所述第三阻挡层上沉积第二介电层，所述第二介电层为PEOX膜，所述PEOX膜的压应力为880Mpa～1290Mpa。
下面通过具体的实施例说明本发明改善超厚金属互连工艺晶圆平整度的方法。
第一步，在前端器件层(前端有源器件或者前端互连布线层)上以化学气相沉积(CVD)方法沉积第一阻挡层，所述第一阻挡层的材料优选为SiCN。该第一阻挡层的作用在于防止后端布线层中的铜离子渗入并污染相邻层以及有源区，并作为后续蚀刻步骤的蚀刻停止层。
第二步，在第一阻挡层的上面以等离子增强化学气相沉积(PECVD)方法沉积一层厚度为7000埃～11000埃的第一介电层，所述第一介电层的材料为PEOX(等离子体增强氧化膜，例如二氧化硅)。
第三步，在第一介电层上以化学气相沉积(CVD)方法沉积第二阻挡层，所述第二阻挡层的材料可以选择为SiON。
第四步，在第二阻挡层表面旋涂光刻胶，并完成通孔(大尺寸顶层通孔)的刻蚀。具体工艺如下：使用N2和O2混合气层体刻蚀第二阻挡层和第一介电层，在遇到第一阻挡层后改用CF气体刻蚀，直到穿透第一阻挡层为止，形成通孔。
第五步，以物理气相沉积(PVD)或者电镀方式填充金属层，所述金属优选是铜。
第六步，化学机械抛光(CMP)方式去除金属层高出第一介电层的部分以及全部第二阻挡层。
第七步，在金属层以及第一介电层上以化学气相沉积(CVD)方法沉积第三阻挡层，材料可以选择为SiN。
第八步，在第三阻挡层上以等离子增强化学气相沉积(PECVD)方法沉积一层厚度为30000埃～44000埃的第二介电层，所述第二介电层的材料为PEOX(等离子体增强氧化膜，例如二氧化硅)。
在本发明中，UTM工艺中沉积的介电层采用高应力薄膜，可以对晶圆的平整度进行调整，改善晶圆的翘曲度，保证超厚金属(铜)电镀后晶圆应力得到优化，从而可以顺利实现后续的光刻工艺。
如图3所示，为采用现有条件(介电层为常规应力的PEOX膜)与采用本发明的方法在UTM互连工艺的各步骤中晶圆翘曲度(即晶圆边缘点与其中心点的高度差)的在线测量数据对比图，其中纵坐标为晶圆翘曲度，单位为微米。常规应力的PEOX膜(例如9000埃的PEOX膜的压应力约为96Mpa)和高应力PEOX膜的内部应力不同，由于材料本身张力的原因，即使原始状态下的晶圆都不是理想的无翘曲状态，在硅片表面沉积薄膜时，随着薄膜层数的增加，晶圆的翘曲度会发生明显改变，通过沉积高应力PEOX薄膜，可以将晶圆调平，即调整了晶圆整体的平整度。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (8)
1.一种改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在超厚金属互连工艺中，沉积的介电层为高应力薄膜。
2.根据权利要求1所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，具体步骤如下：
步骤1，在器件层上沉积第一阻挡层；
步骤2，在所述第一阻挡层上沉积第一介电层，所述第一介电层为PEOX膜，所述PEOX膜的压应力为205Mpa～323Mpa；
步骤3，在所述第一介电层上沉积第二阻挡层；
步骤4，旋涂光刻胶，进行曝光显影；
步骤5，进行光刻和干刻，在所述第二阻挡层、所述第一介电层和所述第一阻挡层形成通孔；
步骤6，在所述通孔中填充金属层；
步骤7，进行化学机械抛光，去除所述金属层高于所述第一介电层的部分以及所述第二阻挡层；
步骤8，在所述金属层以及所述第一介电层上沉积第三阻挡层；
步骤9，在所述第三阻挡层上沉积第二介电层，所述第二介电层为PEOX膜，所述PEOX膜的压应力为880Mpa～1290Mpa。
3.根据权利要求2所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在步骤2中，所述第一介电层的厚度为7000埃～11000埃。
4.根据权利要求2所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在步骤9中，所述第二介电层的厚度为30000埃～44000埃。
5.根据权利要求2所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在步骤6中，所述金属层为铜。
6.根据权利要求2所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在步骤6中，采用物理气相淀积或电镀填充所述金属层。
7.根据权利要求2所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在步骤2中，采用等离子体增强化学气相沉积工艺沉积所述第一介电层。
8.根据权利要求2所述的改善超厚金属互连工艺晶圆平整度的方法，其特征在于，在步骤9中，采用等离子体增强化学气相沉积工艺沉积所述第二介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911353151.4A CN111128868A (zh) | 2019-12-25 | 2019-12-25 | 改善超厚金属互连工艺晶圆平整度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911353151.4A CN111128868A (zh) | 2019-12-25 | 2019-12-25 | 改善超厚金属互连工艺晶圆平整度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111128868A true CN111128868A (zh) | 2020-05-08 |
Family
ID=70502345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911353151.4A Pending CN111128868A (zh) | 2019-12-25 | 2019-12-25 | 改善超厚金属互连工艺晶圆平整度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128868A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024788A (zh) * | 2009-09-15 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 用于互连工艺中的半导体器件及其制造方法 |
| CN104167385A (zh) * | 2013-05-16 | 2014-11-26 | 中芯国际集成电路制造(上海)有限公司 | 改善互连工艺中半导体器件可靠性的方法 |
| CN106952837A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 获得绝缘层厚度的方法以及晶圆级键合封装方法 |
-
2019
- 2019-12-25 CN CN201911353151.4A patent/CN111128868A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024788A (zh) * | 2009-09-15 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 用于互连工艺中的半导体器件及其制造方法 |
| CN104167385A (zh) * | 2013-05-16 | 2014-11-26 | 中芯国际集成电路制造(上海)有限公司 | 改善互连工艺中半导体器件可靠性的方法 |
| CN106952837A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 获得绝缘层厚度的方法以及晶圆级键合封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459792B2 (en) | Via layout with via groups placed in interlocked arrangement | |
| US6174743B1 (en) | Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines | |
| US11621235B2 (en) | Structures and methods for reducing thermal expansion mismatch during integrated circuit packaging | |
| TWI662569B (zh) | 半導體裝置結構及其製造方法 | |
| US8956972B2 (en) | Method for manufacturing semiconductor thick metal structure | |
| US6191031B1 (en) | Process for producing multi-layer wiring structure | |
| US8957519B2 (en) | Structure and metallization process for advanced technology nodes | |
| US20050158910A1 (en) | Protective layer for use in packaging a semiconductor die and method for forming same | |
| US6221794B1 (en) | Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines | |
| US20240047447A1 (en) | Method for fabricating semiconductor device with redistribution structure | |
| US20040266174A1 (en) | Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing | |
| US20030171001A1 (en) | Method of manufacturing semiconductor devices | |
| CN111128868A (zh) | 改善超厚金属互连工艺晶圆平整度的方法 | |
| US20220367345A1 (en) | Hybrid via interconnect structure | |
| US20040222530A1 (en) | Semiconductor device having low-k dielectric film in pad region and method for manufacturing thereof | |
| US8969195B2 (en) | Methods of manufacturing semiconductor devices and a semiconductor structure | |
| Murugesan et al. | Cu lateral interconnects formed between 100-µm-thick self-assembled chips on flexible substrates | |
| US6171947B1 (en) | Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines | |
| US7314813B2 (en) | Methods of forming planarized multilevel metallization in an integrated circuit | |
| US5773367A (en) | High throughput planarization etch process for interlayer oxide films between metals and pre-metals | |
| RU2808203C1 (ru) | Полупроводниковая структура и способ ее изготовления | |
| Edelstein | Copper chip technology | |
| US11670590B2 (en) | Chip structure with etch stop layer and method for forming the same | |
| CN108091640A (zh) | 集成电容器及其形成方法 | |
| US10276367B1 (en) | Method for improving wafer surface uniformity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |
|
| RJ01 | Rejection of invention patent application after publication |