CN111124969B - 一种基于fpga的改进型串口转换模块 - Google Patents

一种基于fpga的改进型串口转换模块 Download PDF

Info

Publication number
CN111124969B
CN111124969B CN201911369483.1A CN201911369483A CN111124969B CN 111124969 B CN111124969 B CN 111124969B CN 201911369483 A CN201911369483 A CN 201911369483A CN 111124969 B CN111124969 B CN 111124969B
Authority
CN
China
Prior art keywords
serial port
module
data
bit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911369483.1A
Other languages
English (en)
Other versions
CN111124969A (zh
Inventor
周凯
李云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MILKY WAY ELECTRONIC EQUIPMENT FACTORY SHANXI PROVINCE
Original Assignee
MILKY WAY ELECTRONIC EQUIPMENT FACTORY SHANXI PROVINCE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MILKY WAY ELECTRONIC EQUIPMENT FACTORY SHANXI PROVINCE filed Critical MILKY WAY ELECTRONIC EQUIPMENT FACTORY SHANXI PROVINCE
Priority to CN201911369483.1A priority Critical patent/CN111124969B/zh
Publication of CN111124969A publication Critical patent/CN111124969A/zh
Application granted granted Critical
Publication of CN111124969B publication Critical patent/CN111124969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种基于FPGA的改进型串口转换模块，属于串口通信技术领域。本发明为了克服现有的串口通信传输效率低的问题，在FPGA上实现所述串口转换模块，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元。本发明支持16bit/32bit数据传输和3.125Mbps的波特率，且传输效率高、处理速率高、抗干扰。

Description

一种基于FPGA的改进型串口转换模块
技术领域
本发明属于串口通信技术领域，具体涉及一种基于FPGA的改进型串口转换模块。
背景技术
串口通信是一种常用的板间通信技术，串口通信的优点是节省传输线路串口通信的有效数据位宽最大为8bit，波特率最大115200bps。目前，常用的数据处理位宽是16bit/32bit，目前，16bit/32bit位宽数据通过串口通信方式传输，需要将数据拆分成串口数据包进行传输。
串口数据包，包含起始位、有效数据、校验位(可选)、停止位，传输1个串口数据包，至少包含2bit标识信息(起始位、停止位)，为了避免传输过程中数据包错包、丢包，传输16bit位宽数据，需要在串口有效数据中增加2bit标志位，拆分成3个串口数据包；传输32bit位宽数据，需要在串口有效数据中增加3bit标志位，拆分成7个串口数据包，大大降低了传输效率。串口波特率最大仅为115200bps，限制了处理单元的处理速率。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何提出一种基于FPGA的改进型串口转换模块，以解决现有的串口通信传输效率低的问题。
(二)技术方案
为了解决上述技术问题，本发明提出一种基于FPGA的改进型串口转换模块，所述串口转换模块在FPGA上实现，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元。
进一步地，所述数据位宽为5bit、6bit、7bit、8bit、16bit或32bit。
进一步地，所述波特率为600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115200bps或3.125Mbps。
进一步地，所述校验位为无、奇或偶，所述停止位长度为1bit、1.5bit或2bit。
进一步地，所述发送模块根据控制模块的设置，将来自处理单元的数据组成串口数据包，通过串口发送出去的具体过程为：
所述处理单元监测所述发送模块的状态，直到所述发送模块处于空闲状态；
所述处理单元发送数据给所述发送模块；
所述发送模块根据所述控制模块的设置，按照波特率计数值进行计数，依次发送起始位、数据位、校验位和停止位给串口。
进一步地，所述接收模块根据控制模块的设置，解析串口有效数据，发送给所述处理单元的具体过程为：
所述接收模块监测来自所述串口的串口信号，直到信号下降沿到来；
所述接收模块开始计数，并监测所述串口信号是否为低电平，如果监测到高电平，则重新监测信号下降沿，直到计数到波特率计数值的一半；
所述接收模块复位计数值，重新开始计数，直到计数到波特率计数值时，读取串口电平信号作为数据第0位，同理，读取到相应位宽数据位、校验位和停止位后，提取有效数据，发送给所述处理单元，同时准备接收下一包串口数据包。
进一步地，所述接收模块监测来自所述串口的串口信号之前，还包括：所述接收模块对接收到的串口信号进行滤波，防止毛刺信号干扰。
(三)有益效果
本发明提出的基于FPGA的改进型串口通信方式，兼容传统串口通信方式，支持16bit/32bit数据传输，传输16bit/32bit数据仅需要传输一包数据包，附加至少2bit标识信息(起始位、停止位)，提高了传输效率；支持串口最大波特率至3.125Mbps，提高了处理速率；同时增加了滤波功能模块，提高了串口通信的抗干扰能力。
附图说明
图1为本发明的改进型的串口数据包格式；
图2为本发明的基于FPGA的串口转换功能结构框图；
图3为本发明的滤波功能模块。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为实现上述目的，提供了一种基于FPGA的改进型串口转换模块
如图1，串口转换模块采用一种改进型的串口数据包。改进型的串口数据包，基于传统串口数据包格式，增加数据位宽16bit/32bit。
如图2，串口转换模块在FPGA上实现，包含控制模块、发送模块和接收模块。
控制模块，根据需要，设置数据位宽(5bit、6bit、7bit、8bit、16bit、32bit)，波特率(600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115200bps、3.125Mbps)，校验位(无、奇、偶)，停止位(1bit、1.5bit、2bit)。
本发明中FPGA采用时钟为100MHz，波特率计数值由100M/波特率得出。
发送模块，根据控制模块设置，将处理单元数据组成串口数据包，通过串口发送出去。具体发送流程如下：
1、处理单元监测发送模块状态，直到发送模块处于空闲状态；
2、处理单元发送数据给发送模块；
3、发送模块根据控制模块设置，按照波特率计数值进行计数，依次发送起始位、数据位、校验位和停止位给串口。
接收模块，根据控制模块设置，解析串口有效数据，发送给处理单元。具体接收流程如下：
1、首先，接收模块对接收到的串口信号进行滤波，防止毛刺信号干扰。滤波功能模块如图3
2、接收模块监测串口信号，直到信号下降沿到来；
3、接收模块开始计数，并监测串口信号是否为低电平，如果监测到高电平，则重新监测信号下降沿，直到计数到波特率计数值的一半。
4、接收模块计数值复位，重新开始计数，直到计数到波特率计数值时，读取串口电平信号作为数据第0位，同理，读取到相应位宽数据位、校验位和停止位后，提取有效数据，发送给处理单元，同时准备接收下一包串口数据包。
本发明采用改进型的串口数据包格式，增加数据位宽度16bit/32bit；提高串口最大波特率至3.125Mbps；同时，本发明采用滤波功能功能模块对接收信号进行滤波。与传统串口通信技术相比，本发明支持16bit/32bit数据传输，传输16bit/32bit数据仅需要传输一包数据包，附加至少2bit标识信息(起始位、停止位)，提高了传输效率；支持串口最大波特率至3.125Mbps，提高了处理速率；同时增加了滤波功能模块，提高了串口通信的抗干扰能力。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (5)

1.一种基于FPGA的改进型串口转换模块，其特征在于：所述串口转换模块在FPGA上实现，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元；
所述发送模块根据控制模块的设置，将来自处理单元的数据组成串口数据包，通过串口发送出去的具体过程为：
所述处理单元监测所述发送模块的状态，直到所述发送模块处于空闲状态；
所述处理单元发送数据给所述发送模块；
所述发送模块根据所述控制模块的设置，按照波特率计数值进行计数，依次发送起始位、数据位、校验位和停止位给串口；
所述接收模块根据控制模块的设置，解析串口有效数据，发送给所述处理单元的具体过程为：
所述接收模块监测来自所述串口的串口信号，直到信号下降沿到来；
所述接收模块开始计数，并监测所述串口信号是否为低电平，如果监测到高电平，则重新监测信号下降沿，直到计数到波特率计数值的一半；
所述接收模块复位计数值，重新开始计数，直到计数到波特率计数值时，读取串口电平信号作为数据第0位，同理，读取到相应位宽数据位、校验位和停止位后，提取有效数据，发送给所述处理单元，同时准备接收下一包串口数据包。
2.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述数据位宽为5bit、6bit、7bit、8bit、16bit或32bit。
3.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述波特率为600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115200bps或3.125Mbps。
4.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述校验位为无、奇或偶，所述停止位长度为1bit、1.5bit或2bit。
5.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述接收模块监测来自所述串口的串口信号之前，还包括：所述接收模块对接收到的串口信号进行滤波，防止毛刺信号干扰。
CN201911369483.1A 2019-12-26 2019-12-26 一种基于fpga的改进型串口转换模块 Active CN111124969B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911369483.1A CN111124969B (zh) 2019-12-26 2019-12-26 一种基于fpga的改进型串口转换模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911369483.1A CN111124969B (zh) 2019-12-26 2019-12-26 一种基于fpga的改进型串口转换模块

Publications (2)

Publication Number Publication Date
CN111124969A CN111124969A (zh) 2020-05-08
CN111124969B true CN111124969B (zh) 2023-08-04

Family

ID=70503385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911369483.1A Active CN111124969B (zh) 2019-12-26 2019-12-26 一种基于fpga的改进型串口转换模块

Country Status (1)

Country Link
CN (1) CN111124969B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907649A (zh) * 2010-07-07 2010-12-08 中国电力科学研究院 一种基于fpga的电子式互感器采样数据接口电路
WO2015131553A1 (zh) * 2014-09-24 2015-09-11 中兴通讯股份有限公司 一种数据传输的方法和系统
CN106528478A (zh) * 2016-12-06 2017-03-22 天津北芯微科技有限公司 一种单总线异步串口通信系统及其通信方法
CN109190413A (zh) * 2018-10-17 2019-01-11 哈尔滨理工大学 一种基于fpga和md5加密的串行通信系统
CN109828943A (zh) * 2019-01-16 2019-05-31 北京左江科技股份有限公司 一种低速率通信网络的提高串口传输速率处理系统及方法
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989244B (zh) * 2009-08-05 2013-01-23 华为技术有限公司 一种信号转换装置、方法及通信设备
CN101908031B (zh) * 2010-07-23 2012-11-14 四川九洲电器集团有限责任公司 一种基于fpga搭建的增强型串口
CN106549748B (zh) * 2015-09-21 2019-08-27 天地融科技股份有限公司 一种数据传输方法及数据处理设备
CN108845897A (zh) * 2018-05-25 2018-11-20 北京无线电测量研究所 串口通信调试方法、装置及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907649A (zh) * 2010-07-07 2010-12-08 中国电力科学研究院 一种基于fpga的电子式互感器采样数据接口电路
WO2015131553A1 (zh) * 2014-09-24 2015-09-11 中兴通讯股份有限公司 一种数据传输的方法和系统
CN106528478A (zh) * 2016-12-06 2017-03-22 天津北芯微科技有限公司 一种单总线异步串口通信系统及其通信方法
CN109190413A (zh) * 2018-10-17 2019-01-11 哈尔滨理工大学 一种基于fpga和md5加密的串行通信系统
CN109857685A (zh) * 2018-12-06 2019-06-07 积成电子股份有限公司 一种mpu与fpga扩展多串口的实现方法
CN109828943A (zh) * 2019-01-16 2019-05-31 北京左江科技股份有限公司 一种低速率通信网络的提高串口传输速率处理系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"一种新型的FPGA实现RS422串口通信方法";刘杰等;《计算机测量与控制》;第25卷(第3期);191-194 *

Also Published As

Publication number Publication date
CN111124969A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US9535490B2 (en) Power saving techniques in computing devices
CN108540261B (zh) 唤醒消息的传输方法和装置
CN101388817B (zh) 一种百兆以太网额外信息传输方法及其传输实现系统
CN107579894B (zh) 一种基于fpga的ebr1553总线协议实现装置
CN111124969B (zh) 一种基于fpga的改进型串口转换模块
CN101431389A (zh) 一种电路及其信号的传输方法
CN101650872B (zh) 用电信息采集系统及方法
CN219181725U (zh) Can数据帧同步结构及氛围灯光流帧同步控制系统
CN102420675B (zh) 数据报文缓冲存储的使用状态信息的收发方法及装置
CN111669782A (zh) 一种基于LoRa的网络防阻塞方法及装置
CN101383819B (zh) 异步串行数据线信息收发方法及异步串行收发器
CN115277867A (zh) 一种采集器及基于采集器的Modbus协议设备的电力通信方法和系统
CN110719218B (zh) 一种基于can总线的多节点互联互通协议标准方法
CN107846709A (zh) 一种基于LoRa的无线通信装置及无线通信方法
CN201601687U (zh) 一种可编程基带调制解调器
CN103595689A (zh) 多接口到e1协议转换器
CN109639713A (zh) 一种iq数据帧和传输、接收方法
CN103646002A (zh) 一种哈佛码总线分析仪
CN201341141Y (zh) 一种电路
USRE49591E1 (en) Power saving techniques in computing devices
CN111478763B (zh) 用于帧格式公开的数字同步通信设备通信链路建立的方法
CN109560894B (zh) 一种直放站传输速率适配的方法及设备
WO2021134493A1 (zh) 基带射频接口、通信系统和信号接收方法
CN115694773A (zh) 私有can总线帧同步结构及其搭建的氛围灯光流控制系统
CN116156021A (zh) Usb pd报文解码方法及装置、芯片、通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant