CN111124363A - 一种真随机数生成方法及真随机数发生器 - Google Patents

Abstract

本发明属于数字及电子信息技术领域，具体涉及一种真随机数生成方法及真随机数发生器通过基于两个独立不同源的高频和低频时钟，利用时钟的抖动和两个独立时钟之间的相位漂移具有随机的特性，从不同模块抽头出来的高频时钟进行异或，然后用低频时钟进行采样同步，利用线性移位寄存器对采样后数据进行随机后处理，即可得到真随机数。本发明只需要普通数字逻辑单元即可产生可靠随机序列的真随机数，具有广泛的应用前景。

Description

一种真随机数生成方法及真随机数发生器

技术领域

本发明属于数字及电子信息技术领域，具体涉及一种真随机数生成方法及真随机数发生器。

背景技术

随机数在加密设备和加密芯片中占有重要的位置。在以ECC、RSA等为代表的非对称密钥加密体制中需要有安全可靠的随机数来生成密钥，而在网络安全协议中，密钥分配时的临时交换号往往采用随机数来进行握手。在这些敏感场合中，随机数发生器得到了广泛的应用。然而传统的伪随机数发生器存在着运算结果可预测、可重复等缺点，已不能适应信息安全技术发展的需要。

随机数产生器可以用硬件方法实现，也可以用软件方法实现。软件方法实现的随机数产生器用算法产生的随机序列决定于采用的算法和初始种子，通常被称为伪随机数产生器。硬件方法实现真随机数主要依赖于物理原件的随机特征，例如电阻或者二极管的噪声等。真随机数产生器不像伪随机数产生器那样需要设定初始种子，因而真随机数具有更好的随机特性和更优的应用。

目前常见的片上真随机数产生器的产生方式有三种：基于电路噪声的真随机数产生器、基于混沌机制的真随机数产生器和基于振荡器采样的真随机数产生器。基于电路噪声采样和混沌机制的真随机数发生器需要放大器和比较器，其电路面积和资源消耗较大。

因此急需开发一种简单而可靠的真随机数发生器。

发明内容

针对以上问题，本发明旨在提供一种只需要普通数字逻辑单元即可产生可靠随机序列的真随机数生成方法及真随机数发生器。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种真随机数生成方法，包括如下步骤：

S1选择不同源的高频时钟和低频时钟，作为随机源；

S2分别多次对高频时钟进行抽头；

S3对分别抽头出来的高频时钟进行异或处理；

S4用低频时钟对异或处理后的高频时钟进行采样，即得真随机数。

进一步的，所述步骤S4之后还包括S5：

S5对所述随机数进行位宽和速度匹配处理。

进一步的，所述步骤S5之后还包括步骤S6：

S6采用循环码编码进行消偏处理。

更进一步的，所述高频时钟包括但不限于通过片内振荡器、外部时钟、外部时钟倍频、外部晶体加内部振荡电路倍频、外部晶体加内部振荡电路振荡器倍频的方式得到。

更进一步的，所述低频时钟包括但不限于通过片内振荡器、外部时钟、外部晶体加内部振荡电路的方式得到。

一种真随机数发生器，包括

高频时钟选择单元，用于获取不同源的高频时钟；

高频时钟抽头单元，用于分别多次对高频时钟的抽头模块进行抽头；

异或单元，用于对分别抽头出来的高频时钟进行异或处理；

低频时钟选择单元，用于获取不同源的低频时钟；

采样单元，用于利用低频时钟对异或处理后的高频时钟进行采样，得到真随机数。

作为一种改进，还包括异步FIFO单元，

所述异步FIFO，用于对所述随机数进行位宽和速度匹配处理。

作为更进一步的改进，还包括后处理单元，

所述后处理单元包括但不限于线性移位寄存器；所述线性移位寄存器通过循环码编码进行消偏处理。

作为更进一步的改进，所述采样单元优选为采样同步单元，

所述采样同步单元包括三级D触发器，其中第一级D触发器为随机数生成模块，低频时钟通过D触发器采样一个快时钟；第二、第三级D触发器为同步单元，用于消除随机序列的亚稳态。

具体的，所述抽头模块包括但不限于算术逻辑单元、存储控制器、SPI接口、DES加密、中断处理器、定时器。

本发明一种真随机数生成方法及真随机数发生器，通过基于两个独立不同源的高频和低频时钟，利用时钟的抖动和两个独立时钟之间的相位漂移具有随机的特性，从不同模块抽头出来的高频时钟进行异或，然后用低频时钟进行采样同步，利用线性移位寄存器对采样后数据进行随机后处理，即可得到真随机数。本发明只需要普通数字逻辑单元即可产生可靠随机序列的真随机数，具有广泛的应用前景。

附图说明

图1是时钟抖动示意图；

图2是本发明一种真随机数生成方法的逻辑步骤示意图；

图3是本发明一种真随机数数发生器的整体结构示意图；

图4是本发明一种真随机数数发生器的后处理单元示意图。

具体实施方式

以下结合图1至图4具体说明本发明提供的一种真随机数生成方法及真随机数发生器。

由于数字电路中的时钟信号总会存在抖动现象，如图1所示，它是指在某一个给定点上时钟周期发生的暂时变化，即时钟周期在每个不同的周期上可以缩短或加长。图1中用实线描绘的是严格的周期性信号的波形，每个沿的起始点在时间轴上间隔相等；虚线代表的就是实际的近似周期性信号，其周期有微小的变化。时钟抖动可以用许多方法来衡量和表征，它是一个平均值为零的随机变量。除了时钟抖动以外，两个独立时钟之间的相位漂移也具有随机的特性。

因而抖动信号和相位漂移适合于在数字电路中作为真随机数发生器的噪声源。

实施例1

如图2所示，因此，本发明提供一种真随机数生成方法，包括如下步骤：

S1选择不同源的高频时钟和低频时钟，作为随机源；高频时钟和低频时钟可以有多种产生方式，如：

作为一种优选实施例，可以使用两个芯片内置RC振荡器为时钟源头，其中一个为高频时钟，如MCU中常用的32M，28M等；另外一个为低功耗状态下使用的时钟，一般为32K，12K等。

作为一种优选实施例，如外部晶振输出为时钟的源头，外部晶振直接输入高频时钟，如16M，27M,32M等，也可以是低频的32.768K，12K等。

作为一种优选实施例，可以使用外部晶体和芯片内部电路一起组成振荡电路，构成高频时钟，如16M，32M等，低频时钟如12K，32.768K等。

作为一种优选实施例，上述内部或者外部输入的16M，32M时钟，可经过PLL进行倍频，产生更高频率的时钟。

上述时钟可以组合完成，但是要求所选的高频时钟和低频时钟不能同源。例如，32M RC振荡器和32K RC振荡器，根据f＝Iref/(2π*ΔV*C)，在芯片内部电容充放电的电压窗口由电阻串确定，因此不同的电阻和电容确定了不同的振荡频率。两个不同频率的RC振荡器物理上独立存在，为不同源时钟。但某一输入时钟进行PLL倍频而成的高频时钟和同一时钟分频造成的低频频时钟是同源时钟。例如输入一个32M时钟，进行10倍频为320M，同时进行64分频为500K，则高频时钟320M和低频时钟500K为同源时钟。

S2分别多次对高频时钟进行抽头；选中的高频时钟通过时钟树进入芯片的功能单元，从不同的抽头模块抽头出时钟。

上述时钟抽头模块包括且不限于算术逻辑单元(ALU,arithmetic and logicunit)、存储控制器、SPI接口、DES加密、中断处理器、定时器(timer)等。

上述抽头的时钟信号插入缓冲器(buffer)后进入异或单元进行异或操作。时钟经过时钟树和时钟线到达不同的功能模块时，由于时钟路径长度和运行负载的差异，会存在不同的延时，此延时被称为时钟偏移。上述时钟偏移也随着系统运行在变化。将多组高频信号相异或时，可以从输出获取更多的随机信息。

S3对分别抽头出来的高频时钟进行异或处理；

S4用低频时钟对异或处理后的高频时钟进行采样；作为一种较佳实施例，并进一步进行同步处理；

S5对所述随机数进行位宽和速度匹配处理。

由于低频时钟速度较慢，因此产生随机数的速度受到低频时钟的限制。可以采用如下策略提高系统效率：

(1)MCU配置高频时钟选择器和低频时钟选择器，并使能随机数生成器，MCU可以处理其他事务；

(2)生成的随机序列按比特自动填入FIFO中，采用宽度自动转换的FIFO，可以使FIFO输出数据宽度为8位、16位或者32位。上述输出位宽根据系统总线宽度来选择；FIFO深度可以选为2、4或者8以减少开销。

(3)当FIFO非空时，中断通知MCU用高频时钟对FIFO数据进行取出，即为随机序列。

S6采用循环码编码进行消偏处理。

由于芯片内部的电路可能会受到温度、电压等外界环境因素的影响，从而导低频时钟采样高频时钟得到的随机信号中存在偏置，即出现连续的0或1，影响最终结果的统计特性，因此在收集到随机信号后，可以采用循环码编码的方式进行消偏处理。

实施例2

一种真随机数发生器，包括

高频时钟选择单元，用于获取不同源的高频时钟；作为一种优选实施例，所述高频时钟包括但不限于通过片内振荡器、外部时钟、外部时钟倍频、外部晶体加内部振荡电路倍频、外部晶体加内部振荡电路振荡器倍频的方式得到。

高频时钟抽头单元，用于分别多次对高频时钟的抽头模块进行抽头；具体的，所述抽头模块包括但不限于算术逻辑单元、存储控制器、SPI接口、DES加密、中断处理器、定时器。

异或单元，用于对分别抽头出来的高频时钟进行异或处理；

低频时钟选择单元，用于获取不同源的低频时钟；作为一种优选实施例，所述低频时钟包括但不限于通过片内振荡器、外部时钟、外部晶体加内部振荡电路的方式得到。

采样单元，用于利用低频时钟对异或处理后的高频时钟进行采样，得到真随机数。作为一种优选实施例，所述采样单元优选为采样同步单元，

所述采样同步单元包括三级D触发器，其中第一级D触发器为随机数生成模块，低频时钟通过D触发器采样一个快时钟；第二、第三级D触发器为同步单元，用于消除随机序列的亚稳态。

异步FIFO，用于对所述随机数进行位宽和速度匹配处理。

由于低频时钟速度较慢，因此产生随机数的速度受到低频时钟的限制。可以采用如下策略提高系统效率：

(1)MCU配置高频时钟选择器和低频时钟选择器，并使能随机数生成器，MCU可以处理其他事务；

(2)生成的随机序列按比特自动填入FIFO中，采用宽度自动转换的FIFO，可以使FIFO输出数据宽度为8位、16位或者32位。上述输出位宽根据系统总线宽度来选择；FIFO深度可以选为2、4或者8以减少开销。

(3)当FIFO非空时，中断通知MCU用高频时钟对FIFO数据进行取出，即为随机序列。

后处理单元，包括但不限于线性移位寄存器；如图4所示，所述线性移位寄存器通过循环码编码进行消偏处理。由于芯片内部的电路可能会受到温度、电压等外界环境因素的影响，从而导低频时钟采样高频时钟得到的随机信号中存在偏置，即出现连续的0或1，影响最终结果的统计特性，因此在收集到随机信号后，可以采用循环码编码的方式进行消偏处理。

实施例3

选择循环码的生成方程为：[g0 g1 g2 g3 g4 g5 g6 g7 g8 g9 g10]＝[1 0 0 11 0 1 1 1 0 1]的电路如图4所示。电路结构采用D触发器组成的移位寄存器和异或门实现。随机信号序列按位输入到11个D触发器组成的移位寄存器链中。后处理模块根据生成方程将D触发器链中系数为1的相应位置上的数据抽头并进行异或操作，得到的结果qn被送入输出寄存器中，待输出寄存器填满以后再以并行方式输出。根据生成方程，第1、4、5、7、8、9、11级D触发器的输出进行异或后产生后处理输出数据。

本发明一种真随机数生成方法及真随机数发生器，通过基于两个独立不同源的高频和低频时钟，利用时钟的抖动和两个独立时钟之间的相位漂移具有随机的特性，从不同模块抽头出来的高频时钟进行异或，然后用低频时钟进行采样同步，利用线性移位寄存器对采样后数据进行随机后处理，即可得到真随机数。本发明只需要普通数字逻辑单元即可产生可靠随机序列的真随机数，具有广泛的应用前景。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种真随机数生成方法，其特征在于包括如下步骤：

S1选择不同源的高频时钟和低频时钟，作为随机源；

S2分别多次对高频时钟进行抽头；

S3对分别抽头出来的高频时钟进行异或处理；

S4用低频时钟对异或处理后的高频时钟进行采样，即得真随机数。

2.如权利要求1所述的真随机数生成方法，其特征在于，所述步骤S4之后还包括S5：

S5对所述随机数进行位宽和速度匹配处理。

3.如权利要求2所述的真随机数生成方法，其特征在于，所述步骤S5之后还包括步骤S6：

S6采用循环码编码进行消偏处理。

4.如权利要求1所述的真随机数生成方法，其特征在于，所述高频时钟包括但不限于通过片内振荡器、外部时钟、外部时钟倍频、外部晶体加内部振荡电路倍频、外部晶体加内部振荡电路振荡器倍频的方式得到。

5.如权利要求1所述的真随机数生成方法，其特征在于，所述低频时钟包括但不限于通过片内振荡器、外部时钟、外部晶体加内部振荡电路的方式得到。

6.一种真随机数发生器，其特征在于，包括

高频时钟选择单元，用于获取不同源的高频时钟；

高频时钟抽头单元，用于分别多次对高频时钟的抽头模块进行抽头；

异或单元，用于对分别抽头出来的高频时钟进行异或处理；

低频时钟选择单元，用于获取不同源的低频时钟；

采样单元，用于利用低频时钟对异或处理后的高频时钟进行采样，得到真随机数。

7.如权利要求6所述的真随机数发生器，其特征在于，还包括异步FIFO单元，所述异步FIFO，用于对所述随机数进行位宽和速度匹配处理。

8.如权利要求7所述的真随机数发生器，其特征在于，还包括后处理单元，所述后处理单元包括但不限于线性移位寄存器；所述线性移位寄存器通过循环码编码进行消偏处理。

9.如权利要求6所述的真随机数发生器，其特征在于，所述采样单元优选为采样同步单元，所述采样同步单元包括三级D触发器，其中第一级D触发器为随机数生成模块，低频时钟通过D触发器采样一个快时钟；第二、第三级D触发器为同步单元，用于消除随机序列的亚稳态。

10.如权利要求6所述的真随机数发生器，其特征在于，所述抽头模块包括但不限于算术逻辑单元、存储控制器、SPI接口、DES加密、中断处理器、定时器。

Images