CN111108599A - 光电设备 - Google Patents

光电设备 Download PDF

Info

Publication number
CN111108599A
CN111108599A CN201880061200.4A CN201880061200A CN111108599A CN 111108599 A CN111108599 A CN 111108599A CN 201880061200 A CN201880061200 A CN 201880061200A CN 111108599 A CN111108599 A CN 111108599A
Authority
CN
China
Prior art keywords
circuit
display pixel
optoelectronic
pix
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880061200.4A
Other languages
English (en)
Other versions
CN111108599B (zh
Inventor
泽维尔·于贡
菲力浦·吉莱
伊万-克里斯多夫·罗宾
扎因·布哈姆里
弗雷德里克·梅西埃
马蒂厄·法博尼耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN111108599A publication Critical patent/CN111108599A/zh
Application granted granted Critical
Publication of CN111108599B publication Critical patent/CN111108599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

本发明涉及一种光电设备(10)，包括：支撑件(12)；至少一个覆盖支撑件的第一导电层(18)；显示像素电路(Pix)，包括结合到第一导电层的相对的第一表面和第二表面(22，23)，每个显示像素电路包括电子电路(20)，电子电路包括第一表面和与第一表面相对的第三表面(24)，第一表面结合到第一导电层，以及至少一个光电电路(26；42)结合到第三表面并且包括至少一个发光二极管(LED)，至少一个发光二极管的电极通过第三表面连接到电子电路；至少一个第二导电层(34)，覆盖显示像素电路，并在第二表面侧电耦合到显示像素电路的电子电路。

Description

光电设备
本专利申请要求法国专利申请FR17/56984的优先权，该申请通过引用并入本文。
技术领域
本公开涉及基于半导体材料的光电设备，特别是包括发光二极管(下文中称为LED)的显示屏或图像投影设备，以及它们的制造方法。
背景技术
图像的像素对应于由光电设备显示的图像的单位元素。当光电设备是彩色图像显示屏时，它通常包括用于显示图像的每个像素的至少三个分量，也称为显示子像素，其各自发出基本上单一颜色(例如，红色、绿色和蓝色)的光辐射。由三个显示子像素发射的辐射的叠加为观察者提供了对应于显示图像的像素的颜色感觉。在这种情况下，由用于显示图像像素的三个显示子像素形成的组件被称为光电设备的显示像素。
每个显示子像素可以包括光源，特别是例如由半导体材料制成的发光二极管。一种制造包括发光二极管的光电设备，特别是显示屏或图像投影设备的已知方法，称为“取放”方法，该方法包括以分离元件的形式制造发光二极管，并将每个发光二极管放置在支撑件上的期望位置处，该支撑件可以包括用于发光二极管电连接的导电轨道。
这种方法的缺点是通常需要将发光二极管精确地放置在支撑件上。这需要实施对齐方法，随着发光二极管尺寸的减小，对齐方法变得更加复杂。
这种方法的另一个缺点是光电设备分辨率的提高导致发光二极管转移到支撑件上的次数增加，并且因此导致增加光电设备制造的持续时间，这可能与以工业规模进行制造不相容。
为了形成由组装好的模块LED元件组成的大的LED显示器，LED应该与控制多个LED的控制电路组装在一起。不同的模块通过电线耦合在一起。这种组件减少了可传输的数据量，并且难以显示视频流。
对于用于由多个制造商开发的电视、平板电脑、智能电话类型格式的微米范围的LED显示器，下文称为μLED，必须要有源阵列来显示高分辨率的视频流。目前，用于显示器的有源阵列形成在薄膜晶体管或TFT中。TFT在大玻璃表面积上使用非晶硅或多晶硅沉积，并且需要在大表面积上使用复杂的微电子方法。
使用将控制电子器件与LED或μLED集成在一起的所谓智能像素可以形成无TFT的有源阵列。这种有源阵列可以形成在非常大的表面积上，因为它们是基于像素下面装载的电子器件。另一方面，这种电子器件将受益于硅基技术的性能。集成了这种技术的大型室外或室内屏幕可以通过有源矩阵控制，从而提高其亮度，并且还可以显示更大的数据流。
这种方法的另一个优点是形成具有大量像素的大屏幕。预定义的TFT有源矩阵或待组装的电子器件不施加任何限制。
发明内容
因此，实施例的目的是至少部分地克服前述包括发光二极管的光电设备的缺点。
实施例的另一个目的是减少在光电设备的制造期间将元件转移到光电设备支撑件上的次数。
实施例的另一个目的是降低将元件放置在光电设备的支撑件上的精度限制。
实施例的另一个目的是光电设备能够以工业规模和低成本制造。
另一个目的是光电设备包括有源阵列。
另一个目的是光电设备能够显示视频流。
因此，实施例提供了一种光电设备，包括：
支撑件；
至少一个第一导电层，其覆盖支撑件；
显示像素电路，其包括结合到第一导电层的相对的第一表面和第二表面，每个显示像素电路包括：电子电路，该电子电路包括第一表面和与第一表面相对的第三表面，第一表面结合到第一导电层；以及至少一个光电电路，该至少一个光电电路结合到第三表面并包括至少一个发光二极管，该发光二极管的至少一个电极通过第三表面连接到电子电路；
至少一个第二导电层，其覆盖显示像素电路中的至少一个并在第二表面侧电耦合到显示像素电路的电子电路。
根据一个实施例，该设备还包括覆盖显示像素电路之间的第一导电层的电绝缘层。
根据一个实施例，该电绝缘层覆盖显示像素电路的侧面。
根据一个实施例，每个显示像素电路还包括覆盖电子电路和光电电路的电绝缘部分，以及穿过电绝缘部分并电耦合到第二导电层和光电电路或电子电路的至少一个导电元件。
根据一个实施例，对于每个显示像素电路，光电电路包括与光电电路的其余部分电绝缘并电耦合到电子电路和导电元件的直通连接。
根据一个实施例，该设备包括：至少两个分离的第一导电层并覆盖支撑件，所述显示像素电路的组件结合到每个第一导电层；以及至少两个第二导电层，每个第二导电层覆盖所述显示像素电路的组件中的一个，并且每个第二导电层电耦合到所述显示像素电路的组件中的一个的电子电路。
根据一个实施例，该设备包括用于在第一导电层和第二导电层之间提供由控制信号调制的电压的模块，每个显示像素电路的电子电路能够解调所述电压以提取控制信号。
根据一个实施例，每个电子电路包括其中存储有标识符的存储器，存储在电子电路中的标识符是不同的，并且每个电子电路包括能够从调制电压中提取表示标识符中的一个的信息的电路。
根据一个实施例，该设备包括至少一个波导，该波导可能集成到第二导电层，耦合到显示像素电路的光电电路，并且能够引导电磁辐射。
根据一个实施例，该设备还包括与波导耦合的所述电磁辐射的源，并且对于每个显示像素电路，光电电路包括能够向电子电路提供测量信号的所述电磁辐射的传感器。
根据一个实施例，源能够用控制信号调制电磁辐射，并且对于每个显示像素电路，电子电路能够对测量信号进行解调以提取控制信号。
根据一个实施例，该设备包括至少两个波导，可能集成到与所述显示像素电路的不同组件的光电电路耦合的第二导电层上。
根据一个实施例，该设备还包括在波导和显示像素电路中的至少一些之间的光耦合装置。
一个实施例提供了一种制造光电设备的方法，包括以下步骤：
a)制造显示像素电路，该显示像素电路包括相对的第一表面和第二表面，并且每个显示像素电路包括：电子电路，该电子电路包括第一表面和与第一表面相对的第三表面；以及至少一个结合到第三表面并且包括至少一个发光二极管的光电电路，发光二极管的至少一个电极通过第三表面连接到电子电路；
b)制造覆盖有至少一个第一导电层的支撑件；
c)将每个显示像素电路的电子电路的第一表面结合到第一导电层；
d)形成至少一个第二导电层，该第二导电层覆盖显示像素电路并在第二表面侧电耦合到显示像素电路的光电电路。
根据一个实施例，该方法包括在步骤c)和d)之间形成覆盖显示像素电路之间的第一导电层的电绝缘层的步骤。
根据一个实施例，步骤a)包括针对每个显示像素电路形成：覆盖电子电路和光电电路的电绝缘部分；以及至少一个导电元件，其穿过电绝缘部分并电耦合到第二导电层和光电电路或电子电路。
附图说明
将在对特定实施例的以下非限制性描述中结合附图详细讨论前述和其他特征和优点，其中：
图1和2分别是光电设备的一个实施例的局部简化的侧面剖视图和俯视图；
图3是图1和2所示光电设备的显示像素的等效电路图；
图4A和4B是光电设备的其他实施例的局部简化的侧面剖视图；
图5是图4B所示光电设备的显示像素的等效电路图；
图6是图1和2所示的光电设备的局部简化俯视图，示出了本光电设备制造方法的优点；
图7是示出图1或4所示光电设备的控制的示意图；
图8A和8B是光电设备的其他实施例的局部简化俯视图；
图9是光电设备的另一个实施例的局部简化侧面剖视图；
图10至12是光电设备的其他实施例的局部简化俯视图；
图13和14分别是施加到耦合到要控制的显示像素的导电带的电势和要控制的显示像素的电源端子之间可见的电压的时序图
图15示出了显示像素的实施例的等效电路图；
图16示出了图15的显示像素的一部分的等效电路图；
图17示出了在图15的显示像素的操作期间信号的时序图；
图18至21示出了图15的显示像素的部分的等效电路图；
图22示出了在具有根据图18所示的实施例的控制模块的显示像素的操作期间的信号时序图；
图23示出了显示像素的另一实施例的等效电路图；
图24和25示出了图23的显示像素的部分的等效电路图；
图26示出了在图23的显示像素的操作期间信号的时序图；
图27A至27I是在制造图1和2所示光电设备的方法的另一个实施例的连续步骤中获得的结构的局部简化侧面剖视图；以及
图28A至28D是在制造图4B所示光电设备的方法的另一个实施例的连续步骤中获得的结构的局部简化侧面剖视图。
具体实施方式
为了清楚起见，在各个附图中，相同的元件已经用相同的附图标记表示，此外，如电子电路通常表示的那样，各个附图不是按比例绘制的。此外，仅示出和描述了对理解本公开有用的那些元件。特别地，发光二极管的结构为本领域技术人员所熟知，并且没有详细描述。
在以下描述中，当提到限定相对位置的术语时，例如术语“顶部”、“下方”、“上部”或“下部”等。参考附图的方向或处于正常使用位置的光电设备。除非另有说明，术语“约”、“近似”和“大约”是指在10％以内，优选在5％以内。此外，发光二极管的“有源区”表示发光二极管的区域，发光二极管提供的大部分电磁辐射从该区域发射。此外，在第一恒定状态(例如，标记为“0”的低状态)和第二恒定状态(例如，标记为“1”的高状态)之间交替的信号被称为“二进制信号”。同一电子电路的不同二进制信号的高和低状态可能不同。特别地，二进制信号可以对应于可能不是完全恒定在高或低状态下的电压或电流。
图1和2示出了光电设备10的实施例，例如，对应于显示屏或图像投影设备，其包括显示像素，在图1中示出了两个显示像素，在图2中示出了三个显示像素。图1是图2沿线II-II的剖视图，并且图2是图1沿线I-I的剖视图
在图1中，设备10自下而上包括：
支撑件12，其包括相对的下表面14和上表面16，优选平行；
第一电极层18，其包括覆盖上表面16的导电层18；
显示像素Pix(下文中也称为显示像素电路)，其位于电极层18上并与电极层18接触，并且包括下表面22和与下表面相对的上表面23，每个显示像素Pix包括：
电子电路20(下文中称为控制电路)，其包括下表面22和与下表面22相对的上表面24，表面22、24优选平行，下表面22例如通过结合材料结合到电极层18；
光电电路26，其结合到电子电路20的上表面24，在图2中示出了每个显示像素Pix三个光电电路26，每个光电电路26包括至少一个发光二极管(未示出)；
电绝缘部分28，其覆盖光电电路26并覆盖光电电路26之间的控制电路20的上表面24；
导电元件30，其穿过绝缘部分28、与光电电路26和控制电路20的上表面24接触；
电绝缘层32，其覆盖显示像素Pix之间的电极层18并覆盖电子电路20的侧面并且可能覆盖绝缘部分28；以及
第二电极层34，其包括对发光二极管发射的辐射至少部分透明的导电层、覆盖绝缘层32和绝缘部分28并与每个显示像素Pix的导电元件30接触的导电层34。
封装层(未示出)可以覆盖导电层34。
当电子电路20的下表面22通过结合材料结合到电极层18时，结合材料优选是导电的。作为变型，可以使用不导电的结合材料，例如，布置在电子电路20的下表面22的外围。
根据一个实施例，每个光电电路26包括至少一个发光二极管。在光电电路26包括两个或两个以上发光二极管的情况下，光电电路26的所有发光二极管优选发射基本上相同波长的光辐射。
每个发光二极管可以对应于所谓的二维发光二极管，该二维发光二极管包括包含有源区的基本平坦的半导体层的叠层。每个发光二极管可以包括具有轴向结构的至少一个三维发光二极管，该轴向结构包括覆盖三维半导体元件的半导体壳体，所述半导体壳体尤其是微丝、纳米线、圆锥体、平截头体、棱锥体或截头棱锥体，所述壳体由包括有源区的非平面半导体层的叠层形成。专利申请US2014/0077151和US2016/0218240中描述了这种发光二极管的示例。每个发光二极管可以包括具有轴向结构的至少一个三维发光二极管，其中壳体位于半导体元件的轴向延伸部中。
对于每个显示像素Pix，可以通过“倒装芯片”类型的连接将光电电路26结合到控制电路20。将光电电路26耦合到控制电路20的可熔导电元件36，例如焊球或铟球，确保光电电路26和控制电路20之间的机械耦合，并进一步确保光电电路26的发光二极管与控制电路20的电连接。根据另一个实施例，每个光电电路26可以通过直接结合而结合到控制电路20。
根据一个实施例，每个显示像素Pix包括至少两种类型的光电电路26。第一类型的光电电路26能够发射第一波长的第一辐射，第二类型的光电电路26能够发射第二波长的第二辐射。根据一个实施例，每个显示像素Pix包括至少三种类型的光电电路26，第三类型的光电电路26能够发射第三波长的第三辐射。第一波长、第二波长和第三波长可以不同。
根据一个实施例，第一波长对应于蓝光，并且在430nm至490nm的范围内。根据一个实施例，第二波长对应于绿光，并且在510nm至570nm的范围内。根据一个实施例，第三波长对应于红光，并且在600nm至720nm的范围内。
根据一个实施例，每个显示像素Pix包括第四类型的光电电路26，第四类型的光电电路26能够发射第四波长的第四辐射。第一波长、第二波长、第三波长和第四波长可以不同。根据一个实施例，第四波长对应于黄光，并且在570nm至600nm的范围内。根据另一个实施例，第四辐射对应于特别是处于700nm和980nm之间的波长的近红外辐射、对应于紫外辐射、或者对应于白光。
每个光电电路26可以包括其上放置有一个或多个发光二极管的半导体衬底。半导体衬底例如是由硅、锗、碳化硅、诸如GaN或GaAs之类的的III-V族化合物、氧化锌衬底或蓝宝石衬底制成的衬底。根据另一个实施例，每个光电电路26可以不包括衬底。然后，在光电电路26的下表面上可以布置与一个或多个发光二极管接触的镜面层。根据一个实施例，镜面层能够至少部分反射由发光二极管发射的辐射。
每个控制电路20可以包括用于控制发光二极管的电子元件(未示出)，特别是晶体管。每个控制电路26可以包括半导体衬底，其内部和/或顶部形成有电子元件。然后，控制电路20的下表面22可以对应于衬底的后表面，该后表面与在其上形成电子元件的衬底的前表面相对。半导体衬底例如是由硅，特别是单晶硅制成的衬底。
优选地，光电电路26仅包括发光二极管以及发光二极管的连接元件，并且控制电路20包括控制光电电路26的发光二极管所需的所有电子元件。作为变型，除了发光二极管之外，光电电路26还可以包括其他电子元件。
光电设备10可以包括10至109个显示像素Pix。每个显示像素Pix在俯视图中可以占据1μm2至100mm2范围内的表面积。每个显示像素Pix的厚度可以在100μm到10mm的范围内。每个电子电路20的厚度可以在1μm到2000μm的范围内。每个光电电路26的厚度可以在0.2μm到1000μm的范围内
支撑件12可以由电绝缘材料制成，例如，包括聚合物，特别是环氧树脂，特别是用于制造印刷电路的FR4材料，或者由金属材料例如铝制成。支撑件12的厚度可以在100可以至10mm的范围内
导电层18优选对应于金属层，例如铝、银、铜或锌。导电层18的厚度可以在0.5μm至1、000μm的范围内
每个绝缘部分28可以由介电材料制成，例如氧化硅(SiO2)、氮化硅(SixNy，其中x约等于3，并且y约等于4，例如Si3N4)、氮氧化硅(SiOxNy，其中x约等于1/2，并且y约等于1，例如Si2ON2)、氧化铝(Al2O3)或氧化铪(HfO2)。每个绝缘部分28的最大厚度可以在0.5μm至1、000μm的范围内
每个导电元件30可以由选自包括铜、钛、镍、金、锡、铝以及这些化合物中至少两种的合金的组的材料制成。
绝缘层32可由介电材料制成，例如氧化硅(SiO2)、氮化硅(SixNy，其中x约等于3，并且y约等于4，例如Si3N4)、氮氧化硅(SiOxNy，其中x约等于1/2，并且y约等于1，例如Si2ON2)、氧化铝(Al2O3)或氧化铪(HfO2)。绝缘层32的厚度可以在0.02μm至1000μm的范围内。优选地，绝缘层32是不透明的。绝缘层32可以对应于白色树脂、黑色树脂或填充有氧化钛颗粒的透明树脂。
导电层34能够让由发光二极管发射的电磁辐射通过。形成导电层34的材料可以是透明导电材料，例如氧化铟锡(ITO)、铝或镓氧化锌或石墨烯。显示像素Pix上的导电层34的最小厚度可以在0.1μm到1、000μm的范围内。
封装层可以由至少部分透明的绝缘材料制成。封装层可以由至少部分透明的无机材料制成。作为示例，无机材料选自包含以下的组：SiOx的硅氧化物(其中x是1至2之间的实数)或SiOyNz(其中y和z是0至1之间的实数)，以及铝氧化物(例如Al2O3)。封装层可以由至少部分透明的有机材料制成。作为示例，封装层是硅氧烷聚合物、环氧化物聚合物、丙烯酸聚合物或聚碳酸酯。
根据一个实施例，在操作中，在电极层34和18之间施加电压VE，以用于供应显示像素Pix，特别是显示像素Pix的光电电路26的发光二极管。
图3示出了图1和图2所示的显示像素Pix的等效电路图。每个发光二极管LED的第一电极(例如阴极)连接到显示像素Pix的控制电路20，而每个发光二极管LED的第二电极(例如阳极)连接到电极层34。控制电路20连接在电极层18和34之间，并接收电压VE。电路20控制光电电路26的发光二极管。
图4A是包括光电设备10的所有元件的光电设备37的另一实施例的类似于图1的视图，不同之处在于绝缘层32不存在，并且电极层34位于衬底38上。一种制造光电设备37的方法包括：在支撑件12上形成电极层18，在电极层18上组装显示像素Pix，在衬底38上形成电极层34，然后在电极层34上混合显示像素Pix。支撑件12和衬底38可以是柔性的，这使得能够制造柔性光电设备37。
图4B是包括光电设备10的所有元件的光电设备40的另一实施例的类似于图1的视图，不同之处在于，对于每个显示像素Pix，光电电路26集成在单个光电电路42中，该单个光电电路42覆盖显示像素Pix的控制电路20的上表面24，并例如通过易熔的导电元件36结合到控制电路20的上表面24。每个光电电路42包括相对的下表面44和上表面46，优选平行，光电电路42的下表面44结合到控制电路20的上表面24。光电电路42包括例如在光电电路42的部分47中形成的至少一个直通垂直连接48或TSV(硅通孔)，该部分47将上表面46耦合到下表面44，并且与光电电路42的其余部分电绝缘。部分47可以由电绝缘材料或半导体材料制成。在后一种情况下，TSV 48被电绝缘层包围。每个光电电路42的上表面46被绝缘部分28覆盖。绝缘部分28被与TSV 48接触的导电元件30穿过。根据另一个实施例，控制电路20的电源是用除TSV 48之外的其他方式实现的。
根据一个实施例，每个TSV 48可以包括由导电材料制成的芯，例如多晶硅、钨、铜、铝或难熔金属材料，其被电绝缘层包围。
每个光电电路42包括至少一个能够以第一波长发射第一辐射的的第一发光二极管和能够以第二波长发射第二辐射的第二发光二极管。每个光电电路42还可以包括至少一个能够以第三波长发射第三辐射的第三发光二极管。
图5示出了在每个光电电路42包括三个发光二极管的情况下，图3所示的显示器Pix的等效电路图。在该实施例中，光电电路42的每个发光二极管LED的两个电极连接到显示像素Pix的控制电路20。控制电路20连接在电极层18和34之间，并接收电压VE。电路20控制光电电路26的发光二极管LED。
在本实施例中，导电层18与光电电路10、40的所有显示像素Pix接触，导电层34与光电设备10、40的所有显示像素Pix接触。
制造光电设备10或40的方法的实施例包括制造显示像素Pix，并将每个显示像素Pix分离地安装在电极层18上。根据一个实施例，电极层18和34对于所有显示像素Pix是公共的，显示像素Pix的连接被简化，并且不需要以高精度执行在电极层18上的每个显示像素Pix的放置。这有利地使得能够以降低的成本实施将显示像素Pix布置在电极层18上的更快的技术。此外，因为发光二极管预先组装在显示像素Pix的电子电路20上，所以在光电设备10或40的组装期间要执行的转移次数减少了。在本实施例中，每个显示像素Pix可以包括其中存储有像素的标识符的存储器。该制造方法可以包括校准阶段，在该校准阶段中，每个显示像素Pix的位置根据其标识符被恢复。在操作中，然后可以根据像素的标识符将数据传输到像素。
图6示出了光电设备10或40的简化俯视图，示出了以下事实：可能没有非常精确地布置显示像素Pix，例如，没有在行和列上完全对齐，并且某些显示像素Pix可能相对于行和列的方向倾斜。
在前面描述的实施例中，电极层18连接到所有显示像素Pix，并且以不间断层的形式出现，该不间断层在大部分或者甚至全部支撑件12上延伸。
对于每个显示像素Pix，控制电路20能够接收控制信号，并且能够从接收的控制信号控制显示像素的发光二极管，特别是显示像素发射的光的阴影、饱和度和亮度。
根据实施例，控制信号可以通过电压VE的调制被传输到显示像素Pix的控制电路20。
图7非常示意性地示出了处理模块49，该处理模块49接收控制信号COM，并且能够向光电设备10和40提供电压VE，用于给显示像素Pix供电，该电压由控制信号COM调制。处理模块49可以对应于专用电路，或者可以包括能够执行存储在存储器中的计算机程序的指令的处理器，例如微处理器或微控制器。
每个显示像素Pix的控制电路20可以通过电压VE的解调来提取控制信号COM。控制电路20随后可以确定控制信号COM是否被寻址到那里。作为示例，标识符可以与每个显示像素Pix相关联，并且通过电压VE的解调获得的控制信号COM可以包括控制信号所针对的显示像素的标识符。
有利地，可以执行显示像素Pix的主动寻址。实际上，每个控制电路20可以控制保持显示属性，特别是显示像素的阴影、饱和度和亮度，直到它接收到新的控制信号为止。
图8A示出了包括光电设备10或40的所有元件的光电设备50的另一实施例的简化俯视图，其中电极层18被分成在支撑件12上延伸的平行导电带52，图8中示出了三个带52作为示例。在每一导电带上至少分布一行显示像素Pix。优选地，多行显示像素Pix分布在每个导电带52上，作为图8中的示例，每个导电带52示出了三行显示像素Pix。
根据另一个实施例，电极层18和/或电极层34可以被分成分离的电极部分。根据另一个实施例，电极层34也可以分成平行的导电带。当电极层18和34各自被分成带时，电极层18的带优选地具有与电极层34的带基本相同的尺寸，并且电极层34的每个带基本上覆盖电极层18的单个带。根据另一个实施例，电极18或34中的一个可以是显示像素Pix的公共电极，而另一个电极18或34被分成平行的导电带。在将电极层18、34分成夹着显示像素组件的堆叠带的实施例中，通过对每个显示像素组件不同地调制电压VE，可以并行传输不同的控制信号。这使得能够并行传输显示像素Pix的每个组件的控制信号。这能够降低电磁辐射的调制频率和/或提高传输数据的速率。
图8B是光电设备55的另一个实施例的局部简化俯视图，其中电极层18被分成沿着行方向延伸的导电带56，并且其中电极层34被分成沿着列方向延伸的导电带58，并且被称为列电极。在俯视图中，至少一个显示像素Pix布置在每个行电极56和每个列电极58之间的交叉点处，并且连接到行电极56和列电极58。作为示例，在图8B中，在俯视图中，在每个行电极56和每个列电极58的交叉点处提供三个显示像素Pix，并且形成要显示的图像的像素。当为要显示的图像的每个像素提供多个显示像素Pix时，这使得在多个显示像素Pix中的一个有缺陷的情况下能够具有冗余。
图9是光电设备60的另一个实施例的类似于图1的视图，该光电设备包括光电设备10的所有元件，并且还包括覆盖电极层34的第一层62和第二层64的叠层。层62由折射率大于形成层64的材料的材料制成。层62和64对于显示像素Pix发射的辐射至少部分透明。层64例如由玻璃、SiO2、Al2O3、HfO2、有机材料(例如聚合物，特别是聚(甲基丙烯酸甲酯)(PMMA))制成。层62例如对应于空气膜。层64形成电磁辐射66的波导，例如，在可见光范围内或在可见光范围外，优选在红外和紫外范围之间的波长范围内。光电设备60包括能够在层64中发射这种辐射66的光电电路68。光电电路68可以位于层64的外围，并且可以从层64的侧边缘在层64中发射辐射66。红外辐射被调制以传输先前描述的控制信号。根据一个实施例，在每个显示像素Pix和波导64之间提供光耦合装置70，使得波导64中被引导的辐射66的一部分72经由耦合装置70在每个显示像素Pix的水平处逸出。作为示例，耦合装置70对应于设置在层64和/或与每个显示像素Pix相对的层62上的纹理，以确保每个显示像素Pix和层64之间的光学耦合。耦合装置70例如对应于衍射光栅，该衍射光栅能够将波导64中传播的部分电磁辐射反射向相关联的显示像素Pix。
每个显示像素Pix包括至少一个传感器74，该传感器能够检测由光电电路68(例如光电二极管或光敏电阻)发射的辐射，该传感器向控制电路20提供电信号，该电信号例如表示由显示像素Pix接收的辐射72的强度。控制电路20连接到传感器，并且能够基于传感器提供的测量信号来提取控制信号。
根据实施例，传输控制信号的相同电磁辐射被传输到所有显示像素Pix。根据另一实施例，可以提供多个波导，每个波导与显示像素的组件相关联。根据另一个实施例，可以在波导中形成光学连续性中断区域，以能够寻址不同的像素组。
图10是光电设备80的另一个实施例的局部简化俯视图，该光电设备80包括分离的波导82或具有光学不连续性的单个波导，每个波导覆盖显示像素的组件(未示出)。光电设备80还包括光电电路84，每个光电电路84能够在相关联的波导82中发射不可见范围内的电磁辐射。这使得能够并行传输显示像素Pix的每个组件的控制信号。这能够降低电磁辐射的调制频率和/或提高传输数据的速率。
图11是光电设备90的另一实施例的局部简化俯视图，该光电设备包括设备80的所有元件，每个分离的波导82覆盖至少一行显示像素。
在本实施例中，电极层34或电极层18被分成沿着列方向延伸的导电带92。每个导电带92耦合到至少一个像素列的显示像素。
显示像素控制方法的实施例包括经由电极18、92选择显示像素或显示像素组的阶段，随后是数据传输到由波导82中的一个选择的一些显示像素的阶段。可以通过将耦合到要被选择的显示像素的导电带92置于第一电势而其他导电带92保持在与第一电势不同的第二电势来执行选择阶段。只有被选择的显示像素是活动的，并且能够处理由电磁辐射传输的数据。其他显示像素是非活动的，并且忽略由辐射传输的数据。传输数据的辐射随后被发射到覆盖感兴趣像素的波导82中。只有已经被选择并且被波导82覆盖的显示像素将处理通过检测由波导82传输的辐射获得的数据。
根据一个实施例，每个导电带92耦合到单列显示像素的显示像素，并且每个波导82仅覆盖一行显示像素。然后，前述控制方法能够仅选择数据并将数据传输到单个显示像素。
图12是光电设备100的另一个实施例的局部简化俯视图，其中电极层18被分成沿着行方向延伸的导电带102并且被称为行电极，每个导电带102被耦合到像素行的显示像素Pix，并且其中电极层34被分成沿着列方向延伸的导电带104，并且被称为列电极，每个导电带104被耦合到像素列的显示像素Pix。
如图12所示，每个导电带102的宽度大于沿列方向测量的显示像素Pix的尺寸，并且每个导电带104的宽度大于沿行方向测量的显示像素Pix的尺寸。因此，对于每一行，属于该行的显示像素Pix可能没有被完全对齐。类似地，对于每一列，属于该列的显示像素Pix可能没有被完全对齐。
控制显示像素Pix的方法的实施例包括选择显示像素的阶段，随后是数据传输到显示像素Pix的阶段。
图13是分别施加到耦合到要控制的显示像素的列电极和行电极的电势Vpix+和Vpix-的时序图，图14是在要控制的显示像素的电源端子之间看到的电压sig的时序图。
根据一个实施例，光电电路100能够在两个值V0和V1之间改变每个行电极的电势，V1大于V0，并且能够在两个值V2和V3之间改变每个列电极的电势，V3大于V2，V2大于V1。V3和V2之间的差可能等于V1和V0之间的差。
根据一个实施例，该控制方法包括选择要控制的显示像素的阶段S1，随后是向所选显示像素传输数据的阶段S2。
阶段S1包括将耦合到待控制显示像素的行电极取为V0，其他行电极保持在V1，将耦合到待控制显示像素的列电极取为V3，其他行电极保持在V2。待控制的显示像素然后看到等于V3-V0的电压，而同一行的其他显示像素看到等于V2-V0的电压，同一列的其他显示像素看到等于V3-V1的电压，而其他行和列的其他显示像素看到等于V2-V1的电压。除了要控制的显示像素之外的所有显示像素都看到小于V3-V0的电压。
阶段S2包括在V2和V3之间改变要控制的显示像素的列电极的电势，同时将要控制的显示像素的行电极保持在V1。因此，待控制的显示像素所看到的电压像列电极的电势一样变化。
每个显示像素能够在阶段S1检测施加到其上的电源电压是否大于阈值。当显示像素在阶段S1检测到施加到其上的电源电压大于阈值时，它能够处理数据，然后在阶段S2期间传输这些数据。当显示像素在阶段S1检测到施加到其上的电源电压小于阈值时，它不处理数据，然后在阶段S2期间将数据传输到其上。
本实施例能够在保持其他显示像素的电源的同时选择显示像素。本实施例还能够将数据传输到显示像素阵列中的单个显示像素。有利地，阵列的所有显示像素可以对应于相同的光电设备。这使得能够简化显示像素的设计和显示像素的组装。本实施例还能够同时向多个显示像素传输数据，或者甚至能够同时向所有显示像素传输数据。此外，电极中的一个的电势在阶段S2期间保持恒定的事实有利地使得显示像素在阶段S2期间具有恒定的电势参考，这简化了显示像素对信号的处理。
在阶段S2期间传输的数据可以是二进制数据和/或模拟数据。传输的数据可以被调制。它可以是频率调制、幅度调制、相位调制或脉宽调制。
作为示例，在图13和14中，阶段S2依次包括与二进制数据传输相对应的子阶段Scom、与第一显示子像素(例如红色显示子像素)的控制信号传输相对应的阶段SR、与第二显示子像素(例如绿色显示子像素)的控制信号传输相对应的阶段SG以及与第三显示子像素(例如蓝色显示子像素)的控制信号传输相对应的阶段SB。作为一种变型，可以省略子阶段Scom。
根据一个实施例，每个子阶段SR、SG和SB包括传输具有表示所考虑的显示子像素的期望激活持续时间的持续时间的电压脉冲。
图15示出了显示像素Pix的实施例的等效电路图。
显示像素Pix耦合到列电极104中的电势为Vpix+的一个电极和行电极102中的电势为Vpix-的一个电极。
显示像素Pix包括处理模块CM(信号处理器)、用于控制例如红色显示子像素的第一显示子像素(红色像素)的模块CR、用于控制例如绿色显示子像素的第二显示子像素(绿色像素)的模块CG以及用于控制例如蓝色显示子像素的第三显示子像素(蓝色像素)的模块CB。处理模块CM的电子元件位于控制电路20的水平。模块CR、CG、CB的电子元件可以位于控制电路20的水平和/或光电电路26的水平。
每个模块CM、CR、CG和CB耦合到与电势Vpix+和Vpix-相关联的列电极102和行电极104，以用于其电力供应。控制电路CM接收电势值Vpix+和Vpix-以及信号end作为输入信号，并输出三个二进制信号data(数据)、write(写入)和clear(清除)。根据一个实施例，模块CR、CG和CB是相同的，并且每个模块CR、CG和CB包括三个输入write capacitor(写入电容器)、write enable(允许写入)和clear pixel(清除像素)以及输出write done(完成写入)。作为一种变型，模块CB可以不同于模块CR和CG，并且可以不包括输出write done。每个模块CR、CG和CB的输入write capacitor各自接收信号data。每个模块CR、CG和CB的输入clear pixel各自接收信号clear。模块CR的输入write enable接收信号write。模块CG的输入write enable耦合到模块CR的输出write done，模块CB的输入write enable耦合到模块CG的输出write done。在图15所示的实施例中，模块CB的输出write done提供由模块CM接收的信号end(结束)。
图16示出了模块CR的实施例的等效电路图，其中模块CG和CB可以相同。
根据一个实施例，模块CR包括发光二极管LED，该发光二极管LED的阳极耦合到电势为Vpix+的电极，并且其阴极耦合到MOS晶体管T1的漏极或源极中的控制端子上，并且其另一控制端子耦合到电势为Vpix-的电极。模块CR还包括电容器C1，该电容器C1的电极耦合到晶体管T1的栅极，并且其另一电极耦合到电势为Vpix-的电极。模块CR还包括MOS晶体管T2，该MOS晶体管T2的漏极或源极中的控制端子耦合至晶体管T1的栅极，并且其另一控制端子耦合到电势为Vpix-的电极。晶体管T2的栅极耦合到输入clear pixel。模块CR还包括三输入AND逻辑门AND1，其具有与模块CR的输入write enable和write capacitor相对应的两个输入。逻辑门AND1向电流源CS提供控制信号enable(允许)，电流源CS的一端耦合到电势为Vpix+的电极，另一端耦合到晶体管T1的栅极。模块CR还包括RS触发器RS1，其S输入对下降沿敏感，接收信号enable，其R输入耦合到模块CR的输入clear pixel，其
Figure BDA0002419043870000171
输出耦合到逻辑门AND1的第三输入。触发器RS1的Q输出耦合到模块CR的输出write done。
图17示出了在图15的显示像素的控制周期期间的信号时序图。称t0、t1、t2、t3、t4、t5、t6和t7为连续时间。模块CR的输出write enable提供信号Red Done(红色完成)。模块CG的输出write enable提供信号Green Done(绿色完成)。模块CB的输出write enable提供信号Blue Done(蓝色完成)。
信号Red Cap(红色电容器)、Green Cap(绿色电容器)和Blue Cap(电容器)分别对应于跨模块CR、CG和CB各自的电容器C1的电压。信号sig对应于电势Vpix+和Vpix-之间的差。信号sig可以取三个离散值“0”、“1”和“2”。
在本实施例中，信号data等于选择阶段之外的信号sig，并且信号write在显示子像素的控制阶段期间被设置为“1”。
在时间t0处，信号Red Done、Green Done和Blue Done处于“1”，信号sig处于“0”，信号clear处于“0”。在时间t1处，信号sig从“0”切换到“2”。模块CM检测到显示像素被选择，并将信号clear设置为“1”。在时间t2处，信号sig切换到“0”。然后，模块CM将信号write设置为“1”，信号clear设置为“0”。这将初始化模块CR、CG和CB的触发器RS1，将信号Red Done、Green Done和Blue Done设置为“0”，并将模块CR、CG和CB的电容器C1清空，将电压Red Cap、Green Cap和Blue Cap设置为0。在时间t3处，红色显示子像素的控制阶段开始。在本实施例中，红色显示子像素被激活，信号sig切换到“1”。信号data等于信号sig，使得模块CR电容器C1被电流源CS充电，直到信号sig和data切换到“0”的时间t4。信号Red Done然后切换到“1”。在时间t5处，绿色显示子像素的控制阶段开始。在本实施例中，绿色显示子像素没有被激活，并且信号sig在非常短的时间内切换到“1”。设备CG的电容器C1基本上没有充电，信号Green Done然后切换到“1”。在时间t6处，蓝色显示子像素的控制阶段开始。在本实施例中，蓝色显示子像素被激活，信号sig切换到“1”。信号data等于信号sig，使得模块CR电容器C1被电流源CS充电，直到信号sig和data切换到“0”的时间t7。信号Blue Done然后切换到“1”。
图18示出了模块CM的另一个实施例的等效电路图，其适用于信号end由模块CG、模块CR、CG(例如对应于下文描述的图20所示的电路图)以及模块CB(例如对应于下文描述的图21所示的电路图)的输出write提供的情况，模块。在本实施例中，在传输阶段S2期间，信号data等于延迟给定持续时间间ΔT的信号sig，并且信号write等于信号sig。
模块CM包括块开始检测器，该检测器包括耦合到电势为Vpix+的电极的输入s+和耦合到电势为Vpix-的电极的输入s-并提供二进制信号start(开始)。块开始检测器能够检测信号sig，其对应于输入s+和s-之间电压，切换到“2”，且能够在信号sig切换回“0”时将信号start设置为“1”。
模块CM包括块数据提取器，该块数据提取器包括耦合到电势为Vpix+的电极的输入s+，耦合到电势为Vpix+的电极的输入s-，以及接收信号start的输入enable。该块提供从信号sig中提取的信号clear和信号raw_data(原始数据)，该信号raw_data例如对应于选择阶段之外的信号sig的二进制版本。
模块CM包括接收信号raw_data并提供等于信号raw_data的信号write和提供信号data的块零检测器，该信号data等于信号raw_data，对于该信号raw_data，“1”处的每个脉冲的持续时间减少持续时间ΔT，每个脉冲的开始延迟持续时间ΔT，并且每个脉冲的结束未被修改，使得如果信号raw_data的脉冲短于持续时间ΔT，则信号data不包括相应的脉冲。
图19示出了图18所示的模块CM的实施例的更详细的电路图。
模块CM包括第一分压桥，该分压桥包括串联组装在电势为Vpix+的电极和电势为Vpix-的电极之间的两个电阻器R1和R2。第一分桥的中点提供串联的两个反相器INV1和INV2，第二反相器INV2提供信号start。模块CM包括一个RS触发器RS2，其S输入接收信号start，并且其对下降沿敏感的输入R接收信号end。如图20所示，信号end由模块CG的输出write done提供。模块CM包括NOR逻辑门NOR1，其第一输入接收信号start，其第二输入耦合到触发器RS2的输出并提供信号enable。
模块CM包括第二分压桥，该分压桥包括串联组装在电势为Vpix+的电极和电势为Vpix-的电极之间的两个电阻器R3和R4。模块CM包括三个串联在电势为Vpix+的电极和电势为Vpix-的电极之间的MOS晶体管T3、T4和T5。晶体管T3具有一个P沟道，并且晶体管T4和T5具有一个N沟道。晶体管T3和T4的栅极接收信号enable。第二分桥的中点为晶体管T5的栅极供电。
晶体管T3的源极为反相器INV3供电，该反相器INV3提供信号write。模块CM包括其第一输入接收信号write的双输入AND逻辑门AND2。模块CM包括组装在反相器INV3的输出和门AND2的第二输入之间的电阻器R5。模块CM包括电容器C2，其一个电极耦合到门AND2的第二输入，并且其另一个电极耦合到电势为Vpix-的电极。门AND2的输出提供信号data。
图20示出了模块CR的另一个实施例的等效电路图，其中模块CG可以是相同的。模块CR包括图16所示模块的所有元件，不同之处在于触发器RS1的S输入耦合到模块CR的输入write enable，并且它包括双输入AND逻辑门AND3，其第一输入接收Q信号，其第二输入耦合到输入write enable，并且其输出耦合到输出write done。
图21示出了模块CB的另一个实施例的等效电路图。模块CB包括图16所示的模块的所有元件，不同之处在于触发器RS1不存在，并且三输入逻辑门AND1被两输入逻辑门AND4代替，该逻辑门AND4的第一输入耦合到模块CB的输入write capacitor，其第二输入耦合到模块CB的输入write enable并提供信号enable。
图22示出了在图18的显示像素的控制周期期间的信号时序图。称t'0，t'1，t'2，t'3，t'4，t'5，t'6，t'7，t'8和t'9为连续时间。信号Red write enable(红色允许写入)、Greenwrite enable(绿色允许写入)和Blue write enable(蓝色允许写入)分别对应于由模块CR、CG和CB的输入write enable接收的信号。
信号在时间t'0、t'1、t'2处变化的方式与前面描述的信号在t0、t1和t2处的相同。在时间t'3处，红色显示子像素控制阶段开始。在本实施例中，红色显示子像素被激活，并且信号sig切换到“1”。信号data等于延迟了持续时间ΔT的信号sig，使得模块CR的电容器C1由电流源CS从时间t'4充电到时间t'5，在时间t'5处，信号sig、data和Red write enable切换到“0”。然后，模块CR的信号write done等于信号Red write enable。在时间t'6处，绿色显示子像素控制阶段开始。在本实施例中，绿色显示子像素不被激活，并且信号sig在短于ΔT的持续时间内切换到“1”。信号write和Green write enable也在非常短的持续时间内切换到“1”。然而，信号data保持在“0”，以便模块CG的电容器C不充电。然后，模块CR的信号write done等于Green write enable信号。在时间t'7处，蓝色显示子像素控制阶段开始。在本实施例中，蓝色显示子像素被激活，信号sig切换到“1”。信号data等于延迟了持续时间ΔT的信号sig，以便模块CB的电容器C由电流源CS从时间t'8充电到时间t'9，在时间t'9处，信号sig、data、Red write enable、Green write enable和Blue write enable切换到“0”。
根据一个实施例，显示像素可以由少于150个MOS晶体管、5个电阻器和4个电容器形成。因此，它可能占据很小的表面积。
图23示出了显示像素Pix的另一个实施例的电路图。
显示像素Pix耦合到列电极102中的电势为Vpix+的一个电极和行电极104中的电势为Vpix-的一个电极。
显示像素Pix包括电平检测模块M1、上升沿检测器M2和计数器M3(环形计数器)，以及显示子像素控制模块CR、CG和CB。模块M1、M2和M3的电子元件位于控制电路20的水平。模块CR、CG、CB的电子元件可以位于控制电路20的水平和/或光电电路26的水平。
每个模块M1、M2、M3、CR、CG和CB耦合到电势Vpix+和Vpix-相关联的列电极102和行电极104，以用于其电力供应。
模块M1分别在输入接收电势值Vpix+和Vpix-作为输入信号以及二进制信号Reset，并提供二进制信号Detect enable(允许检测)和二进制信号Clear。模块M2分别在输入V+和V-处接收电势值Vpix+和Vpix-作为输入信号并且在输入Enable处接收二进制信号Detect enable，并提供二进制信号Clock(时钟)。模块M3接收二进制信号Clock，并提供三个二进制信号b0、b1和b2。b2的下降沿重置M1模块。
每个模块CR、CG和CB包括一个输入Cap reset(电容器重置)和一个输入Prog。每个模块CR、CG和CB的输入Cap reset接收信号Detect enable。模块CR的输入Prog接收信号b0，模块CG的输入Prog接收信号b1，模块CB的输入Prog接收信号b2。
在本实施例中，模块M1能够通过信号sig的增加检测到选择了显示像素。当检测到选择时，模块M2检测信号sig的上升沿。模块CR、CG和CB的电容器顺序充电，信号sig的下降沿触发从一个模块到另一模块的切换。在每个序列开始时，模块CR、CG和CB的电容器放电。
图24示出了模块M3的实施例。模块M3包括一系列四个具有异步/S和/R输入的D型触发器，即D1、D2、D3和D4。每个触发器D1、D2和D3的ck输入接收信号Clock。触发器D1的Q输出耦合到触发器D2的D输入，触发器D2的Q输出耦合到触发器D3的D输入，并且触发器D3的Q输出耦合到触发器D4的D输入。在设置计数器时，触发器D1的输出为“1”，而其他触发器的输出为逻辑状态“0”。位b0对应于触发器D2的Q输出提供的信号，位b1对应于触发器D3的Q输出提供的信号，位b2对应于触发器的Q输出提供的信号D4。来自模块M1的信号Clear被提供给反相器INV9，并为触发器D1的/S输入以及触发器D2、D3和D4的/R输入供电。
图25示出了模块CR的实施例。模块CG和CB可以具有相同的结构。模块CR与图16所示的模块CR具有相同的结构，不同之处在于不存在逻辑门AND1和触发器RS1，电流源CS由在模块CR的输入Prog处接收的信号控制，并且晶体管T2的栅极由在模块CR的输入Cap_reset处接收的信号控制。
图26示出了在图23的显示像素的控制周期期间的信号时序图。成t"0，t"1，t"2，t"3，t"4，t"5，t"6，t"7，t"8，t"9，t"10，t"11，t"12为连续时间。
在时间t"0处，信号sig、Cap_reset、detect enable、up、b0、b1和b2处于“0”。在时间t"1处，信号sig从“0”切换为“2”。模块M1检测到选择了显示像素，并将信号Clear和信号detect enable设置为“1”。在时间t"2处，信号sig切换为“1”，并且模块M1将信号Clear切换为“0”。在时间t"3处，红色显示子像素控制阶段SR开始。在本实施例中，红色显示子像素被激活，并且信号sig切换为“2”。从时间t"3到时间t"4，信号Clock设置为“1”。信号b0在时间t"3处设置为“1”。在时间t"5处，信号sig切换为“1”。在时间t"6处，信号sig切换到“2”，绿色显示子像素的控制阶段SG开始，而红色子像素控制阶段结束。在本实施例中，绿色显示子像素被激活。从时间t"6到时间t"7，信号Clock设置为“1”。在时间t"6处，信号b1设置为“1”。在时间t"6处将信号b0设置为“0”。在时间t"8处，信号sig切换为“2”，显示子像素的控制阶段SB开始。在本实施例中，蓝色显示子像素被激活。从时间t"8到时间t"9，信号Clock设置为“1”。在时间t"8处将信号b2设置为“1”。在时间t"8处将信号b1设置为“0”。在时间t"10处，信号sig切换为“1”。在时间t"11处，信号sig设置为“2”。通知处理结束。在时间t"11处，信号Clock被设置为“1”，信号b2被设置为“0”，蓝色子像素的控制阶段SB结束。在时间t"12处，信号sig切换为“1”，并且然后切换为“0”。
根据实施例，显示像素可以由少于150个MOS晶体管，3个电阻器和4个电容器形成。因此，它可以占据较小的表面积。
为了优化数据传输条件，所有实施例可以集成在通信持续时间内关闭所寻址的行或列中的像素的功能，这将限制在数据传输期间要驱动的负载。可以通过降低电势差Vpix+-Vpix-来执行这种功能的添加。
图27A至27H是在制造图1和2中所示的图10的光电设备的方法的另一个实施例的连续步骤中获得的结构的局部简化剖视图。
图27A示出了在制造包括多个期望的控制电路20的电子电路110之后获得的结构，图27A中示出了四个控制电路20作为示例。制造电子电路110的方法可以包括集成电路制造方法的常规步骤。
图27B示出了在将光电电路26结合到电子电路110上之后获得的结构。在电子电路110上组装光电电路26的方法可以包括焊接操作。
图27C示出了在覆盖光电电路26和光电电路26之间的电子电路110的电绝缘层112的沉积之后获得的结构。绝缘层112由与前述绝缘部分28相同的材料制成。绝缘层112可以由SiO2、SiN、Al2O3、ZrO2、HfO2或通过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECV)、原子层沉积(ALD)或阴极溅射沉积的任何其他介电材料制成。
图27D示出了在绝缘层112中形成导电元件30之后获得的结构。导电元件30可以通过在绝缘层112中蚀刻到光电电路26和/或控制电路20上时停止的开口、通过在整个获得的结构上沉积导电层、以及通过去除开口外部的导电层部分来形成。
图27E示出了在锯切电子电路110和绝缘层112以界定显示像素Pix之后获得的结构。
图27F示出了在将显示像素Pix附着到先前已经沉积在支撑件12上的电极层18之后获得的结构。作为示例，每个显示像素Pix可以通过分子键合或者通过结合材料(特别是导电环氧胶)附着到电极层18。
图27G示出了在显示像素Pix上和显示像素Pix之间的电极层18上形成绝缘层32之后获得的结构。绝缘层32可以是SiO2、SiN、Al2O3、ZrO2、HfO2或任何其他介电材料。
图27H示出了从每个显示像素Pix的顶部去除绝缘层32之后获得的结构。根据一个实施例，可以通过化学机械抛光(CMP)到绝缘部分28上时停止来执行去除。根据另一个实施例，这可以通过对绝缘层32进行化学蚀刻来获得。根据另一个实施例，可以通过所谓的剥离方法进行去除，该剥离方法包括在沉积绝缘层32之前在每个显示像素Pix的顶部沉积牺牲层，并且在沉积绝缘层32之后，去除牺牲层和覆盖牺牲层的绝缘层32的部分。
图27I示出了电极层34形成之后获得的结构。电极层34可以由通过CVD、PECVD、ALD、阴极溅射或蒸发沉积的TCO(透明导电氧化物)制成。
图28A至图28D是在图4B中所示的制造光电设备的方法的另一实施例的连续步骤中获得的结构的局部简化剖视图。
图28A示出了在形成包括多个光电电路42的光电电路90之后获得的结构，在图27A中示例性地示出了三个光电电路42。作为示例，在图28A中，每个光电电路42被示为包括由部分47分离的两个光电电路26。
图28B示出了在形成穿过光电电路64的TSV 48之后获得的结构。每个TSV48可以通过蚀刻穿过光电电路90的开口来形成。该开口可以具有圆形或矩形的横截面。蚀刻可以是深反应离子蚀刻(DRIE)。然后在开口的壁上沉积绝缘层。绝缘层例如通过PECVD的保形沉积或绝缘聚合物的保形沉积形成。绝缘层的厚度在10nm至5000nm的范围内，例如大约3μm。然后可以通过电解铜沉积来进行TSV的填充。
图28C示出了在光电电路90上沉积绝缘层92之后获得的结构。绝缘层92由与先前描述的绝缘部分28相同的材料制成。绝缘层92可以通过CVD、PECVD、ALD或阴极溅射沉积。
图28D示出了在绝缘层92中形成导电元件30之后获得的结构。
该方法的后续步骤可以与先前关于图27E至27I描述的那些步骤相同。
上面已经描述了具有不同变型的各种实施例。应当注意，本领域技术人员可以在不表现出任何创造性的情况下组合这些各种实施例和变型的各种要素。作为示例，可以利用图4B所示的设备40的结构来实现图3所示的电路图，并且可以利用图1和2所示的设备10的结构来实现图5所示的电路图。

Claims (16)

1.一种光电设备(10；40；50；60；70)，包括：
支撑件(12)；
至少一个第一导电层(18)，其覆盖所述支撑件；
显示像素电路(Pix)，其包括结合到所述第一导电层的相对的第一表面和第二表面(22，23)，每个显示像素电路包括：电子电路(20)，所述电子电路包括所述第一表面和与所述第一表面相对的第三表面(24)，所述第一表面结合到所述第一导电层；以及至少一个光电电路(26；42)，所述至少一个光电电路(26；42)结合到所述第三表面并且包括至少一个发光二极管(LED)，所述发光二极管的至少一个电极通过所述第三表面连接到所述电子电路；
至少一个第二导电层(34)，其覆盖所述显示像素电路中的至少一个显示像素电路，并在所述第二表面侧电耦合到所述至少一个显示像素电路的所述电子电路。
2.根据权利要求1所述的光电设备，还包括电绝缘层(32)，其覆盖所述显示像素电路(Pix)之间的所述第一导电层(18)。
3.根据权利要求2所述的光电设备，其中，所述电绝缘层(32)覆盖所述显示像素电路(Pix)的侧面。
4.根据权利要求1至3中任一项所述的光电设备，其中，所述显示像素电路(Pix)中的所述至少一个显示像素电路还包括：电绝缘部分(28)，其覆盖所述电子电路(20)和所述光电电路(26；42)；以及至少一个导电元件(30)，其穿过所述电绝缘部分并电耦合到所述第二导电层(34)和所述光电电路(26；42)或者所述电子电路(20)。
5.根据权利要求4所述的光电设备，其中，对于所述显示像素电路(Pix)中的所述至少一个显示像素电路，所述光电电路(42)包括直通连接(48)，其与所述光电电路的其余部分电绝缘并电耦合到所述电子电路(20)和所述导电元件(30)。
6.根据权利要求1至5中任一项所述的光电设备，包括：至少两个分离的第一导电层(52)并覆盖所述支撑件(12)，所述显示像素电路中的第一显示像素电路(Pix)结合到每个第一导电层；以及至少两个第二导电层(34)，每个第二导电层覆盖所述显示像素电路中的第二显示像素电路，并且每个第二导电层电耦合到所述第二显示像素电路的所述电子电路(20)。
7.根据权利要求1至5中任一项所述的光电设备，包括：模块(49)，其用于在所述第一导电层(18)和所述第二导电层(34)之间提供由控制信号(COM)调制的电压(VE)，每个显示像素电路(Pix)的所述电子电路(20)能够解调所述电压以提取控制信号。
8.根据权利要求7所述的光电设备，其中，每个电子电路(20)包括其中存储有标识符的存储器，存储在所述电子电路中的标识符是不同的，并且其中每个所述电子电路(20)包括能够从调制电压(VE)中提取表示所述标识符中的一个标识符的信息的电路。
9.根据权利要求1至6中任一项所述的光电设备，包括至少一个波导(64)，其任选地集成到所述第二导电层(34)，耦合到所述显示像素电路(Pix)的所述光电电路(26；42)，并且能够引导电磁辐射。
10.根据权利要求9所述的光电设备，其中，所述设备还包括与所述波导耦合的所述电磁辐射的源(68)，并且其中，对于每个显示像素电路(Pix)，所述光电电路(26；42)包括所述电磁辐射的传感器，其能够向所述电子电路(20)提供测量信号。
11.根据权利要求10所述的光电设备，其中，所述源(68)能够利用控制信号(COM)来调制所述电磁辐射，并且其中，对于每个显示像素电路(Pix)，所述电子电路(20)能够对所述测量信号进行解调以提取所述控制信号。
12.根据权利要求9至11中的任一项所述的光电设备，包括至少两个波导，所述波导任选地集成到所述第二导电层(34)，耦合到所述显示像素电路(Pix)的不同组件的光电电路(26；42)。
13.根据权利要求9至12中的任一项所述的光电设备，还包括在所述波导(64)与所述显示像素电路(Pix)中的至少一些显示像素电路之间的光耦合装置(70)。
14.一种制造光电设备(10；40；50；60；70)的方法，包括以下步骤：
a)制造显示像素电路(Pix)，所述显示像素电路包括相对的第一表面和第二表面(22、23)，并且每个显示像素电路包括：电子电路(20)，所述电子电路包括第一表面和与所述第一表面相对的第三表面(24)；以及至少一个光电电路(26；42)，所述至少一个光电电路(26；42)结合到所述第三表面并包括至少一个发光二极管(LED)，所述发光二极管的至少一个电极通过所述第三表面连接到所述电子电路；
b)制造覆盖有至少一个第一导电层(18)的支撑件(12)；
c)将每个显示像素电路的所述电子电路(20)的所述第一表面结合到所述第一导电层上；
d)形成至少一个第二导电层(34)，其覆盖所述显示像素电路中的至少一个显示像素电路，并在所述第二表面侧电耦合到所述至少一个显示像素电路的所述光电电路。
15.根据权利要求14所述的方法，包括在步骤c)和d)之间，在所述显示像素电路(Pix)之间形成覆盖所述第一导电层(18)的电绝缘层(32)的步骤。
16.根据权利要求14或15所述的方法，其中步骤a)包括针对所述显示像素电路(Pix)中的所述至少一个显示像素电路形成：电绝缘部分(18)，其覆盖所述电子电路(20)和所述光电电路(26；42)；以及至少一个导电元件(30)，其穿过所述电绝缘部分并电耦合到所述第二导电层(34)和所述光电电路(26；42)或所述电子电路(20)。
CN201880061200.4A 2017-07-21 2018-07-19 光电设备 Active CN111108599B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756984 2017-07-21
FR1756984A FR3069378B1 (fr) 2017-07-21 2017-07-21 Dispositif optoelectronique
PCT/FR2018/051849 WO2019016481A1 (fr) 2017-07-21 2018-07-19 Dispositif optoelectronique

Publications (2)

Publication Number Publication Date
CN111108599A true CN111108599A (zh) 2020-05-05
CN111108599B CN111108599B (zh) 2023-10-13

Family

ID=60888466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880061200.4A Active CN111108599B (zh) 2017-07-21 2018-07-19 光电设备

Country Status (8)

Country Link
US (1) US11522111B2 (zh)
EP (1) EP3655990A1 (zh)
JP (1) JP7146893B2 (zh)
KR (1) KR102581705B1 (zh)
CN (1) CN111108599B (zh)
FR (1) FR3069378B1 (zh)
TW (1) TWI768083B (zh)
WO (1) WO2019016481A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941114B1 (en) * 2018-01-31 2024-03-26 Vivint, Inc. Deterrence techniques for security and automation systems
JP7231450B2 (ja) * 2019-03-18 2023-03-01 ローム株式会社 半導体発光装置
FR3104795B1 (fr) 2019-12-12 2022-01-28 Aledia Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation
US11094846B1 (en) 2020-08-31 2021-08-17 4233999 Canada Inc. Monolithic nanocolumn structures
WO2022075495A1 (ko) * 2020-10-06 2022-04-14 엘지전자 주식회사 발광 소자를 이용한 평면 조명 장치 및 디스플레이 장치
FR3127073B1 (fr) * 2021-09-13 2024-01-19 Commissariat Energie Atomique Dispositif optoelectronique a composants emissif et photodetecteur superposes
FR3137485A1 (fr) * 2022-06-29 2024-01-05 Aledia Pixel d'affichage comprenant des sources électroluminescentes
FR3137492A1 (fr) * 2022-06-29 2024-01-05 Aledia Dispositif optoélectronique
US11799054B1 (en) 2023-02-08 2023-10-24 4233999 Canada Inc. Monochromatic emitters on coalesced selective area growth nanocolumns

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061039A (en) * 1993-06-21 2000-05-09 Ryan; Paul Globally-addressable matrix of electronic circuit elements
CN102483897A (zh) * 2009-08-28 2012-05-30 全球Oled科技有限责任公司 具有光学数据传输的显示装置
US20120256814A1 (en) * 2011-04-08 2012-10-11 Sony Corporation Pixel chip, display panel, lighting panel, display unit, and lighting unit
CN106409868A (zh) * 2015-07-28 2017-02-15 三星显示有限公司 有机发光二极管显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
FR2995729B1 (fr) 2012-09-18 2016-01-01 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
FR3011383B1 (fr) 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
JP2016167544A (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法
KR20170059068A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US9928771B2 (en) * 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
CN109791968A (zh) * 2016-07-26 2019-05-21 克利公司 发光二极管、组件和相关方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061039A (en) * 1993-06-21 2000-05-09 Ryan; Paul Globally-addressable matrix of electronic circuit elements
CN102483897A (zh) * 2009-08-28 2012-05-30 全球Oled科技有限责任公司 具有光学数据传输的显示装置
US20120256814A1 (en) * 2011-04-08 2012-10-11 Sony Corporation Pixel chip, display panel, lighting panel, display unit, and lighting unit
CN106409868A (zh) * 2015-07-28 2017-02-15 三星显示有限公司 有机发光二极管显示器

Also Published As

Publication number Publication date
FR3069378A1 (fr) 2019-01-25
FR3069378B1 (fr) 2019-08-23
WO2019016481A1 (fr) 2019-01-24
JP7146893B2 (ja) 2022-10-04
US20200161520A1 (en) 2020-05-21
CN111108599B (zh) 2023-10-13
JP2020527756A (ja) 2020-09-10
US11522111B2 (en) 2022-12-06
TW201919201A (zh) 2019-05-16
KR20200033882A (ko) 2020-03-30
TWI768083B (zh) 2022-06-21
KR102581705B1 (ko) 2023-09-21
EP3655990A1 (fr) 2020-05-27

Similar Documents

Publication Publication Date Title
CN111108599B (zh) 光电设备
CN111108543B (zh) 光电设备
KR102609418B1 (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널의 제조 방법
CN102918546B (zh) 包括电容透镜的手指传感器及其相关方法
EP3607586B1 (en) Display panel and display apparatus therewith
US10866663B2 (en) Display device with integrated touch screen and method for fabricating the same
KR102135360B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020173261A1 (zh) 显示面板及其制造方法和显示装置
CN111029390B (zh) 一种显示面板、其驱动方法及显示装置
CN102254919B (zh) 分布式滤波感测结构及光学装置
CN112335046A (zh) 包括发光二极管的光电设备
CN109031823B (zh) 显示屏、电子设备及其控制方法
CN109031825B (zh) 阵列基板、显示屏及电子设备
CN112054017B (zh) 一种显示面板、制备方法及显示装置
CN113903769A (zh) 显示基板及显示装置
CN107240598B (zh) 具有触控功能的显示面板、oled模组和显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant