CN111095551A - 用于提供电感器结构的器件、系统和方法 - Google Patents

用于提供电感器结构的器件、系统和方法 Download PDF

Info

Publication number
CN111095551A
CN111095551A CN201780094444.8A CN201780094444A CN111095551A CN 111095551 A CN111095551 A CN 111095551A CN 201780094444 A CN201780094444 A CN 201780094444A CN 111095551 A CN111095551 A CN 111095551A
Authority
CN
China
Prior art keywords
die
inductor
metallization layers
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094444.8A
Other languages
English (en)
Inventor
W·戈梅斯
M·博尔
D·因格利
R·库马尔
H·克里希纳穆尔蒂
N·V·德塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111095551A publication Critical patent/CN111095551A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Abstract

用于提供具有集成电路(IC)管芯的电感器的技术和机制。在实施例中，IC管芯包括集成电路和一个或多个第一金属化层。该IC管芯被配置为耦合到包括一个或多个第二金属化层的电路器件，其中，这样的耦合导致形成耦合到该集成电路的电感器。该电感器的一个或多个线圈结构均跨越一个或多个第一金属化层的一些或全部和一个或多个第二金属化层的一些或全部两者。在另一个实施例中，该IC管芯或电路器件包括铁磁材料以聚集用电感器提供的磁通。

Description

用于提供电感器结构的器件、系统和方法
技术领域
本发明的实施例通常涉及集成电路器件，并且特别地，但不排他地，涉及与电路器件以堆叠的构造布置以形成电感器的IC管芯。
背景技术
集成电路(IC)管芯通常包含需要精确控制的电压和/或电流的各种电路。在一些情况下，为这种电路提供的功率是用外部稳压器控制的。为了节省空间，电源的一部分常常被集成在管芯中的电路上。管芯上电压调节也可以用于实时对电压进行节流从而提供主动功率管理。
常常，用于电源的一些部件并不形成在集成电路管芯上。诸如电感器、变压器和电容器的无源部件传统上难以在用于制造晶体管的相同工艺中形成或因为过大而无法放置在管芯上。在管芯外部形成的部件具有更多空间并且可以以更低的成本取得更高的质量。对于管芯上稳压器而言，有时将电感器安装到封装衬底。
相继多代的半导体制造和封装持续朝更小的尺度和更高的电路集成的趋势发展，因此预期会对与管芯上电路一起操作的电感器的实施的不断改进提出更高的要求。
附图说明
在附图的图中通过举例而非限制的方式示出了本发明的各实施例，并且在附图中：
图1示出了根据实施例的包括电感器结构的系统的透视图和截面图。
图2是流程图，其示出了根据实施例的提供具有集成电路管芯的电感器结构的方法的要素。
图3示出了根据实施例的集成电路管芯的电感器结构的透视图。
图4示出了根据实施例的包括用于提供电感器结构的管芯上特征的系统。
图5示出了根据实施例的包括用于提供电感器结构的管芯上特征的系统。
图6是示出了根据一个实施例的计算装置的元件的功能框图。
图7是示出了根据实施例的示例性计算机系统的元件的功能框图。
具体实施方式
本文以各种方式描述的实施例提供了跨越包括至少一个IC管芯的多个电路器件的电感结构。电感器可以包括至少一个线圈，所述至少一个线圈跨越IC管芯的一个或多个金属化层和耦合到该IC管芯的电路器件的一个或多个金属化层两者。相对于由各种常规技术提供的那些线圈，该电感器的线圈结构可以更大(例如，具有更大的z维度高度)。
可以在一种或多种电子装置中实施本文描述的技术。可以利用本文描述技术的电子装置的非限制性示例包括任何种类的移动装置和/或固定装置，例如相机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、自动服务终端、膝上型计算机、上网本计算机、笔记本计算机、互联网装置、支付终端、个人数字助理、媒体播放器和/或录音机、服务器(例如，刀片式服务器、机架安装式服务器、其组合等)、机顶盒、智能电话、平板个人计算机、超移动个人计算机、有线电话、其组合等。更一般地，可以在包括IC管芯和耦合到该IC管芯的一个或多个金属化层的多种电子装置中的任何电子装置中采用本文描述的技术。
图1示出了根据实施例的用于提供和集成电路一起操作的电感器的系统100的特征。系统100是实施例的一个示例，其中集成电路(IC)管芯耦合到电路器件，其中这样的耦合形成了跨越IC管芯的一个或多个金属化层和电路器件的一个或多个其他金属化层两者的电感器。尽管一些实施例在这一方面不受限制，但系统100可以包括或被配置为提供多种封装器件中的任何封装器件的一些或全部，例如，其中系统100还包括设置在IC管芯和电路器件之一或两者上方的模制化合物(未示出)。其他实施例(例如)仅由IC管芯提供，或替代地，仅由要耦合到IC管芯的电路器件来提供。
如图1所示，系统100可以包括IC管芯110和耦合到IC管芯110的电路器件120。IC管芯110表示多种器件中的任何器件，该器件包括半导体衬底、以各种方式设置在所述半导体衬底中或上的集成电路、以及图案化的导电材料的一个或多个层，该一个或多个层被配置为能够将集成电路耦合到IC管芯110外部的结构。
电路器件120表示多种器件中的任何器件，该器件包括被配置为提供电感器的一个或多个线圈结构的相应的部分的一个或多个金属化层。在所示出的示例性实施例中，电路器件120是另一个IC管芯。例如，电路器件200可以包括以各种方式形成在半导体衬底中或上的互连结构。然而，例如，在其他实施例中，电路器件120可以包括内插器或封装衬底。IC管芯110和电路器件120可以通过硬件接口130彼此耦合，例如，硬件接口130包括以各种方式设置在IC管芯110和电路器件120的相应的接触部之间的焊料接头和/或其他导电接触部。图1还示出了包括硬件接口130的一部分的系统100的区域(例如所示区域132)的截面细节图101。
如细节图101所示，接触部116可以被设置在IC管芯110的一侧中或上，而其他接触部126被设置在电路器件120的一侧中或上。接触部116、126可以包括例如从用于与IC管芯耦合的常规技术调整而来的多种导电结构(例如，包括铜、金、铝和/或类似物的焊盘)中的任何导电结构。在这样的实施例中，硬件接口130可以包括均耦合在接触部116中相应的一个和接触部126中相应的一个之间的互连结构(例如，包括示出的例示性微凸块142、144)。微凸块142、144中的一些或全部可以包括焊料，所述焊料包括例如镍(Ni)、锡(Sn)、银(Ag)和/或类似物。
将IC管芯110和电路器件120彼此耦合可以导致形成耦合到IC管芯110的电路的电感器(例如，示出的例示性电感器140)。以例示的方式而非限制的方式，IC管芯110可以包括一个或多个金属化层112和包括集成电路118的器件层114。例如，集成电路118可以包括被配置为提供电桥电路、功率传输电路、稳压器电路的功能的有源电路元件(例如，CMOS和/或其他晶体管)和/或各种其他部件中的任何部件。然而，一些实施例不限于可以用集成电路118提供的特定电路功能。
器件层114可以设置在IC管芯110的半导体衬底(未示出)上或与管芯110的半导体衬底(未示出)集成，例如，其中半导体衬底和一个或多个金属化层112在电路118的相对的相应侧上。在实施例中，电路器件120还包括一个或多个金属化层122。金属化层112、122中的一些或全部可以通过(例如)包括掩模、蚀刻、沉积(例如，电镀、溅射等)的制造工艺和/或(例如)从常规半导体制造技术调整而来的其他操作来提供。
在视图101所示的示例性实施例中，一个或多个金属化层112包括均耦合在集成电路118和接触部116中相应的一个之间的导体141、145，例如，包括铜、银、金、铝和/或类似物。一个或多个金属化层122可以包括至少一个导体(例如示出的例示性导体143)，所述至少一个导体在相应的两个接触部126之间延伸并且直接耦合到相应的两个接触部126。在这样的实施例中，电感器140包括至少一个线圈，所述至少一个线圈的部分至少部分地由导体141、143、145形成。
尽管一些实施例在这一方面不受限制，但电感器140还可以包括一个或多个额外的线圈(未示出)，所述一个或多个额外的线圈以各种方式跨越金属化层112、122中的一些或全部。例如，一个或多个金属化层112还可以包括均在接触部116的相应其他两个之间延伸的一个或多个额外的导体(未示出)，其中，一个或多个金属化层122还包括均在接触部126的相应其他两个之间延伸的一个或多个额外的导体。这样的额外的导体可以以各种方式耦合以形成耦合在导体141、145之间的一个或多个线圈。
通过使得能够形成至少部分地延伸到电路器件120中的线圈部分，与常规技术相比，一些实施例通过各种方式提供了电感器140的增大的高度(例如，沿图示xyz坐标系的z维度)。尽管一些实施例在这一方面不受限制，但电路器件120还可以包括一个或多个其他层114，一个或多个其他层114(例如)包括器件层、半导体衬底层等，例如，一个或多个其他层114有利于将电路器件120耦合到被包括在系统100中或要耦合到系统100的额外的电路(未示出)。替代地或此外，IC管芯110或电路器件120中可以已经形成有一种或多种铁磁材料(未示出)，以聚集磁通和/或以其他方式对用电感器140产生的磁场进行整形。
图2示出了根据实施例的提供具有IC管芯的电感器的方法200的特征。方法200是提供诸如系统100的功能之类的功能的实施例的一个示例，例如，其中，方法200的操作制造、连接和/或操作(例如)IC管芯110的结构和/或IC管芯120的结构。
如图2所示，方法200可以包括，在210处，提供包括第一集成电路和一个或多个第一金属化层的第一集成电路(IC)管芯(例如，IC管芯110)。例如，第一集成电路可以包括电桥电路、稳压器或各种其他功率传输电路中的任一种。一个或多个第一金属化层可以具有形成在其中的多个导体，以至少部分地形成电感器的一个或多个线圈部分。例如，一个或多个第一金属化层可以包括至少两个导体(例如导体141、145)，所述至少两个导体均耦合在第一集成电路和形成在IC管芯的一侧中或上的相应的导电接触部(例如，接触部116之一)之间。在一些实施例中，一个或多个第一金属化层还包括均耦合在所述导电接触部的相应其他两个之间的一个或多个额外的导体。
方法200还可以包括，在220处，提供包括一个或多个第二金属化层的第二电路器件(例如系统100的电路器件120)。第二电路器件可以是第二IC管芯(例如，包括半导体衬底和器件层)。在其他实施例中，第二电路器件包括封装衬底或内插器。一个或多个第二金属化层可以具有形成在其中的一个或多个导体，所述一个或多个导体均用于至少部分地形成电感器的相应的线圈部分。例如，一个或多个第二金属化层可以包括至少一个导体(例如导体143)，所述至少一个导体耦合在形成在电路器件的一侧中或上的相应的两个导电接触部(例如，接触部126中的两个)之间。
在实施例中，方法200还包括，在230处，经由设置在第一IC管芯的一侧中或上(例如，在第一金属化层的一侧中或上)的第一接触部将第一IC管芯耦合到第二电路器件。230处的耦合可以形成耦合到第一集成电路的电感器，例如，其中，电感器的一个或多个线圈结构均包括一个或多个第一金属化层的相应的第一导体部分以及第二电路器件的一个或多个第二金属化层的相应的第二导体部分。例如，电感器可以包括均跨越一个或多个第一金属化层的相应的部分和一个或多个第二金属化层的相应的部分的多个线圈。
尽管一些实施例在这一方面不受限制，但方法200可以包括用于将第一IC器件和第二电路器件耦合到其他电路，或有利于这样耦合到其他电路的一个或多个额外的制造工艺。例如，方法200还可以包括，在240处，在第一IC管芯或第二电路器件上方设置模制化合物，例如，其中，这样的设置要至少部分地形成包括第一IC管芯和第二电路器件的封装器件。在240处的设置可以包括从常规电路封装技术调整而来的一个或多个操作。包括第一IC管芯和第二电路器件的封装还可以包括(例如)一个或多个其他IC管芯、一个或多个分立的电路部件、内插器、封装衬底、接口结构(例如，球栅阵列)和/或类似物。
在一些实施例中，方法200此外或替代地包括操作包括通过230处的耦合形成的电感器的电路。例如，方法200可以包括，在250处，用第一集成电路向电感器提供输入信号。另一个信号或电压(例如，包括电源电压或参考电压)可以由第一IC管芯接收或从第一IC管芯输出，其中，所述另一个信号或电压基于或替代地导致在250处提供给电感器的输入信号。
图3在组装视图中示出了根据实施例的用于提供电感器的系统300的特征。系统300是实施例的一个示例，其中IC管芯和耦合到该IC管芯的另一个电路器件形成电感器的多个线圈，其中多个线圈均跨越IC管芯的相应的部分和另一个电路器件的相应的部分两者。系统300可以包括系统100的特征，例如，其中系统300的制造和/或操作包括方法200的一个或多个操作。
在所示出的示例性实施例中，系统300包括IC管芯310和耦合到IC管芯310的电路器件320，其中，电路器件320是另一个IC管芯、封装衬底或内插器。IC管芯310的金属化层可以具有形成在其中的两个导体318，以将电感器耦合到IC管芯310的集成电路(未示出)。在一些实施例中，IC管芯310的金属化层还形成一个或多个导电线圈部分316，一个或多个导电线圈部分316均至少部分地形成电感器的相应的线圈。导体318和导电线圈部分316可以通过各种方式包括或耦合到IC管芯310的一侧312的相应的接触部(例如，其中，导体318和导电线圈部分316通过各种方式从一侧312至少部分地朝向IC管芯310的相对侧314延伸)。
电路器件320的金属化层可以具有形成在其中的多个导电线圈部分326，多个导电线圈部分326均至少部分地形成电感器的相应的线圈。导电线圈部分326可以通过各种方式包括或耦合到电路器件320的一侧322的相应的接触部(例如，其中，导电线圈部分326通过各种方式从一侧322至少部分地朝向电路器件320的相对侧324延伸)。IC管芯310和电路器件320的相应侧312、322可以彼此耦合以形成包括导电线圈部分326、328的电感器。
例如，图3还示出了系统300的组装图301，其中微凸块330通过各种方式将导电线圈部分326的相应终端均与导电线圈部分328中的相应一个的相对的终端耦合。在视图301所示的示例性实施例中，形成的电感器包括至少三个线圈，所述至少三个线圈跨越IC管芯310和电路器件320的相应的金属化层。不过，在各实施例中，电感器可以包括更多、更少和/或不同配置的线圈结构。细节图301中未示出系统300的绝缘体结构，以避免使至少部分地利用导电线圈部分326、328并利用微凸块330形成的电感器的特征模糊不清。
现在参见图4，根据一个示例性实施例的系统400可以提供耦合到IC管芯的电路的电感器。系统400可以包括系统100、300之一的特征，例如，其中系统400的制造和/或操作包括方法200的一个或多个操作。
在所示出的示例性实施例中，系统400包括IC管芯410和耦合到IC管芯410的电路器件420，其中，电路器件420是另一个IC管芯(或替代地，封装衬底或内插器)。IC管芯410可以包括半导体衬底412、设置在半导体衬底412中或上的包括集成电路的器件层414、以及设置在器件层414上的金属化层416。类似地，电路器件420可以包括半导体衬底422和设置在半导体衬底422上的金属化层426。
系统400的硬件接口430可以包括将IC管芯410的接触焊盘均耦合到电路器件420的相应的接触焊盘的微凸块432。通过将IC管芯410耦合到电路器件420而形成的电感器可以包括金属化层416的导体、两个或更多个微凸块432、以及金属化层426的一个或多个导体。器件层414的集成电路可以被耦合以向电感器提供输入信号(和/或从电感器接收输出信号)。在一些实施例中，这样的集成电路还可以被耦合以与IC管芯410外部(并且在一些实施例中，系统400外部)的其他电路进行通信。以例示而非限制的方式，器件层414还可以经由电路器件420和一个或多个焊料凸块440耦合到另一个器件430(例如，封装衬底或印刷电路板)。器件层414和器件430之间的通信可以包括电压或信号的通信，所述电压或信号基于(或替代地，导致)向至少部分地由金属化层416、418形成的电感器提供的信号。
图5示出了根据实施例的系统500，其中IC管芯和耦合到该IC管芯的另一个电路器件形成电感器的多个线圈，其中多个线圈均跨越IC管芯的相应的部分和另一个电路器件的相应的部分两者。系统500可以包括系统100、300、400之一的特征，例如，其中系统500的制造和/或操作包括方法200的一个或多个操作。
为了避免使各实施例的某些特征模糊不清，系统500被示为具有一些类似于系统300的那些特征的特征。以例示而非限制的方式，系统500可以包括IC管芯的导电线圈部分516和导体518、电路器件的导电线圈部分526、以及耦合在IC管芯和电路器件之间的微凸块530。导电线圈部分516、导电线圈部分526、导体518和微凸块530可以(例如)提供与导电线圈部分316、导电线圈部分326、导体318和微凸块330的功能分别对应的功能。
为了提供系统500的改进的电感和/或磁导率特征，一些实施例还包括设置在IC管芯和电路器件之一中、上或周围的铁磁材料。以例示而非限制的方式，可以设置在系统500的金属化层中的铁环540可以包括钡铁氧体(BaFe)化合物、锶铁氧体化合物、稀土材料(例如，钕铁硼(NdFeB)或钐钴化合物(例如，Sm2Co17))。铁磁材料可以形成环、柱或被配置为聚集用电感器形成的磁场的通量或以其他方式对其进行整形的各种其他结构中的任何结构。
图6示出了根据一个实施例的计算装置600。计算装置600容纳板602，例如，其中均耦合到板602的IC管芯和电路器件一起形成电感器。板602可以包括若干部件，所述部件包括但不限于处理器604和至少一个通信芯片606。处理器604物理和电耦合到板602。在一些实施方式中，至少一个通信芯片606也物理和电耦合到板602。在其他实施方式中，通信芯片606是处理器604的一部分。
根据其应用，计算装置600可以包括可以或可以不物理和电耦合到板602的其他部件。这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储装置(例如，硬盘驱动器、压缩磁盘(CD)、数字多用盘(DVD)等)。
通信芯片606能够实现将数据传输至计算装置600和从计算装置600传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制电磁辐射通过非固体介质来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示相关装置不包含任何布线，尽管在一些实施例中它们可能不包含任何布线。通信芯片606可以实施若干无线标准或协议中的任何无线标准或协议，其包括但不限于，Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物，以及任何被指定为3G、4G、5G和更高版本的其他无线协议。计算装置600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于较短范围的无线通信，例如，Wi-Fi和蓝牙，并且第二通信芯片606可以专用于较长范围的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
计算装置600的处理器604包括封装在处理器604内的集成电路管芯。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。通信芯片606也包括封装在通信芯片606内的集成电路管芯。
在各种实施方式中，计算装置600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、手机、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频录像机。在其他实施方式中，计算装置600可以是任何其他处理数据的电子装置。
一些实施例可以被提供作为计算机程序产品或软件，其可以包括在其上存储有指令的机器可读介质，该机器可读介质可以用于对计算机系统(或其他电子装置)进行编程以执行根据实施例的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或发射信息的任何机构。例如，机器可读(例如计算机可读)介质包括机器(例如计算机)可读存储介质(例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存装置等)、机器(例如，计算机)可读传输介质(电、光、声学或其他形式的传播信号(例如，红外信号、数字信号等))等。
图7以计算机系统700的示例性形式示出了机器的图解示意图，在计算机系统700内，可以执行用于使机器执行本文描述的任何一种或多种方法的一组指令。在替代实施例中，机器可以在局域网(LAN)、内联网、外联网或英特网中连接(例如，网络连接)到其他机器。机器可以作为服务器或客户端机器在客户端-服务器网络环境中操作，或作为对等机器在对等(或分布式)网络环境中操作。所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够执行规定由该机器采取的动作的一组指令(连续的或其他方式的)的任何机器。另外，虽然仅示出了单一机器，但是还将采用术语“机器”以包括机器(例如，计算机)的任何集合，其单独地或共同地执行一组(或多组)指令以执行本文描述的任何一种或多种方法。
示例性计算机系统700包括通过总线730相互通信的处理器702、主存储器704(例如，只读存储器(“ROM”)、闪存存储器、动态随机存取存储器(DRAM)(例如，同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(SRAM)等)、以及辅助存储器718(例如，数据存储装置)。
处理器702表示一个或多个通用处理装置，例如微处理器、中央处理单元等。更具体地，处理器702可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其他指令集的处理器、或实施指令集的组合的处理器。处理器702也可以为一个或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理器702被配置为执行处理逻辑726以执行本文描述的操作。
计算机系统700还可以包括网络接口装置708。计算机系统700还可以包括视频显示单元710(例如，液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入装置712(例如，键盘)、光标控制装置714(例如，鼠标)、以及信号发生装置716(例如，扬声器)。
辅助存储器718可以包括机器可存取存储介质(或更具体地，计算机可读存储介质)732，机器可存取存储介质732上存储有体现任何一种或多种本文描述的方法或功能的一个或多个指令集(例如，软件722)。软件722在由计算机系统700执行期间也可以完全地或至少部分地存在于主存储器704内和/或处理器702内，主存储器704和处理器702也构成机器可读存储介质。软件722还可以经由网络接口装置708通过网络720发送或接收。
虽然在示例性实施例中机器可存取存储介质732被示为单一介质，但是应当采用术语“机器可读存储介质”以包括存储一个或多个指令集的单一介质或多种介质(例如，集中式或分布式数据库，和/或相关的高速缓存和服务器)。还将采用术语“机器可读存储介质”以包括能够存储或编码指令集的任何介质，该指令集是由机器执行的并且使得该机器执行一个或多个实施例中的任何实施例。相应地，将采用术语“机器可读存储介质”以包括但不限于固态存储器和光以及磁性介质。
在一种实施方式中，一种系统包括第一集成电路(IC)管芯，该第一集成电路(IC)管芯包括第一集成电路和耦合在第一集成电路与硬件接口之间的一个或多个第一金属化层。该系统还包括耦合到第一IC管芯的第二电路器件，该第二电路器件包括经由硬件接口耦合到一个或多个第一金属化层的一个或多个第二金属化层，其中该系统包括耦合到第一集成电路的电感器，其中电感器的一个或多个线圈结构均包括一个或多个第一金属化层的相应的第一导体部分和第二电路器件的一个或多个第二金属化层的相应的第二导体部分，相应的第二导体部分耦合到第一导体部分。
在一个实施例中，第二电路器件是包括半导体衬底和器件层的第二IC管芯。在另一个实施例中，第二电路器件是封装衬底。在另一个实施例中，第二电路器件是内插器。在另一个实施例中，电感器包括均跨越一个或多个第一金属化层的相应的部分和一个或多个第二金属化层的相应的部分的多个线圈结构。在另一个实施例中，第一IC管芯或第二电路器件还包括被配置为对用感应器产生的磁场进行整形的铁磁结构。在另一个实施例中，铁磁结构包括铁磁环。在另一个实施例中，第一集成电路包括电桥电路。在另一个实施例中，第一集成电路包括稳压器电路。
在另一种实施方式中，一种方法包括：提供第一集成电路(IC)管芯，该第一集成电路(IC)管芯包括第一集成电路和一个或多个第一金属化层；以及经由IC管芯的一侧中或上的第一接触部将第一IC管芯耦合到第二电路器件，其中该耦合形成耦合到第一集成电路的电感器，其中电感器的一个或多个线圈结构均包括一个或多个第一金属化层的相应的第一导体部分和第二电路器件的一个或多个第二金属化层的相应的第二导体部分，相应的第二导体部分耦合到第一导体部分。
在一个实施例中，该方法还包括在第一IC管芯或第二电路器件上方设置模制化合物。在另一个实施例中，该方法还包括从第一集成电路向电感器发送第一信号，以及在第一集成电路处发送来自电感器的第二信号，该第二信号基于第一信号。在另一个实施例中，第二电路器件是包括半导体衬底和器件层的第二IC管芯。在另一个实施例中，第二电路器件是封装衬底。在另一个实施例中，第二电路器件是内插器。在另一个实施例中，电感器包括均跨越一个或多个第一金属化层的相应的部分和一个或多个第二金属化层的相应的部分的多个线圈结构。在另一个实施例中，第一IC管芯或第二电路器件还包括被配置为对用感应器产生的磁场进行整形的铁磁结构。在另一个实施例中，铁磁结构包括铁磁环。在另一个实施例中，第一集成电路包括电桥电路。在另一个实施例中，第一集成电路包括稳压器电路。
在另一种实施方式中，一种集成电路(IC)管芯包括第一集成电路和一个或多个第一金属化层，其中IC管芯被配置为经由该IC管芯的一侧中或上的第一接触部耦合到第二电路器件，以与第二电路器件一起形成耦合到第一集成电路的电感器，其中电感器的一个或多个线圈结构均包括一个或多个第一金属化层的相应的第一导体部分和第二电路器件的一个或多个第二金属化层的相应的第二导体部分，相应的第二导体部分耦合到第一导体部分。
在一个实施例中，其中电感器包括均跨越一个或多个第一金属化层的相应的部分和一个或多个第二金属化层的相应的部分的多个线圈结构。在另一个实施例中，IC管芯还包括被配置为对用感应器产生的磁场进行整形的铁磁结构。在另一个实施例中，铁磁结构包括铁磁环。在另一个实施例中，第一集成电路包括电桥电路。在另一个实施例中，第一集成电路包括稳压器电路。
本文描述了用于提供电感器的结构的技术和架构。在以上描述中，出于解释的目的，阐述了很多具体细节以便提供对某些实施例的透彻理解。然而，对于本领域的技术人员显而易见的是，可以在没有这些具体细节的情况下实践某些实施例。在其他实例中，结构和装置被以框图的形式示出，以便避免使本说明书模糊不清。
在本说明书中提到“一个实施例”或“实施例”意味着在本发明的至少一个实施例中包括结合实施例描述的特定特征、结构或特性。在本说明书中的各个位置出现的短语“在一个实施例中”不一定都是指同一个实施例。
按照对计算机存储器内的数据位的操作的算法和符号表示法来呈现了本文具体实施方式的某些部分。这些算法描述和表示法是计算领域的技术人员所使用的最有效地将其工作的实质内容传达给其他领域技术人员的手段。算法在这里一般是指导致所期望的结果的操作的自洽序列。步骤是那些需要对物理量进行物理操纵的步骤。通常，尽管不是必须的，但这些量采用能够被存储、传送、组合、比较以及以其他方式操纵的电信号或磁信号的形式。已经被证明，主要出于通用的原因而将这些信号指代为位、值、元素、符号、字符、项、数字或类似物有时是方便的。
然而，应当牢记的是，所有这些以及类似的术语都与适当的物理量相关联，并且所有这些以及类似的术语只是应用于这些量的方便的标签。除非另外特别说明，否则从本文讨论中显而易见的是，可以理解，在整个说明书中，利用诸如“处理”或“运算”或“计算”或“确定”或“显示”等术语的讨论是指计算机系统或类似的电子计算装置的动作和过程，其对计算机系统的寄存器和存储器内的表示为物理(电子)量的数据进行操作，并将所述数据转换成在计算机系统的存储器或寄存器或其他这样的信息存储、传输或显示装置内的类似地表示为物理量的其他数据。
某些实施例还涉及用于执行本文的操作的设备。该设备可以专门被构造用于所需的目的，或者其可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在计算机可读存储介质中，所述计算机可读存储介质例如但不限于任何类型的盘(包括软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、诸如动态RAM(DRAM)的随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适合用于存储电子指令的任何类型的介质，并且所述计算机可读存储介质耦合到计算机系统总线。
本文中所呈现的算法和显示并不固有地与任何特定计算机或其他设备有关。根据本文的教导内容，各种通用系统可以与程序一起使用，或者可以证明其便于构造更专用的设备以执行所需方法步骤。根据本文的描述，用于各种这些系统所需的结构将出现。此外，某些实施例未参照任何特定的编程语言进行描述。应当理解，多种编程语言可以用于实施如本文所述的这样的实施例的教导内容。
除了本文所述之外，可以对公开的实施例及其实施方式做出各种修改而不脱离其范围。因此，本文的图示和实施例应当理解为示例性的而非限制性的。本发明的范围应当仅参考随后的权利要求而度量。

Claims (22)

1.一种系统，包括：
第一集成电路(IC)管芯，包括：
第一集成电路；以及
一个或多个第一金属化层，其耦合在所述第一集成电路和硬件接口之间；以及
第二电路器件，其耦合到所述第一IC管芯，所述第二电路器件包括经由所述硬件接口耦合到所述一个或多个第一金属化层的一个或多个第二金属化层；
其中，所述系统包括耦合到所述第一集成电路的电感器，其中，所述电感器的一个或多个线圈结构均包括：
所述一个或多个第一金属化层的相应的第一导体部分；以及
所述第二电路器件的所述一个或多个第二金属化层的相应的第二导体部分，所述相应的第二导体部分耦合到所述第一导体部分。
2.根据权利要求1所述的系统，其中，所述第二电路器件是包括半导体衬底和器件层的第二IC管芯。
3.根据权利要求1所述的系统，其中，所述第二电路器件是封装衬底。
4.根据权利要求1所述的系统，其中，所述第二电路器件是内插器。
5.根据权利要求1所述的系统，其中，所述电感器包括多个线圈结构，所述多个线圈结构均跨越所述一个或多个第一金属化层的相应的部分和所述一个或多个第二金属化层的相应的部分。
6.根据权利要求1所述的系统，其中，所述第一IC管芯或所述第二电路器件还包括被配置为对用所述电感器产生的磁场进行整形的铁磁结构。
7.根据权利要求6所述的IC管芯，其中，所述铁磁结构包括铁磁环。
8.根据权利要求1所述的系统，其中，所述第一集成电路包括电桥电路。
9.根据权利要求1所述的系统，其中，所述第一集成电路包括稳压器电路。
10.一种方法，包括：
提供包括第一集成电路和一个或多个第一金属化层的第一集成电路(IC)管芯；
经由所述IC管芯的一侧中或上的第一接触部将所述第一IC管芯耦合到第二电路器件，其中，所述耦合形成耦合到所述第一集成电路的电感器，其中，所述电感器的一个或多个线圈结构均包括：
所述一个或多个第一金属化层的相应的第一导体部分；以及
所述第二电路器件的一个或多个第二金属化层的相应的第二导体部分，所述相应的第二导体部分耦合到所述第一导体部分。
11.根据权利要求10所述的方法，还包括在所述第一IC管芯或所述第二电路器件上方设置模制化合物。
12.根据权利要求10所述的方法，还包括：
从所述第一集成电路向所述电感器发送输入信号；以及
在所述第一集成电路处接收来自所述电感器的输出信号，所述输出信号基于所述输入信号。
13.根据权利要求10所述的方法，其中，所述第二电路器件是包括半导体衬底和器件层的第二IC管芯。
14.根据权利要求10所述的方法，其中，所述电感器包括多个线圈结构，所述多个线圈结构均跨越所述一个或多个第一金属化层的相应的部分和所述一个或多个第二金属化层的相应的部分。
15.根据权利要求10所述的方法，其中，所述第一IC管芯或所述第二电路器件还包括被配置为对用所述电感器产生的磁场进行整形的铁磁结构。
16.根据权利要求15所述的方法，其中，所述铁磁结构包括铁磁环。
17.一种集成电路(IC)管芯，包括：
第一集成电路；以及
一个或多个第一金属化层，其中，所述IC管芯被配置为经由所述IC管芯的一侧中或上的第一接触部耦合到第二电路器件，以与所述第二电路器件一起形成耦合到所述第一集成电路的电感器，其中，所述电感器的一个或多个线圈结构均包括：
所述一个或多个第一金属化层的相应的第一导体部分；以及
所述第二电路器件的一个或多个第二金属化层的相应的第二导体部分，所述相应的第二导体部分耦合到所述第一导体部分。
18.根据权利要求17所述的IC管芯，其中，所述电感器包括多个线圈结构，所述多个线圈结构均跨越所述一个或多个第一金属化层的相应的部分和所述一个或多个第二金属化层的相应的部分。
19.根据权利要求17所述的IC管芯，还包括被配置为对用所述电感器产生的磁场进行整形的铁磁结构。
20.根据权利要求19所述的IC管芯，其中，所述铁磁结构包括铁磁环。
21.根据权利要求17所述的IC管芯，其中，所述第一集成电路包括电桥电路。
22.根据权利要求17所述的IC管芯，其中，所述第一集成电路包括稳压器电路。
CN201780094444.8A 2017-09-29 2017-09-29 用于提供电感器结构的器件、系统和方法 Pending CN111095551A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/054619 WO2019066969A1 (en) 2017-09-29 2017-09-29 DEVICE, SYSTEM AND METHOD FOR PROVIDING INDUCTOR STRUCTURES

Publications (1)

Publication Number Publication Date
CN111095551A true CN111095551A (zh) 2020-05-01

Family

ID=65903363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094444.8A Pending CN111095551A (zh) 2017-09-29 2017-09-29 用于提供电感器结构的器件、系统和方法

Country Status (4)

Country Link
US (2) US11387198B2 (zh)
EP (1) EP3688803A4 (zh)
CN (1) CN111095551A (zh)
WO (1) WO2019066969A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3732713A4 (en) * 2017-12-28 2021-08-04 INTEL Corporation DEVICE, METHOD AND SYSTEM FOR PROVIDING A STACKED ARRANGEMENT OF INTEGRATED CIRCUIT CHIPS
US11320847B2 (en) 2020-02-28 2022-05-03 Qualcomm Incorporated Voltage regulation integrated circuit (IC) with circuit components in an integrated three-dimensional (3D) inductor core and related methods of fabrication
US20230123423A1 (en) * 2021-10-19 2023-04-20 Adeia Semiconductor Bonding Technologies Inc Stacked inductors in multi-die stacking

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US7531893B2 (en) * 2006-07-19 2009-05-12 Texas Instruments Incorporated Power semiconductor devices having integrated inductor
US20090085704A1 (en) 2007-10-01 2009-04-02 Infineon Technologies Austria Ag Chip inductor
US7936246B2 (en) * 2007-10-09 2011-05-03 National Semiconductor Corporation On-chip inductor for high current applications
US9059026B2 (en) * 2010-06-01 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US20130307117A1 (en) 2012-05-18 2013-11-21 Texas Instruments Incorporated Structure and Method for Inductors Integrated into Semiconductor Device Packages
TWI479640B (zh) 2012-12-25 2015-04-01 Ind Tech Res Inst 晶片堆疊結構
WO2015153009A1 (en) * 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
FR3045940B1 (fr) * 2015-12-16 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'inductance et son procede de fabrication
US10217726B1 (en) * 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
US11309243B2 (en) * 2019-08-28 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package having different metal densities in different regions and manufacturing method thereof

Also Published As

Publication number Publication date
US20220302051A1 (en) 2022-09-22
WO2019066969A1 (en) 2019-04-04
US11830829B2 (en) 2023-11-28
EP3688803A4 (en) 2021-05-12
US11387198B2 (en) 2022-07-12
US20200258852A1 (en) 2020-08-13
EP3688803A1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
US11830829B2 (en) Device, system and method for providing inductor structures
US10056182B2 (en) Surface-mount inductor structures for forming one or more inductors with substrate traces
US10867934B2 (en) Component magnetic shielding for microelectronic devices
US10396047B2 (en) Semiconductor package with package components disposed on a package substrate within a footprint of a die
US20170148750A1 (en) On-die inductor with improved q-factor
US20180301269A1 (en) Inductor with integrated heat dissipation structures
US20190385780A1 (en) Techniques for an inductor at a first level interface
US10332671B2 (en) Solenoid inductor
US11527489B2 (en) Apparatus and system with package stiffening magnetic inductor core and methods of making the same
US11749663B2 (en) Device, method and system for providing a stacked arrangement of integrated circuit dies
US11153968B2 (en) Device, system and method to promote the integrity of signal communications
US9491881B2 (en) Microelectronic socket comprising a substrate and an insulative insert mated with openings in the substrate
CN108701669B (zh) 冗余通孔互连结构
US10607885B2 (en) Shell structure for insulation of a through-substrate interconnect
US10076021B1 (en) Method, device and system for facilitating heat dissipation from a circuit assembly
US11282633B2 (en) Device with out-plane inductors
US10236111B2 (en) Low-profile transformer and method of making same
TW202314985A (zh) 用於高速應用封裝的感測線
US20200258759A1 (en) Structures for conducting heat with a packaged device and method of providing same
US20180301401A1 (en) Multi-level lead frame structures and method of providing same
CVInc Hi Density QFN Packages and Modules Incorporating Windings for Inductors, Chokes and Antennae

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination