CN111090601A - 基于bmc芯片的多功能usb控制方法、系统、终端及存储介质 - Google Patents
基于bmc芯片的多功能usb控制方法、系统、终端及存储介质 Download PDFInfo
- Publication number
- CN111090601A CN111090601A CN201911245935.5A CN201911245935A CN111090601A CN 111090601 A CN111090601 A CN 111090601A CN 201911245935 A CN201911245935 A CN 201911245935A CN 111090601 A CN111090601 A CN 111090601A
- Authority
- CN
- China
- Prior art keywords
- data packet
- usb
- delay time
- time limit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000005540 biological transmission Effects 0.000 claims abstract description 91
- 238000004891 communication Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种基于BMC芯片的多功能USB控制方法、系统、终端及存储介质,包括:设置数据包种类对应的延迟时间限值;截留USB设备传输的数据包并将所述数据包缓存至指定区域;根据所述数据包种类查找所述数据包的对应延迟时间限值;根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。本发明采用usb组合设备原理,实现鼠标、键盘及存储设备三种usb设备功能组合,三种usb设备共用一个设备控制器,省去usb hub及多个phy和控制器的开销。
Description
技术领域
本发明涉及服务器技术领域,具体涉及一种基于BMC芯片的多功能USB控制方法、系统、终端及存储介质。
背景技术
USB是一种用于数据通信的高速串行总线,具有传输速度快、连接灵活、独立供电等优点,可以连接键盘、鼠标、大容量存储设备等多种设备,广泛应用于电脑、服务器等电子设备中。BMC芯片是服务器内的基板管理控制器,其通过usb总线挂接在南桥芯片下,需要完成多种usb设备功能,主要包括鼠标、键盘及大容量存储设备等usb功能。而BMC芯片与南桥芯片间只通过一组usb总线进行通信,那么在一个usbhost端口下如何挂接多个usb设备成为待解决的问题。
目前现有技术方案中通常采用usb hub(usb集线器)及多个usb设备控制器,分别连接不同的usb设备(如鼠标、键盘及u盘)。此方案需要BMC芯片内部采用多个usb phy及设备控制器,显然会导致芯片面积及功耗增加,影响芯片整体的性能。
发明内容
针对现有技术的上述不足,本发明提供一种基于BMC芯片的多功能USB控制方法、系统、终端及存储介质,以解决上述技术问题。
第一方面,本发明提供一种基于BMC芯片的多功能USB控制方法,包括:
设置数据包种类对应的延迟时间限值;
截留USB设备传输的数据包并将所述数据包缓存至指定区域;
根据所述数据包种类查找所述数据包的对应延迟时间限值;
根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。
进一步的,所述设置数据包种类对应的延迟时间限值,包括:
设置控制传输数据包的第一延迟时间限值,所述控制传输数据包对usb设备进行系统初始化和配置;
设置中断传输数据包的第二延迟时间限值,所述中断传输数据包是鼠标设备及键盘设备进行传输通信的数据包;
设置批量传输数据包的第三延迟时间限值,所述批量传输数据包是usb存储设备进行传输通信的数据包。
进一步的,所述方法还包括:
为所述USB设备划分专用缓存区,所述专用缓存区与所述USB设备一一对应;
将所述USB设备的数据包缓存至所述USB设备的专用缓存区;
获取所述专用缓存区中的数据包存储时间,优先对存储时间最长的数据包分配带宽并发送处理。
进一步的,所述方法还包括:
读取所述数据包大小;
根据所述数据包大小和对应延迟时间限值计算所需最小带宽;
设置数据包种类对应的优先等级,并为优先等级高的数据包优先分配带宽。
第二方面,本发明提供一种基于BMC芯片的多功能USB控制系统,包括:
延迟设置单元,配置用于设置数据包种类对应的延迟时间限值;
数据缓存单元,配置用于截留USB设备传输的数据包并将所述数据包缓存至指定区域;
延迟查找单元,配置用于根据所述数据包种类查找所述数据包的对应延迟时间限值;
带宽分配单元,配置用于根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。
进一步的,所述延迟设置单元包括:
第一设置模块,配置用于设置控制传输数据包的第一延迟时间限值,所述控制传输数据包对usb设备进行系统初始化和配置;
第二设置模块,配置用于设置中断传输数据包的第二延迟时间限值,所述中断传输数据包是鼠标设备及键盘设备进行传输通信的数据包;
第三设置模块,配置用于设置批量传输数据包的第三延迟时间限值,所述批量传输数据包是usb存储设备进行传输通信的数据包。
进一步的,所述系统还包括:
缓存划分单元,配置用于为所述USB设备划分专用缓存区,所述专用缓存区与所述USB设备一一对应;
数据缓存单元,配置用于将所述USB设备的数据包缓存至所述USB设备的专用缓存区;
数据处理单元,配置用于获取所述专用缓存区中的数据包存储时间,优先对存储时间最长的数据包分配带宽并发送处理。
进一步的,所述系统还包括:
大小读取单元,配置用于读取所述数据包大小;
带宽计算单元,配置用于根据所述数据包大小和对应延迟时间限值计算所需最小带宽;
分配管理单元,配置用于设置数据包种类对应的优先等级,并为优先等级高的数据包优先分配带宽。
第三方面,提供一种终端,包括:
处理器、存储器,其中,
该存储器用于存储计算机程序,
该处理器用于从存储器中调用并运行该计算机程序,使得终端执行上述的终端的方法。
第四方面,提供了一种计算机存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
本发明的有益效果在于,
本发明提供的基于BMC芯片的多功能USB控制方法、系统、终端及存储介质,采用usb组合设备原理,实现鼠标、键盘及存储设备三种usb设备功能组合,三种usb设备共用一个设备控制器,省去usb hub及多个phy和控制器的开销。同时通过计算在规定最大延迟下各设备数据传输所需带宽,在鼠标及键盘数据传输的优先级高于存储设备的前提下,动态分配各设备的传输带宽,这样保障了各usb设备能同时正常工作,同时也提高了数据传输效率。
此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的方法的信号处理转换示意图。
图3是本发明一个实施例的系统的示意性框图。
图4是本发明一个实施例的设备的示意性结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
图1是本发明一个实施例的方法的示意性流程图。其中,图1执行主体可以为一种基于BMC芯片的多功能USB控制系统。
如图1所示,该方法100包括:
步骤110,设置数据包种类对应的延迟时间限值;
步骤120,截留USB设备传输的数据包并将所述数据包缓存至指定区域;
步骤130,根据所述数据包种类查找所述数据包的对应延迟时间限值;
步骤140,根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。
为了便于对本发明的理解,下面以本发明基于BMC芯片的多功能USB控制方法的原理,结合实施例中对多功能USB设备进行控制的过程,对本发明提供的基于BMC芯片的多功能USB控制方法做进一步的描述。
实施例1
具体的,对所述基于BMC芯片的多功能USB控制方法包括:
S1、设置控制传输数据包和中断传输数据包对应的延迟时间限值(最大延迟时间),数据包种类有三种,包括:控制传输数据包是进行系统初始化及配置的数据包,用于完成对usb设备进行系统初始化、配置及相关设置,控制传输享有最高优先等级。中断传输数据包是鼠标及键盘设备进行传输通信的,保证最大延迟,通过数据包的交替数值验证数据传输的正确性,中断传输的优先等级高于批量传输。批量传输数据包是usb存储设备进行传输通信的,不保证延迟,同样通过数据包的交替数值验证数据传输的正确性。批量传输在这三种传输类型中属于最低的优先等级。
S2、缓存通过以太网传输过来usb设备的指令及数据包,usb设备具体包含鼠标、键盘及存储设备。通过以太网将此三种设备的操作指令及数据传输到BMC芯片中,经usb设备控制器处理后传达至usb host,实现相关usb设备功能。对于鼠标、键盘及存储设备这三类usb设备,分别建立对应的三个缓存区,缓存区采用乒乓设计,遵循先入先出原则,同时设置缓存区的缓存标记位,用将缓存区内的数据包均标记所属缓存区的标记位。
S3、USB协议对USB总线上传输的包格式有对应的规范,包括包头、CRC效验位及数据信息等,拆包组包模块主要是按照这个规范进行的,拆包就是拆解从USB总线接收到的包,去掉包头等信息,核对CRC效验,若CRC效验发现不符合,则说明数据包传输有误,会直接丢弃该包,并产生错误响应通知重发或者终止本次传输;若CRC校验通过,则直接将数据信息发送至以太网。组包过程与拆包过程相反,即接收到以太网的数据信息后按照USB协议进行组包,并将数据包向USB总线转发。
S4、从步骤S2中的乒乓设计的缓存区中选取存储时间最长的数据包作为待发送数据包,每个缓存区都选出待发送数据包,当上一个数据包发送出去后立即对待发送数据包进行处理。从数据包包头读取待发送数据包的大小,结合数据包的预设延迟时间限值(最大延迟时间),计算出待发送数据包所需最小带宽,所述最小带宽的的计算方法为:最小带宽等于数据包大小除于预设延迟时间限值。若待发送数据包为批量传输数据包可以不计算所需最小带宽。同时根据所有待分配带宽的数据包的优先等级,为优先等级高的待发送数据包先分配带宽。例如,系统中有待发送的控制传输数据包、中断传输数据包和批量传输数据包,此时已经计算出三种数据包所需的最小带宽,优先向控制传输数据包分配其所需最小带宽,若系统带宽较多,则再向中断传输数据包分配其所需最小带宽,最后将剩下的带宽分配给批量传输数据包。若系统带宽不充足,则优先向控制传输数据包分配带宽,剩余的分配给中断传输数据包,令待发送批量传输数据包等待。为每个待发送数据包分配好带宽后,将待发送数据包发送至目标地址。
参考图2,通过Phy对USB总线端口信号进行转换,主要是进行数字信号与模拟信号的相互转换,保障数据在usb总线上的高速传输。
实施例2
本实施例提供一种基于BMC芯片的多功能USB控制方法,本实施例与实施例1的区别在于本实施例不设置三种数据包种类的优先等级,而是设置三种数据包种类对应的最大延迟时间,其中控制传输数据包的最大延迟时间最短,批量传输数据包的最大延迟时间最长,中断传输数据包的最大延迟时间在两者之间。三种最大延迟时间的设置保证控制传输数据包占据传输所需的带宽。后续计算出三种数据包的所需最小带宽后,若带宽充足则分别向三种数据包分配各自所需的最小带宽,若带宽不充足,则根据三种数据包所需数据包的配比分配带宽。
如图3示,该系统300包括:
延迟设置单元310,配置用于设置数据包种类对应的延迟时间限值;
数据缓存单元320,配置用于截留USB设备传输的数据包并将所述数据包缓存至指定区域;
延迟查找单元330,配置用于根据所述数据包种类查找所述数据包的对应延迟时间限值;
带宽分配单元340,配置用于根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。
可选地,作为本发明一个实施例,所述延迟设置单元包括:
第一设置模块,配置用于设置控制传输数据包的第一延迟时间限值,所述控制传输数据包对usb设备进行系统初始化和配置;
第二设置模块,配置用于设置中断传输数据包的第二延迟时间限值,所述中断传输数据包是鼠标设备及键盘设备进行传输通信的数据包;
第三设置模块,配置用于设置批量传输数据包的第三延迟时间限值,所述批量传输数据包是usb存储设备进行传输通信的数据包。
可选地,作为本发明一个实施例,所述系统还包括:
缓存划分单元,配置用于为所述USB设备划分专用缓存区,所述专用缓存区与所述USB设备一一对应;
数据缓存单元,配置用于将所述USB设备的数据包缓存至所述USB设备的专用缓存区;
数据处理单元,配置用于获取所述专用缓存区中的数据包存储时间,优先对存储时间最长的数据包分配带宽并发送处理。
可选地,作为本发明一个实施例,所述系统还包括:
大小读取单元,配置用于读取所述数据包大小;
带宽计算单元,配置用于根据所述数据包大小和对应延迟时间限值计算所需最小带宽;
分配管理单元,配置用于设置数据包种类对应的优先等级,并为优先等级高的数据包优先分配带宽。
图4为本发明实施例提供的一种终端系统400的结构示意图,该终端系统400可以用于执行本发明实施例提供的基于BMC芯片的多功能USB控制方法。
其中,该终端系统400可以包括:处理器410、存储器420及通信单元430。这些组件通过一条或多条总线进行通信,本领域技术人员可以理解,图中示出的服务器的结构并不构成对本发明的限定,它既可以是总线形结构,也可以是星型结构,还可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
其中,该存储器420可以用于存储处理器410的执行指令,存储器420可以由任何类型的易失性或非易失性存储终端或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。当存储器420中的执行指令由处理器410执行时,使得终端400能够执行以下上述方法实施例中的部分或全部步骤。
处理器410为存储终端的控制中心,利用各种接口和线路连接整个电子终端的各个部分,通过运行或执行存储在存储器420内的软件程序和/或模块,以及调用存储在存储器内的数据,以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit,简称IC)组成,例如可以由单颗封装的IC所组成,也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说,处理器410可以仅包括中央处理器(Central Processing Unit,简称CPU)。在本发明实施方式中,CPU可以是单运算核心,也可以包括多运算核心。
通信单元430,用于建立通信信道,从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质,其中,该计算机存储介质可存储有程序,该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文:read-only memory,简称:ROM)或随机存储记忆体(英文:random access memory,简称:RAM)等。
因此,本发明采用usb组合设备原理,实现鼠标、键盘及存储设备三种usb设备功能组合,三种usb设备共用一个设备控制器,省去usb hub及多个phy和控制器的开销。同时通过计算在规定最大延迟下各设备数据传输所需带宽,在鼠标及键盘数据传输的优先级高于存储设备的前提下,动态分配各设备的传输带宽,这样保障了各usb设备能同时正常工作,同时也提高了数据传输效率,本实施例所能达到的技术效果可以参见上文中的描述,此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质,包括若干指令用以使得一台计算机终端(可以是个人计算机,服务器,或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其,对于终端实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中,应该理解到,所揭露的系统和方法,可以通过其它的方式实现。例如,以上所描述的系统实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,系统或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述,但本发明并不限于此。在不脱离本发明的精神和实质的前提下,本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换,而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种基于BMC芯片的多功能USB控制方法,其特征在于,包括:
设置数据包种类对应的延迟时间限值;
截留USB设备传输的数据包并将所述数据包缓存至指定区域;
根据所述数据包种类查找所述数据包的对应延迟时间限值;
根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。
2.根据权利要求1所述的方法,其特征在于,所述设置数据包种类对应的延迟时间限值,包括:
设置控制传输数据包的第一延迟时间限值,所述控制传输数据包对usb设备进行系统初始化和配置;
设置中断传输数据包的第二延迟时间限值,所述中断传输数据包是鼠标设备及键盘设备进行传输通信的数据包;
设置批量传输数据包的第三延迟时间限值,所述批量传输数据包是usb存储设备进行传输通信的数据包。
3.根据权利要求1所述的方法,其特征在于,所述方法还包括:
为所述USB设备划分专用缓存区,所述专用缓存区与所述USB设备一一对应;
将所述USB设备的数据包缓存至所述USB设备的专用缓存区;
获取所述专用缓存区中的数据包存储时间,优先对存储时间最长的数据包分配带宽并发送处理。
4.根据权利要求1所述的方法,其特征在于,所述方法还包括:
读取所述数据包大小;
根据所述数据包大小和对应延迟时间限值计算所需最小带宽;
设置数据包种类对应的优先等级,并为优先等级高的数据包优先分配带宽。
5.一种基于BMC芯片的多功能USB控制系统,其特征在于,包括:
延迟设置单元,配置用于设置数据包种类对应的延迟时间限值;
数据缓存单元,配置用于截留USB设备传输的数据包并将所述数据包缓存至指定区域;
延迟查找单元,配置用于根据所述数据包种类查找所述数据包的对应延迟时间限值;
带宽分配单元,配置用于根据所述对应延迟时间限值为所述数据包分配传输带宽,并利用所述传输带宽将所述数据包发送至目标地址。
6.根据权利要求5所述的系统,其特征在于,所述延迟设置单元包括:
第一设置模块,配置用于设置控制传输数据包的第一延迟时间限值,所述控制传输数据包对usb设备进行系统初始化和配置;
第二设置模块,配置用于设置中断传输数据包的第二延迟时间限值,所述中断传输数据包是鼠标设备及键盘设备进行传输通信的数据包;
第三设置模块,配置用于设置批量传输数据包的第三延迟时间限值,所述批量传输数据包是usb存储设备进行传输通信的数据包。
7.根据权利要求5所述的系统,其特征在于,所述系统还包括:
缓存划分单元,配置用于为所述USB设备划分专用缓存区,所述专用缓存区与所述USB设备一一对应;
数据缓存单元,配置用于将所述USB设备的数据包缓存至所述USB设备的专用缓存区;
数据处理单元,配置用于获取所述专用缓存区中的数据包存储时间,优先对存储时间最长的数据包分配带宽并发送处理。
8.根据权利要求5所述的系统,其特征在于,所述系统还包括:
大小读取单元,配置用于读取所述数据包大小;
带宽计算单元,配置用于根据所述数据包大小和对应延迟时间限值计算所需最小带宽;
分配管理单元,配置用于设置数据包种类对应的优先等级,并为优先等级高的数据包优先分配带宽。
9.一种终端,其特征在于,包括:
处理器;
用于存储处理器的执行指令的存储器;
其中,所述处理器被配置为执行权利要求1-4任一项所述的方法。
10.一种存储有计算机程序的计算机可读存储介质,其特征在于,该程序被处理器执行时实现如权利要求1-4中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911245935.5A CN111090601A (zh) | 2019-12-07 | 2019-12-07 | 基于bmc芯片的多功能usb控制方法、系统、终端及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911245935.5A CN111090601A (zh) | 2019-12-07 | 2019-12-07 | 基于bmc芯片的多功能usb控制方法、系统、终端及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111090601A true CN111090601A (zh) | 2020-05-01 |
Family
ID=70395491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911245935.5A Pending CN111090601A (zh) | 2019-12-07 | 2019-12-07 | 基于bmc芯片的多功能usb控制方法、系统、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111090601A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1102171A2 (en) * | 1999-11-22 | 2001-05-23 | Texas Instruments Incorporated | Universal serial bus network peripheral device |
CN1703687A (zh) * | 2002-10-10 | 2005-11-30 | 皇家飞利浦电子股份有限公司 | 用于通用串行总线及类似应用的直接存储器存取控制器 |
CN102306133A (zh) * | 2011-07-04 | 2012-01-04 | 珠海全志科技股份有限公司 | Usb主机控制器及其数据传送方法 |
CN102457437A (zh) * | 2010-10-21 | 2012-05-16 | 巴比禄股份有限公司 | 连接装置以及数据包发送方法 |
CN105393234A (zh) * | 2013-07-16 | 2016-03-09 | 马维尔国际贸易有限公司 | 用于管理usb数据传送的系统和方法 |
US20160285645A1 (en) * | 2013-10-31 | 2016-09-29 | Samsung Electronics Co., Ltd. | Scheme for supporting wireless transmission taking into account qos of usb application data |
CN106095714A (zh) * | 2016-06-08 | 2016-11-09 | 芯启源电子科技有限公司 | Usb数据传输的存储装置及电子设备 |
CN107257962A (zh) * | 2015-02-25 | 2017-10-17 | 高通股份有限公司 | 用于通用串行总线的协议适配层数据流控制 |
CN108366111A (zh) * | 2018-02-06 | 2018-08-03 | 西安电子科技大学 | 一种用于交换设备的数据包低时延缓存装置与方法 |
CN109154927A (zh) * | 2016-06-27 | 2019-01-04 | 英特尔公司 | 低延时多协议重定时器 |
-
2019
- 2019-12-07 CN CN201911245935.5A patent/CN111090601A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1102171A2 (en) * | 1999-11-22 | 2001-05-23 | Texas Instruments Incorporated | Universal serial bus network peripheral device |
CN1703687A (zh) * | 2002-10-10 | 2005-11-30 | 皇家飞利浦电子股份有限公司 | 用于通用串行总线及类似应用的直接存储器存取控制器 |
CN102457437A (zh) * | 2010-10-21 | 2012-05-16 | 巴比禄股份有限公司 | 连接装置以及数据包发送方法 |
CN102306133A (zh) * | 2011-07-04 | 2012-01-04 | 珠海全志科技股份有限公司 | Usb主机控制器及其数据传送方法 |
CN105393234A (zh) * | 2013-07-16 | 2016-03-09 | 马维尔国际贸易有限公司 | 用于管理usb数据传送的系统和方法 |
US20160285645A1 (en) * | 2013-10-31 | 2016-09-29 | Samsung Electronics Co., Ltd. | Scheme for supporting wireless transmission taking into account qos of usb application data |
CN107257962A (zh) * | 2015-02-25 | 2017-10-17 | 高通股份有限公司 | 用于通用串行总线的协议适配层数据流控制 |
CN106095714A (zh) * | 2016-06-08 | 2016-11-09 | 芯启源电子科技有限公司 | Usb数据传输的存储装置及电子设备 |
CN109154927A (zh) * | 2016-06-27 | 2019-01-04 | 英特尔公司 | 低延时多协议重定时器 |
CN108366111A (zh) * | 2018-02-06 | 2018-08-03 | 西安电子科技大学 | 一种用于交换设备的数据包低时延缓存装置与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9645956B2 (en) | Delivering interrupts through non-transparent bridges in a PCI-express network | |
EP3042298B1 (en) | Universal pci express port | |
EP1896965B1 (en) | Dma descriptor queue read and cache write pointer arrangement | |
CN110083461B (zh) | 一种基于fpga的多任务处理系统及方法 | |
US10860511B1 (en) | Integrated network-attachable controller that interconnects a solid-state drive with a remote server computer | |
US11507426B2 (en) | Resource pool management method and apparatus, resource pool control unit, and communications device | |
US8838865B2 (en) | Hot plug ad hoc computer resource allocation | |
CN105740178B (zh) | 芯片网络系统以及其形成方法 | |
CN108768667B (zh) | 一种用于多核处理器片内核间网络通信的方法 | |
CN113645047B (zh) | 一种基于智能网卡的带外管理系统和服务器 | |
US20220300442A1 (en) | Peripheral component interconnect express device and method of operating the same | |
TW201717039A (zh) | 用於通用序列匯流排2.0頻寬保留之方法及系統 | |
US8032675B2 (en) | Dynamic memory buffer allocation method and system | |
WO2021120933A1 (zh) | 调整资源的方法和装置 | |
US9288163B2 (en) | Low-latency packet receive method for networking devices | |
CN111090601A (zh) | 基于bmc芯片的多功能usb控制方法、系统、终端及存储介质 | |
US9535851B2 (en) | Transactional memory that performs a programmable address translation if a DAT bit in a transactional memory write command is set | |
US10228968B2 (en) | Network interface device that alerts a monitoring processor if configuration of a virtual NID is changed | |
CN117971135A (zh) | 存储设备的访问方法、装置、存储介质和电子设备 | |
CN113905084A (zh) | 数据交互方法、装置及计算机设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200501 |
|
RJ01 | Rejection of invention patent application after publication |