CN111090414A - 用来执行乘积和运算的半导体装置 - Google Patents

用来执行乘积和运算的半导体装置 Download PDF

Info

Publication number
CN111090414A
CN111090414A CN201910409187.3A CN201910409187A CN111090414A CN 111090414 A CN111090414 A CN 111090414A CN 201910409187 A CN201910409187 A CN 201910409187A CN 111090414 A CN111090414 A CN 111090414A
Authority
CN
China
Prior art keywords
semiconductor device
input
circuit
current
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910409187.3A
Other languages
English (en)
Other versions
CN111090414B (zh
Inventor
李明修
王超鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN111090414A publication Critical patent/CN111090414A/zh
Application granted granted Critical
Publication of CN111090414B publication Critical patent/CN111090414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种用来执行乘积和运算的半导体装置。半导体装置用来执行一乘积和运算。半导体装置包括一输入电路、一缩放电路、一计算存储器及一输出电路。输入电路用来接收多个输入信号。输入信号为电压或是电流的其中的一个。缩放电路连接于输入电路，以分别转换这些输入信号为多个补偿信号。补偿信号为电压或是电流的其中的一个。计算存储器连接于缩放电路。计算存储器包括多个计算存储单元，且这些补偿信号分别施加于这些计算存储单元。输出电路连接于计算存储器，以读取这些计算存储单元的一输出信号。输出信号为电压或是电流的其中的另一个。

Description

用来执行乘积和运算的半导体装置
技术领域
本发明是有关于一种半导体装置，且特别是有关于一种用来执行乘积和运算的半导体装置。
背景技术
随着半导体技术的发展，各式半导体装置不断推陈出新。一种新颖的半导体装置可以执行运算，例如是乘积和(sum-of-product)运算。乘积和运算对于人工智能技术(Artificial Intelligence)而言具备相当大的用途。
然而，半导体装置的电导值与电阻值并非稳定不变。许多的因素都可能会影响到电导值与电阻值。因此，最终的计算结果可能会有偏差而导致错误。
发明内容
本发明是有关于一种用来执行乘积和运算的半导体装置，其利用转换输入信号的方式，即使半导体装置受到各种因素的影响，仍可使最终计算结果能够被适当地补偿。
根据本发明的一实施例，提出一种半导体装置。半导体装置用来执行一乘积和(sum-of-product)运算。半导体装置包括一输入电路、一缩放电路、一计算存储器及一输出电路。输入电路用来接收多个输入信号。输入信号为电压或是电流的其中的一个。缩放电路连接于输入电路，以分别转换这些输入信号为多个补偿信号。补偿信号为电压或是电流的其中的一个。计算存储器连接于缩放电路。计算存储器包括多个计算存储单元，且这些补偿信号分别施加于这些计算存储单元。输出电路连接于计算存储器，以读取这些计算存储单元的一输出信号。输出信号为电压或是电流的其中的另一个。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下。
附图说明
图1绘示根据一实施例的计算存储单元(computing cell)。
图2绘示根据一实施例的计算存储单元串列(computing cell string)。
图3绘示根据一实施例的计算存储器。
图4绘示根据一实施例包含浮动栅极晶体管的计算存储单元。
图5绘示电流与输入电压的理想关系曲线及实际关系曲线。
图6绘示包含电阻式存储器(resistive memory，ReRAM)的计算存储单元。
图7绘示电流与输入电压的理想关系曲线及实际关系曲线。
图8绘示电流与输入电压的理想关系曲线及实际关系曲线。
图9绘示电流与输入电压的理想关系曲线及实际关系曲线。
图10绘示根据一实施例的半导体装置的示意图。
图11绘示根据一实施例的半导体装置的操作方法的流程图。
图12说明根据一实施例的步骤S120。
图13说明根据另一实施例的步骤S120。
图14说明根据另一实施例的步骤S120。
图15绘示根据另一实施例的计算存储器。
图16绘示根据另一实施例的半导体装置的示意图。
图17绘示根据另一实施例的半导体装置的操作方法的流程图。
图18说明根据一实施例的步骤S220。
图19说明根据另一实施例的步骤S220。
图20说明根据另一实施例的步骤S220。
【附图标记说明】
100、200：半导体装置
110、210：输入电路
120、220：缩放电路
130、230：计算存储器
140、240：输出电路
150、250：控制电路
160、260：检测电路
C111、C111a、C111b、C112、C112a、C11n、C11na、C211a、C212a、C21na：计算存储单元
CV1、CV2：理想关系曲线
CV1a、CV1b、CV1c、CV1d、CV2a、CV2b、CV2c：实际关系曲线
F11、F12、F21、F22：非线性函数
F13、F23：线性函数
G11、G12、G1n、G21、G22、G2n、G31、G32、G3n、G41、G42、G4n、R11、R12、R1n、R21、R22、R2n、R31、R32、R3n、R41、R42、R4n：权重
I1、I2、In：输入电流
I1’、I2’、In’：补偿电流
I11、I11a、I11b、I11c、I12、I1n、I21、I22、I2n、I31、I32、I3n、I41、I42、I4n：电流
It1、It2、It3、It4：输出电流
M13、M23：计算存储器
RT1、RT2：数据保持时间
S11、S12、S13、S14、S21、S22、S23、S24：计算存储单元串列
S110、S120、S130、S140、S210、S220、S230、S240：步骤
TP1、TP2：温度
V1、V2、Vn：输入电压
V1’、V2’、Vn’：补偿电压
V11、V11a、V11b、V11c、V12、V1n、V21、V22、V2n、V31、V32、V3n、V41、V42、V4n：电压
Vt1、Vt2、Vt3、Vt4：输出电压
具体实施方式
请参照图1，其绘示根据一实施例的计算存储单元(computing cell)C111。计算存储单元C111包括具有一权重G11的一交点电阻(cross-point resistor)。权重G11例如是一电导值(conductance)。输入电压V1施加于计算存储单元CII1后，计算存储单元C111的电流I11被读出。电流I11代表着输入电压V1与权重G11的乘积，即I11＝V1×G11。
请参照图2，其绘示根据一实施例的计算存储单元串列(computing cell string)S11。计算存储单元串列S11包括多个串接的计算存储单元C111、C112、…、C11n。计算存储单元C111包括具有权重G11的交点电阻。计算存储单元C112包括具有权重G12的交点电阻。计算存储单元C11n包括具有权重G1n的交点电阻。多个输入电压V1、V2、…、Vn施加于计算存储单元C111、C112、…、C11n后，计算存储单元C111、C112、…、C11n的多个电流I11、I12、…、I1n整合为输出电流It1，并且此输出电流It1被读取出来。输出电流It1代表输入电压V1、V2、…、Vn与权重G11、G12、…、G1n的乘积和(sum-of-product)，即It1＝I11+I12+…+I1n＝V1×G11+V2×G12+…+Vn×G1n。
请参照图3，其绘示根据一实施例的计算存储器M13。计算存储器M13包括多个计算存储单元串列S11、S12、S13、S14。多个输入电压V1、V2、…、Vn施加于计算存储单元串列S11、S12、S13、S14后，输出电流It1、It2、It3、It4被读出。输出电流It1代表输入电压V1、V2、…、Vn与权重G11、G12、…、G1n的乘积和，即It1＝I11+I12+…+I1n＝V1×G11+V2×G12+…+Vn×G1n。输出电流It2代表输入电压V1、V2、…、Vn与权重G21、G22、…、G2n的乘积和，即It2＝I21+I22+…+I2n＝V1×G21+V2×G22+…+Vn×G2n。输出电流It3代表输入电压V1、V2、…、Vn与权重G31、G32、…、G3n的乘积和，即It3＝I31+I32+…+I3n＝V1×G31+V2×G32+…+Vn×G3n。输出电流It4代表输入电压V1、V2、…、Vn与权重G41、G42、…、G4n的乘积和，即It4＝I41+I42+…+I4n＝V1×G41+V2×G42+…+Vn×G4n。
请参照图4及图5。图4绘示根据一实施例包含浮动栅极晶体管的计算存储单元C111a。图5绘示电流与输入电压的理想关系曲线CV1及实际关系曲线CV1a。理想关系曲线CV1的斜率为权重G11。也就是说，理想关系曲线CV1为方程式I11＝V1×G11。然而，在浮动栅极晶体管的例子中，临界电压作为权重G11，汲极偏压作为输入电压V1。在输入电压V1提高时，计算存储单元C111a的电流I11a可能会产生下降(rolling off)的现象。
请参照图6及图7。图6绘示包含电阻式存储器(resistive memory，ReRAM)的计算存储单元C111b。图7绘示电流与输入电压的理想关系曲线CV1及实际关系曲线CV1b。在电阻式存储器的例子中，电导值(conductance)作为权重G11，位元线偏压作为输入电压V1。当输入电压V1提高时，计算存储单元C111b的电流I11b可能会产生拉高(pitching up)的现象。
此外，研究人员发现其他的参数也可能会影响计算结果。请参照图8，其绘示电流与输入电压的理想关系曲线CV1及实际关系曲线CV1c。在实际关系曲线CV1c中，当温度改变时，斜率可能会跟着改变。举例来说，温度现象可能会发生在浮动栅极存储器、金属氧化物ReRAM存储器、电荷捕获存储器，分离栅极存储器、FeRAM存储器或MRAM存储器。
请参照图9，其绘示电流与输入电压的理想关系曲线CV1及实际关系曲线CV1d。在实际关系曲线CV1d中，当数据保持时间(retention time)增加时，斜率可能会跟着改变。举例来说，数据保持时间现象可能会发生在浮动栅极存储器、金属氧化物ReRAM存储器、电荷捕获存储器，分离栅极存储器、FeRAM存储器或MRAM存储器。
如上所述，由于下降现象、拉高现象、温度现象及数据保持时间现象，最终计算结果可能会产生变化。
请参照图10，其绘示根据一实施例的半导体装置100的示意图。半导体装置100包括一输入电路110、一缩放电路120、一计算存储器130、一输出电路140、一控制电路150及一检测电路160。半导体装置100用来执行乘积和运算。在半导体装置100中，缩放电路120可以补偿计算，使得在下降现象、拉高现象、温度现象及数据保持现象下，计算结果仍可保持准确。上述各项元件的运作是通过一流程图来详细说明。
请参照图10及图11，图11绘示根据一实施例的半导体装置100的操作方法的流程图。在步骤S110中，输入电路110接收输入电压V1、V2、…、Vn。
在步骤S120中，缩放电路120分别转换输入电压V1、V2、…、Vn为多个补偿电压V1’、V2’、…、Vn’。请参照图12，其说明根据一实施例的步骤S120。缩放电路120可根据一非线性函数F11转换输入电压V1、V2、…、Vn。在一实施例中，缩放电路120可根据不同的非线性函数转换输入电压V1、V2、…、Vn。非线性函数F11为一指数函数、一阈值函数(thresholdfunction)或其组合。举例来说，输入电压V1被平移为较大的补偿电压V1’。根据实际关系曲线CV1a，电流I11a被平移为电流I11。因此，即使发生了下降现象，仍可获得准确的电流。
在步骤S130中，补偿电压V1’、V2’、…、Vn’分别施加于计算存储单元C111a、C112a、…、C11na。
在步骤S140中，输出电路140读取计算存储单元C111a、C112a、…、C11na的输出电流It1。由于各个电流I11、I12、…、I1n是准确的，整合电流I11、I12、…、I1n的输出电流It1也会是准确的。因此，即使发生了下降现象，仍可获得正确的乘积和。
请参照图13，其说明根据另一实施例的步骤S120。在上升现象的例子中，缩放电路120可根据另一非线性函数F12转换输入电压V1、V2、…、Vn。非线性函数F12为一指数函数、一阈值函数或其组合。举例来说，输入电压V1被平移为较小的补偿电压V1’。根据实际关系曲线CV1b，电流I11b被平移为电流I11。因此，即使发生了上升现象，仍可获得准确的电流。
请参照图14，其说明根据另一实施例的步骤S120。在温度现象或数据时间保持现象的例子中，缩放电路120可根据一线性函数F13转换输入电压V1、V2、…、Vn。举例来说，输入电压V1被平移为较小的补偿电压V1’。根据实际关系曲线CV1c，电流I11c被平移为电流111。因此，即使发生了温度现象或数据保持时间现象，仍可获得准确的电流。在温度现象和数据保存时间现象中，步骤S120根据线性函数F13转换输入电压V1、V2、…、Vn的动作可以应用于浮动栅极存储器、金属氧化物ReRAM存储器、电荷捕获存储器，分离栅极存储器、FeRAM存储器或MRAM存储器等。
请参照图10，在一实施例中，补偿的程序可以通过控制电路150进行控制。检测电路160可以检测计算存储器130的温度TP1，并传递温度TP1至控制电路150。控制电路150修改缩放电路120的至少一参数，以使缩放电路120能够根据计算存储器130的温度TP1转换输入电压V1、V2、…、Vn。
在另一实施例中，检测电路160可以储存计算存储器130的数据保持时间RT1，并传递数据保持时间RT1至控制电路150。控制电路150可以修改缩放电路120的至少一参数，以使缩放电路120能够根据计算存储器130的数据保持时间RT1转换输入电压V1、V2、…、Vn。
在一实施例中，控制电路150可以根据某一条件来被致动或关闭缩放电路。举例来说，当温度TP1高于一预定值时，控制电路150致动缩放电路120；当温度TP1不高于预定值时，控制电路150关闭缩放电路120。
请参照图15，其绘示根据一实施例的计算存储器M23。计算存储器M23包括多个计算存储单元串列S21、S22、S23、S24。多个输入电流I1、I2、…、In施加于计算存储单元串列S21、S22、S23、S24后，输出电压Vt1、Vt2、Vt3、Vt4被读出。输出电压Vt1代表输入电流I1、I2、…、In与权重R11、R12、…、R1n的乘积和，即Vt1＝V11+V12+…+V1n＝I1×R11+I2×R12+…+In×R1n。各个权重R11、R12、…、R1n例如是一电阻值。输出电压Vt2代表输入电流I1、I2、…、In与权重R21、R22、…、R2n的乘积和，即Vt2＝V21+V22+…+V2n＝I1×R21+I2×R22+…+In×R2n。输出电压Vt3代表输入电流I1、I2、…、In与权重R31、R32、…、R3n的乘积和，即Vt3＝V31+V32+…+V3n＝I1×R31+I2×R32+…+In×R3n。输出电压Vt4代表输入电流I1、I2、…、In与权重R41、R42、…、R4n的乘积和，即Vt4＝V41+V42+…+V4n＝I1×R41+I2×R42+…+In×R4n。
请参照图16，其绘示根据另实施例的半导体装置200的示意图。半导体装置200包括一输入电路210、一缩放电路220、一计算存储器230、一输出电路240、一控制电路250及一检测电路260。半导体装置200用来执行乘积和运算。在半导体装置200中，缩放电路220可以补偿计算，使得在下降现象、拉高现象、温度现象及数据保持现象下，计算结果仍可保持准确。上述各项元件的运作是通过一流程图来详细说明。
请参照图16及图17，图17绘示根据另一实施例的半导体装置200的操作方法的流程图。在步骤S210中，输入电路210接收输入电流I1、I2、…、In。
在步骤S220中，缩放电路220分别转换输入电流I1、I2、…、In为多个补偿电流I1’、I2’、…、In’。请参照图18，其说明根据一实施例的步骤S220。缩放电路220可根据一非线性函数F21转换输入电流I1、I2、…、In。在一实施例中，缩放电路220可根据不同的非线性函数转换输入电流I1、I2、…、In。非线性函数F21为一指数函数、一阈值函数(thresholdfunction)或其组合。举例来说，输入电流I1被平移为较大的补偿电流I1’。根据实际关系曲线CV2a，电压V11a被平移为电压V11。因此，即使发生了下降现象，仍可获得准确的电压。
在步骤S230中，补偿电流I1’、I2’、…、In’分别施加于计算存储单元C211a、C212a、…、C21na。
在步骤S240中，输出电路240读取计算存储单元C211a、C212a、…、C21na的输出电压Vt1。由于各个电压V11、V12、…、V1n是准确的，整合电压V11、V12、…、V1n的输出电压Vt1也会是准确的。因此，即使发生了下降现象，仍可获得正确的乘积和。
请参照图19，其说明根据另一实施例的步骤S220。在上升现象的例子中，缩放电路220可根据另一非线性函数F22转换输入电流11、I2、…、In。非线性函数F22为一指数函数、一阈值函数或其组合。举例来说，输入电流I1被平移为较小的补偿电流I1’。根据实际关系曲线CV2b，电压V11b被平移为电压V11。因此，即使发生了上升现象，仍可获得准确的电流。
请参照图20，其说明根据另一实施例的步骤S220。在温度现象或数据时间保持现象的例子中，缩放电路220可根据一线性函数F23转换输入电流I1、I2、…、In。举例来说，输入电流I1被平移为较小的补偿电流I1’。根据实际关系曲线CV2c，电压V11c被平移为电压V11。因此，即使发生了温度现象或数据保持时间现象，仍可获得准确的电流。在温度现象和数据保存时间现象中，步骤S220根据线性函数F23转换输入电流I1、I2、…、In的动作可以应用于浮动栅极存储器、金属氧化物ReRAM存储器、电荷捕获存储器，分离栅极存储器、FeRAM存储器或MRAM存储器等。
请参照图16，在一实施例中，补偿的程序可以通过控制电路250进行控制。检测电路260可以检测计算存储器230的温度TP2，并传递温度TP2至控制电路250。控制电路250修改缩放电路220的至少一参数，以使缩放电路220能够根据计算存储器230的温度TP2转换输入电流I1、I2、…、In。
在另一实施例中，检测电路260可以储存计算存储器230的数据保持时间RT2，并传递数据保持时间RT2至控制电路250。控制电路250可以修改缩放电路220的至少一参数，以使缩放电路220能够根据计算存储器230的数据保持时间RT2转换输入电流I1、I2、…、In。
在一实施例中，控制电路250可以根据某一条件来被致动或关闭缩放电路。举例来说，当温度TP2高于一预定值时，控制电路250致动缩放电路220；当温度TP2不高于预定值时，控制电路250关闭缩放电路220。
根据上述实施例，即使发生了下降现象、上升现象、温度现象或数据保持时间现象，仍可获得准确的最终计算结果。
综上所述，虽然本发明已以实施例公开如上，然其并非用来限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求书所界定的为准。

Claims (10)

1.一种半导体装置，用来执行一乘积和运算，包括：
一输入电路，用来接收多个输入信号，这些输入信号为电压或是电流的其中的一个；
一缩放电路，连接于该输入电路，以分别转换这些输入信号为多个补偿信号，这些补偿信号为电压或是电流的其中的一个；
一计算存储器，连接于该缩放电路，其中该计算存储器包括多个计算存储单元，且这些补偿信号分别施加于这些计算存储单元；以及
一输出电路，连接于该计算存储器，以读取这些计算存储单元的一输出信号，该输出信号为电压或是电流的其中的另一个。
2.如权利要求1项所述的半导体装置，其中该缩放电路根据一非线性函数转换这些输入信号。
3.如权利要求2项所述的半导体装置，其中该非线性函数为一指数函数、一阈值函数或其组合。
4.如权利要求1项所述的半导体装置，其中该缩放电路根据一线性函数转换这些输入信号。
5.如权利要求1项所述的半导体装置，其中该缩放电路根据该计算存储器的一温度转换这些输入信号。
6.如权利要求1项所述的半导体装置，其中该缩放电路根据该计算存储器的一数据保持时间转换这些输入信号。
7.如权利要求1项所述的半导体装置，其中各该补偿信号的值低于各该输入信号的值。
8.如权利要求1项所述的半导体装置，其中各该补偿信号的值高于各该输入信号的值。
9.如权利要求1项所述的半导体装置，其中该缩放电路根据一条件被启动。
10.如权利要求1项所述的半导体装置，更包括：
一控制电路，用来修改该缩放电路的至少一参数。
CN201910409187.3A 2018-10-24 2019-05-16 用来执行乘积和运算的半导体装置 Active CN111090414B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862750238P 2018-10-24 2018-10-24
US62/750,238 2018-10-24
US16/407,343 2019-05-09
US16/407,343 US10970044B2 (en) 2018-10-24 2019-05-09 Semiconductor device for performing sum-of-product computation and operating method thereof

Publications (2)

Publication Number Publication Date
CN111090414A true CN111090414A (zh) 2020-05-01
CN111090414B CN111090414B (zh) 2022-05-27

Family

ID=70328328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910409187.3A Active CN111090414B (zh) 2018-10-24 2019-05-16 用来执行乘积和运算的半导体装置

Country Status (3)

Country Link
US (1) US10970044B2 (zh)
CN (1) CN111090414B (zh)
TW (1) TWI735873B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423280A (zh) * 2001-12-03 2003-06-11 惠普公司 用于存储阵列中温度变化的写电流补偿
US20060288175A1 (en) * 2005-06-16 2006-12-21 Lsi Logic Corporation Feedback programmable data strobe enable architecture for DDR memory applications
US20110258495A1 (en) * 2010-04-14 2011-10-20 Phison Electronics Corp. Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
CN103166465A (zh) * 2013-04-09 2013-06-19 成都岷创科技有限公司 线输入电压补偿方法及补偿电路
US20130188399A1 (en) * 2012-01-20 2013-07-25 Bel Fuse (Macao Commercial Offshore) Limited Dc-to-dc converter having secondary-side digital sensing and control
CN204168138U (zh) * 2014-08-19 2015-02-18 力智电子股份有限公司 直流对直流转换器及其电压调整电路
CN106020321A (zh) * 2016-07-31 2016-10-12 桂林理工大学 一种apd阵列芯片偏置电压全自动温度补偿方法
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
CN108665061A (zh) * 2017-03-28 2018-10-16 华为技术有限公司 数据处理装置和用于卷积计算的计算设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8050084B2 (en) 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
WO2010144097A1 (en) 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Hierarchical on-chip memory
KR101844963B1 (ko) 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
KR20150019480A (ko) 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
KR20170134444A (ko) * 2015-04-10 2017-12-06 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 온도 보상 회로
WO2017105517A1 (en) * 2015-12-18 2017-06-22 Hewlett Packard Enterprise Development Lp Memristor crossbar arrays to activate processors
TWI616889B (zh) * 2016-01-18 2018-03-01 旺宏電子股份有限公司 半導體裝置與其補償方法
KR102476770B1 (ko) * 2016-04-08 2022-12-13 에스케이하이닉스 주식회사 전자 장치
US10037804B1 (en) * 2017-01-27 2018-07-31 Hewlett Packard Enterprise Development Lp Adjusting target values of resistive memory devices
TWI625681B (zh) 2017-05-11 2018-06-01 國立交通大學 神經網路處理系統
US10460817B2 (en) * 2017-07-13 2019-10-29 Qualcomm Incorporated Multiple (multi-) level cell (MLC) non-volatile (NV) memory (NVM) matrix circuits for performing matrix computations with multi-bit input vectors
US10419346B1 (en) * 2018-04-30 2019-09-17 Hewlett Packard Enterprise Development L.P. Hash computation using memristor-implemented dot product engine

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423280A (zh) * 2001-12-03 2003-06-11 惠普公司 用于存储阵列中温度变化的写电流补偿
US20060288175A1 (en) * 2005-06-16 2006-12-21 Lsi Logic Corporation Feedback programmable data strobe enable architecture for DDR memory applications
US20110258495A1 (en) * 2010-04-14 2011-10-20 Phison Electronics Corp. Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
US20130188399A1 (en) * 2012-01-20 2013-07-25 Bel Fuse (Macao Commercial Offshore) Limited Dc-to-dc converter having secondary-side digital sensing and control
CN103166465A (zh) * 2013-04-09 2013-06-19 成都岷创科技有限公司 线输入电压补偿方法及补偿电路
CN204168138U (zh) * 2014-08-19 2015-02-18 力智电子股份有限公司 直流对直流转换器及其电压调整电路
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
CN106020321A (zh) * 2016-07-31 2016-10-12 桂林理工大学 一种apd阵列芯片偏置电压全自动温度补偿方法
CN108665061A (zh) * 2017-03-28 2018-10-16 华为技术有限公司 数据处理装置和用于卷积计算的计算设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GOKHAN SEN等: "Voltage and Current-Programmed Modes in Control of the Z-Source Converter", 《IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS 》 *
张祥等: "微网储能系统的模糊控制策略研究", 《智慧电力》 *

Also Published As

Publication number Publication date
TWI735873B (zh) 2021-08-11
TW202016730A (zh) 2020-05-01
CN111090414B (zh) 2022-05-27
US10970044B2 (en) 2021-04-06
US20200133635A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN112085186B (zh) 一种神经网络的量化参数确定方法及相关产品
US10332592B2 (en) Hardware accelerators for calculating node values of neural networks
CN111722830B (zh) 快闪存储器的非易失性计算方法
US11501829B2 (en) Resistive random-access memory for embedded computation
EP3742351A1 (en) Control circuit for multiply accumulate circuit of neural network system
US20190294416A1 (en) Crossbar array operations using alu modified signals
CN106971372B (zh) 一种实现图像卷积的编码型闪存系统和方法
US20180108403A1 (en) Temperature compensation circuits
CN112558917B (zh) 存算一体电路和基于存算一体电路的数据运算方法
CN115862708A (zh) 忆阻器阵列的操作方法、数据处理装置
CN111090414B (zh) 用来执行乘积和运算的半导体装置
US11132423B2 (en) Partition matrices into sub-matrices that include nonzero elements
CN111859261B (zh) 计算电路及其操作方法
US11200948B1 (en) System for a flexible conductance crossbar
KR970022771A (ko) 순간 인식 기능을 구비한 연산 회로 및 순간 인식 방법
CN116384246A (zh) 用于矩阵运算的存算一体装置及其操作方法
CN110889080A (zh) 乘积累加运算装置、乘积累加运算方法和系统
JP7255068B2 (ja) メモリデバイス及びその動作方法
CN117157636A (zh) 存算一体装置、系统及其操作方法
US10802994B1 (en) Caliberating a plurality of conductances of columns in memristor crossbar based computing
CN111130544A (zh) 基于交叉开关的计算环境中的缺陷减轻
CN113268133B (zh) 内存内运算器及其运算方法
US20240161792A1 (en) Compensation for conductance drift in analog memory
CN114121089B (zh) 基于忆阻器阵列的数据处理方法及装置
US20240143989A1 (en) Reservoir calculation device and adjustment method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant