CN111049521A - 信号处理与转换 - Google Patents

信号处理与转换 Download PDF

Info

Publication number
CN111049521A
CN111049521A CN201910966955.5A CN201910966955A CN111049521A CN 111049521 A CN111049521 A CN 111049521A CN 201910966955 A CN201910966955 A CN 201910966955A CN 111049521 A CN111049521 A CN 111049521A
Authority
CN
China
Prior art keywords
dac
signal
digital
output
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910966955.5A
Other languages
English (en)
Inventor
罗伯特·鲁滕
马西莫·恰奇
曼弗雷德·楚普克
吕西安·约翰内斯·布伦默斯
约翰内斯·胡伯图斯·安托尼奥斯·布雷克尔曼斯
穆罕默德·博拉特凯尔
沙衮·巴约里亚
苏海尔·巴赫拉米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN111049521A publication Critical patent/CN111049521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开的各方面涉及补偿模数转换器电路(ADC)中的误差。就如可以根据一个或多个实施例实施的，一种设备和/或方法涉及使用来自数模转换器电路(DAC)的输出将模拟信号转换成数字信号的ADC。补偿电路通过以下生成补偿输出：对于提供到所述DAC的相应信号部分，基于所述信号部分到模拟信号的转换与提供到所述DAC的所述信号部分的值之间的不相容性生成反馈信号。基于所述DAC的具有增益的信号输入生成补偿输出，所述增益基于所述反馈信号而施加。

Description

信号处理与转换
技术领域
各个实施例的各方面涉及对信号进行处理，所述处理涉及在如将数模转换器(DAC)输出信号与模拟ADC输入信号组合的模数转换器(ADC)中将模拟信号转换为数字信号。
背景技术
大量信号处理应用涉及将接收到的模拟信号转换成数字值以供处理。已经在许多不同的应用中广泛实施了这种方法以成功地对信号进行处理。对于这种应用，准确地转换并以其它方式处理信号可能是具有挑战性的，鉴于这种情况，可能付出很多努力来确保所产生的信号是准确的。
一种类型的ADC涉及∑-Δ转换，在所述转换中，对模拟输入信号进行采样并将其量化成数字信号。可以通过一元DAC对数字信号进行处理，其中将所产生的模拟信号与输入信号相加以减少量化中的误差。然而，虽然此方法一直很有用，但是DAC中的误差和/或其它方面对提供准确的模拟反馈信号提出了挑战。
这些和其它问题已经对各种应用的各种信号处理和转换实施方案的效率和准确性提出了挑战。
发明内容
根据本发明的第一方面，提供一种用于误差补偿的设备，所述设备包括：
模数转换器电路(ADC)，所述ADC被配置且被布置成将模拟信号转换成数字信号；
多个数模转换器电路(DAC)，每个DAC被配置且被布置成将所述数字信号的一部分转换成模拟信号；以及
补偿电路，所述补偿电路被配置且被布置成通过以下校正所述ADC的输出：
对于每个DAC，生成反馈信号，所述反馈信号指示所述DAC的通过所述ADC转换成数字信号的模拟输出与提供到所述DAC的数字输入之间的不相容性；
对于每个DAC，基于所述DAC的所述反馈信号向所述DAC的所述数字输入施加相应增益，由此提供经过修改的数字信号；以及
基于从所述ADC输出的数字信号与所述DAC提供的所述经过修改的数字信号的组合生成经过校正的输出。
在一个或多个实施例中，所述补偿电路被配置且被布置成通过以下生成所述反馈信号：
将所述DAC的所述数字输入与所述ADC的数字输出组合以产生所述经过校正的输出；以及
对于所述经过校正的输出的对应于所述DAC中的特定一个DAC的每个相应分量，
将所述相应分量与所述DAC中的所述特定一个DAC的经过修改的数字输入相乘，
通过以下生成所述DAC的平均乘积：将所述乘法的乘积与所述经过校正的输出的对应于所述DAC中的其它DAC的其它分量的乘法的乘积组合以提供组合乘积并将所述组合乘积除以所述DAC的总数，以及
从所述乘法的所述乘积中减去所述平均乘积并且基于差值生成所述DAC中的所述特定一个DAC的所述反馈信号。
在一个或多个实施例中，所述补偿电路被配置且被布置成通过以下生成所述反馈信号：
将所述DAC的所述数字输入与从所述ADC输出的所述数字信号组合以产生所述经过校正的输出，
对于所述经过校正的输出的对应于所述DAC中的特定一个DAC的每个相应分量，将所述相应分量与所述特定DAC的所述经过修改的数字信号相乘。
在一个或多个实施例中，对于每个DAC的每个数字输入，所述补偿电路包括可变增益放大器和反馈电路，所述可变增益放大器和反馈电路被配置成向用于生成所述反馈信号的所述数字输入施加可变增益。
在一个或多个实施例中，生成所述反馈信号包括减去对应于提供到所有所述DAC的所述数字输入的平均值。
在一个或多个实施例中，生成所述反馈信号包括将所述减法的结果与所述反馈信号组合。
在一个或多个实施例中，生成所述反馈信号包括为所述DAC设置可变增益以补偿所述数字信号的施加了所述可变增益的部分的模拟转换。
在一个或多个实施例中，施加所述相应增益包括对于所述DAC中的相应DAC，向所述DAC的所述输入中的不同输入施加不同增益，每个增益是根据所述DAC的所述输出相对于另一个DAC的输出的不匹配而定制的。
在一个或多个实施例中，所述补偿电路被配置且被布置成通过生成表示所述ADC的模拟信号输入的经过量化的位来校正所述ADC的所述输出。
在一个或多个实施例中，所述ADC被配置且被布置成通过生成具有经过量化的位的所述数字信号来将所述模拟信号转换成所述数字信号；
所述DAC被配置且被布置成，对于每个经过量化的位，将对应的经过量化的位转换成模拟值；并且
所述补偿电路被配置且被布置成：
基于所述经过量化的位的模拟转换与作为所述DAC的输入而提供的经过量化的位的组合之间的不相容性的指示生成所述反馈信号；
基于所述反馈信号向作为所述DAC的输入而提供的每个经过量化的位施加所述增益；并且
基于通过所施加的所述相应增益而修改的所述经过量化的位生成所述经过校正的输出。
在一个或多个实施例中，生成所述反馈信号包括，对于对应于每个DAC的相应值，减去对应于所有所述DAC的数字输出的平均值。
在一个或多个实施例中，生成所述反馈信号包括将所述减法的结果与所述反馈信号组合。
在一个或多个实施例中，施加所述相应增益包括，对于所述模拟DAC中的相应模拟DAC，向提供到所述相应DAC的经过量化的位中的不同的经过量化的位施加不同增益，每个增益是根据所述ADC的输出相对于所述DAC的对应输入的不匹配而定制的。
在一个或多个实施例中，所述设备进一步包括：被配置且被布置成生成并随机化作为所述多个DAC的输入而提供的经过量化的位的电路。
根据本发明的第二方面，提供一种用于在模数转换器电路(ADC)中进行误差补偿的方法，所述ADC具有数模转换器电路(DAC)，所述DAC生成用于将模拟输入信号转换成数字信号的模拟信号，所述方法包括：
对于数字信号的通过所述DAC转换的每个相应位，
生成反馈信号，所述反馈信号指示所述DAC的通过所述ADC转换成数字信号的模拟输出与所述DAC的数字信号输入之间的不匹配；以及
基于所述反馈信号向所述数字信号的通过所述DAC转换的所述位施加增益；以及
使用所述数字信号的施加了所述增益的所述相应位来补偿所述DAC中的误差。
在一个或多个实施例中，生成所述反馈信号包括从生成所述反馈信号的所述位的值中减去对应于提供到所述DAC的所有位的平均值。
在一个或多个实施例中，生成所述反馈信号包括将所述相应位与所述ADC输出的对应位相乘。
在一个或多个实施例中，生成所述反馈信号包括将所述增益设置为可变增益，所述可变增益补偿施加了所述可变增益的数字位的转换。
在一个或多个实施例中，施加所述增益包括向所述相应位中的不同位施加不同增益，每个增益是根据所述DAC的所述输出相对于所述DAC的所述输入的不匹配而定制的。
根据本发明的第三方面，提供一种用于估计和校正模数转换器电路(ADC)中的误差的设备，所述设备包括：
多个可变增益电路，所述多个可变增益电路分别被配置且被布置成基于信号的每个相应部分的反馈信号向所述信号的提供到数模转换器电路(DAC)的一部分施加增益；
反馈电路，所述反馈电路被配置且被布置成生成每个DAC的所述反馈信号，每个反馈信号基于被提供所述反馈信号的所述DAC的输出和提供到所述DAC的输入信号；以及
输出电路，所述输出电路被配置且被布置成使用所述可变增益电路的相应输出校正所述ADC的所述输出。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
当结合附图考虑以下详细描述时，可以更全面地理解各个示例实施例，在附图中：
图1示出了根据本公开的具有反馈的ADC设备；
图2是根据本公开的具有反馈的另一个ADC设备；
图3是根据本公开的数据流程图；
图4示出了根据本公开的用于补偿ADC中的误差的另一个设备；
图5示出了根据本公开的DAC元件估计和校正电路；
图6示出了根据本公开的用于校正ADC误差的另一个设备；
图7示出了根据本公开的DAC元件估计和校正电路；
图8示出了根据本公开的用于校正ADC误差的另一个设备；并且
图9示出了根据本公开的另一个DAC元件估计和校正电路。
虽然本文所讨论的各个实施例可以采用修改和替代性形式，但是已经在附图中通过举例示出了各个实施例的各方面并且将对所述方面进行详细描述。然而，应理解，意图并不是将本公开限制于所描述的特定实施例。相反，意图在于涵盖落入本公开的范围内的所有修改、等效物和替代方案，包括权利要求中限定的方面。另外，如贯穿本申请所使用的，术语“示例/例子(example)”仅是说明性的而非限制性的。
具体实施方式
据信，本公开的各方面适用于涉及信号处理的各种不同类型的设备、系统和方法，所述设备、系统和方法可以适用于多种不同类型的通信。在某些实施方案中，已经显示，当在无线电通信(如在汽车和其它车辆中使用的无线电通信)的背景下以及在可以采用∑-ΔADC的这些和其它应用中使用时，本公开的各方面是有益的。在一些实施例中，对从模拟形式转换成数字形式的信号进行处理以提供反馈和相关校正，从而促进对不匹配、误差或其它处理方面的表征和校正。虽然不一定如此限制，但是可以通过以下对使用示例性上下文的非限制性例子的讨论来了解各个方面。
各个实施例涉及改进如Δ-∑ADC等ADC中的信号处理。对模拟信号进行采样并将其量化成数字信号并且对其进行Δ调制(对输入信号的电压或电流进行编码)。使对应信号(例如，数字信号或用于生成数字信号的对应温度计代码)通过一个或多个1位DAC。在对来自DAC的所产生的模拟反馈信号进行处理时，将输入模拟信号减去(Δ)所产生的模拟反馈信号(∑运算可以在环路滤波器中进行，所述环路滤波器可以包括积分器(∑))。作为此过程的一部分，生成反馈并将其提供到对应于DAC的相应输出的信号，这解决了跨相应DAC的不匹配并且改进了从输入模拟信号中减去的所产生的信号。
如本文所使用的，DAC可以涉及其中的相应单元(例如，电路)，其中对单元之间的不匹配进行估计和补偿。例如，可以使用2位量化器，其中2位值被编码成3位代码，所述3位代码提供对DAC单元如何配置的指示。
在以下描述中，阐述了各种具体细节以描述本文所呈现的具体例子。然而，对于本领域的技术人员来说应当显而易见的是，可以在没有下文给出的所有具体细节的情况下实践一个或多个其它例子和/或这些例子的变体。在其它实例中，并未详细描述公知特征，以免模糊本文中对例子的描述。为了便于说明，可以在不同的图中使用相同的附图标记来指代相同元件或同一元件的另外实例。并且，尽管在某些情况下可以在单独的附图中描述各方面和特征，但是应理解的是，一个附图或实施例的特征可以与另一个附图或实施例的特征组合，即使所述组合未被明确示出或明确描述为组合也是如此。
各个实施例涉及包括将模拟信号转换成数字信号的电路系统和相关方法。这种实施例可以例如涉及∑-Δ(SD)模数转换器(ADC)。可以向具有传递“H”的模拟环路滤波器馈送通过减去主模拟输入信号获得的信号和由数模转换器(DAC)生成的反馈信号。可以以高采样率对环路滤波器的输出进行采样和量化。量化器分辨率通常可能较低，如2个二进制位，并且量化器可以产生多位(例如，3位)温度计编码的输出。通过随机控制信号(例如，伪随机信号)置乱温度计代码，从而产生经过加扰的温度计代码“D[2：0]”。在更具体的实施例中，经过求和的温度计编码的位的值等于量化器的输出处的元素的总和。Dx的数字表示是0和1，其中二进制0由-1表示，而二进制1由+1表示。组合输出Y可以通过下式计算：
Y＝D0+D1+D2 等式1
其中D0、D1和D2是DAC的相应位输出。经过置乱的数据通过DAC转换成模拟域，所述模拟域可以包括三个单位元件(电路)，所述单位元件各自具有单位元件值“u”。这种单位元件可以例如被实施为一起形成DAC的位输出的相应DAC电路。可以根据D[2：0]将每个单元激活为+u或-u。将所述三个单位元件的输出组合，然后从输入信号中减去所述输出。
每个DAC元件相比其期望值u可能具有某种不匹配。不匹配通过ε[2：0]表示。此∑数据环路的Y的输出频域表示等于：
Y＝X·H-(DO+D1+D2)·u·H+Qe-(D0·ε0+D1·ε1+D2·ε2)·H 等式2
Figure BDA0002229559170000081
末项是由静态DAC不匹配引起的误差，可以通过加上具有相反值的项来校正所述误差。传递函数
Figure BDA0002229559170000082
对于作为所关注的频带的频率而言可以是恒定的。在那种情况下，当存在提取误差ε[2：0]的方法时，知道D[2：0]就可以对误差项进行补偿。将组合输出信号Y与单独的D[2：0]相乘产生：
Figure BDA0002229559170000083
Figure BDA0002229559170000084
Figure BDA0002229559170000085
由于Dx为+1或-1，所以Dx 2＝1。假设概率P(D0＝1)、P(D1＝1)和P(D2＝1)相等(例如，通过置乱控制信号来保证)：
AVG(D0)＝AVG(D1)＝AVG(D2) 等式8
则对于Y·Dx等式中的第一项，下式成立：
Figure BDA0002229559170000086
这意味着可以从每个误差信号中减去同一平均值。
对于
Figure BDA0002229559170000087
平均值可以不同，因为Qe可能取决于所选择的DAC元件。
Figure BDA0002229559170000088
主要包含高频成分，因为其通过调制器的NTF进行滤波。通过对Y进行低通滤波使得高频噪声受到抑制，
Figure BDA0002229559170000089
这限制了
Figure BDA0002229559170000091
对误差信号的贡献。误差信号的末项含有通过数据信号D[2：0]调制并且通过STF滤波的DAC元件误差信息。存在据估计对DAC不匹配进行校正的三个误差(ε[2：0])。可以用两个变量使3元件DAC线性化。这使问题得到简化；通过实施以下限制消除一个变量：
ε0+ε1+ε2＝0 等式10
这可能造成可以校正的DAC增益误差。根据等式8，可以得到下式：
AVG(D0·D1)＝AVG(D2·D3)＝AVG(D0·D3)＝AVG(Dx·Dy){x≠y} 等式11
通过这种简化，等式5的末项，其可以被简化为
Figure BDA0002229559170000092
在对Y进行低通滤波使得可以忽略项(Qe·Dx)/(1+u·H)时，连同等式10和等式11，等式5、等式6和等式7可以针对低频率而近似为以下(因为Dx·Dy部分为平均值)：
Figure BDA0002229559170000093
Figure BDA0002229559170000094
Figure BDA0002229559170000095
等式13中的第二项是DAC元件误差ε0的度量，因为Dx 2＝1，并且Dx·Dy的平均值通常小于1。ε1和ε2的其它等式同样适用。所有三个等式的剩余第一项相同，因此如果减去所述三个误差信号的平均值，则此项得以消除。
如根据上述示例实施例之一和/或一个或多个其它示例实施例可以实施的，一种设备和/或方法涉及被配置且被布置成将模拟信号转换成数字信号的模数转换器(ADC)电路以及各自被配置且被布置成将数字信号的一部分转换成模拟信号的多个数模转换器(DAC)电路。补偿电路被配置且被布置成通过以下生成补偿输出：对于每个DAC电路的输出，基于数字信号的模拟转换与对应于通过所有DAC电路进行的模拟转换的组合输出的信号之间的不相容性的指示生成反馈信号。基于反馈信号向对应于每个DAC电路的输入的数字信号施加增益，并且基于由ADC电路输出的数字信号和经过修改的数字信号(具有对其施加的增益)生成补偿输出。在一些实施例中，向DAC电路的输入中的不同输入施加不同增益，每个增益是根据DAC电路的输出相对于其它DAC电路的输出的不匹配而定制的。在某些实施方案中，ADC电路生成经过量化的位，所述经过量化的位还用于提供经过校正的输出。
补偿电路可以使用各种组件以各种方式实施。在一些实施方案中，通过将DAC的数字输入与ADC的数字输出组合以产生经过校正的输出来生成DAC输入信号。对于经过校正的输出的对应于DAC的特定单元的每个相应分量，将相应分量与DAC中的特定一个DAC的经过修改的数字输入相乘。通过以下生成DAC的平均乘积：将乘法的乘积与经过校正的输出的对应于DAC中的其它DAC的其它分量的乘法的乘积组合以提供组合乘积，并且将组合乘积除以DAC的总数。然后，将从乘法的乘积中减去平均乘积，并且基于差值生成DAC中的特定一个DAC的反馈信号。在某些实施方案中，在进行积分之后从反馈信号中减去平均值。另外，补偿电路可以例如包括可变增益放大器和反馈电路，所述可变增益放大器和反馈电路被配置向用于生成每个相应数字输入的反馈信号的数字输入施加可变增益。
在某些实施例中，通过将DAC的数字输入与ADC的数字输出组合以产生经过校正的输出来生成反馈信号。对于经过校正的输出的对应于DAC中的特定一个DAC的每个相应分量，将相应分量与DAC中的特定一个DAC的经过修改的数字输入相乘。还可以通过减去对应于提供到所有DAC的数字输入的平均值来生成反馈信号。另外可以将减法的结果与反馈信号组合。还可以通过以下生成反馈信号：为DAC电路设置可变增益以补偿数字信号的施加了可变增益的一部分的模拟转换。
在一些实施例中，ADC电路将模拟信号转换成具有经过量化的位的数字01信号。DAC电路针对每个经过量化的位将对应的经过量化的位转换成模拟值。补偿电路基于经过量化的位的模拟转换与作为DAC电路的输入而提供的经过量化的位的组合之间的不相容性的指示生成反馈信号，并且基于反馈信号向作为DAC电路的输入而提供的每个经过量化的位施加增益。基于用施加了相应增益修改的经过量化的位生成经过校正的输出。在此上下文中，可以通过以下生成反馈信号：对于对应于每个DAC电路的相应值，减去对应于所有DAC的数字输出的平均值。还可以通过将减法的结果与反馈信号组合来生成反馈信号。另外，可以向经过量化的位中提供到相应DAC电路的不同的经过量化的位施加不同的增益值，每个增益值是根据ADC电路的输出相对于DAC电路的对应输入的不匹配而定制的。
结合一个或多个实施例，可以使用各种方法生成如本文所表征的DAC的输入信号。在一些实例中，生成所提供的经过量化的位并将其随机化为多个DAC电路的输入。在其它实施例中，根据和/或基于ADC的输出生成输入信号。
可以根据上文所表征的设备实施各种方法。另外，可以用附图中示出的以及下文所表征的设备实施这种方法。
现在转到附图，图1示出了可以根据一个或多个实施例实施的设备100。设备100包括多个DAC单元(1-N)，其中为了简单起见，示出了两个DAC 110和120。每个DAC接收数字输入，所述数字输入可以对应于通过ADC 130进行处理的模拟信号。相应DAC的输出在ADC 130处组合并且与模拟输入信号一起用于生成用于反馈的数字输出。具体地说，在框112处将DAC 110的数字输入与ADC的输出组合，在框122处将DAC 120的数字输入与ADC的输出组合，并且在框140处对框112和122处的组合的相应输出进行求平均并且在框114和124中的每一个处将所述输出用于生成反馈信号。将相应反馈信号提供到组合电路130，所述组合电路130向相应数字输入施加增益并且将具有施加了增益的输入与ADC的输出组合以提供经过校正的输出。
图2示出了根据一个或多个实施例的可以用于DAC误差估计和补偿的设备200。设备包括DAC块205，所述DAC块205生成相应输出位，所述输出位在210处用所施加的反馈增益进行处理以提供经过校正的输出。块220和230用于生成为每个DAC输出提供的相应反馈增益信号。参照DAC1的上部DAC输出，将输出传递到滤波器211并对其进行低通滤波(例如，以使
Figure BDA0002229559170000121
项衰减)。因为单独地对每个DAC元件进行滤波，所以可以在滤波之后进行DAC校正。可变增益电路212进行操作以向经过滤波的输出施加增益因子，所述增益因子可以校正DAC误差。增益值可以是1+估计的DAC误差。DAC的经过增益校正的输出在215处加在一起以构成经过校正的输出信号。
如框214处所示，使DAC输出信号延迟“(z-？)”以补偿低通滤波器中的延迟。乘法器(包括213)将经过补偿的输出(经过低通滤波的、经过校正的Y)与单独的DAC输出相乘。这产生来自如上所述的等式13、等式14和等式15的误差指示值(Y·Dx)。这些误差指示含有输入信号的一部分乘以STF(传递函数)并且通常对于所有三个指示来说可以是相同的。所述三个误差信号的平均值在222和223处生成(例如，相加并除以三)，并且之后如在221处所示，从每个误差指示中减去所述平均值。剩下的(通常)是等式13、等式14和等式15的末项，所述末项是误差值的指示。具有积分器电路系统(231，232，233)的三个单独的一阶控制环路通过调整误差校正致动器使这些误差值最小化，并且提供如在212处反馈到可变增益电路并且用于由加法器215提供经过校正的输出(例如，作为ADC输入)的输出。
图3是可以根据一个或多个实施例实施的用于将模拟信号转换成数字信号的方法以及相关误差补偿的流程图。在框300处，在多个DAC处将数字信号转换成模拟信号。在框310处，在ADC中使用来自所述多个DAC的模拟输出将输入模拟信号转换成数字信号。在框320处，基于提供到DAC的输入信号和在ADC的输出中指示的不匹配生成反馈信号，所述不匹配对应于DAC的输出中的模拟不匹配。在框330处，向对应于作为DAC的输出而提供的信号的信号施加增益。因此，这提供了经过修改的信号，所述经过修改的信号对应于被修改以解决将实际输入转换成模拟信号的DAC操作中的误差的DAC实际输入。在框340处，使用经过修改的信号对ADC的输出进行校正。可以例如提供此输出以在框320处使用，如图中通过箭头所示。
图4示出了用于补偿ADC中的误差的另一个设备400。设备400包括2位(4电平)DAC410，所述DAC 410通过如通过使用伪随机二进制序列(PRBS)提供到随机选择器电路420的3位温度计代码D[2：0]进行操作。静态DAC元件误差通过εp/n0[2：0]指示。D[2：0]温度计代码可以内部地生成或从外部来源以输入形式提供。可以用相关联的DAC输出电平生成表1中以下3位代码：
表1
D*[2] D*[1] D*[0] 预期DAC电平 DAC电平+误差
0 0 0 -3*e -3*e+ε<sub>n0</sub>+ε<sub>n1</sub>+ε<sub>n2</sub>
0 0 1 -1*e -1*e+ε<sub>p0</sub>+ε<sub>n1</sub>+ε<sub>n2</sub>
0 1 0 -1*e -1*e+ε<sub>n0</sub>+ε<sub>p1</sub>+ε<sub>n2</sub>
1 0 0 -1*e -1*e+ε<sub>n0</sub>+ε<sub>n1</sub>+ε<sub>p2</sub>
0 1 1 1*e 1*e+ε<sub>n0</sub>+ε<sub>p1</sub>+ε<sub>p2</sub>
1 1 0 1*e 1*e+ε<sub>p0</sub>+g<sub>p1</sub>+ε<sub>n2</sub>
1 0 1 1*e 1*e+ε<sub>p0</sub>+ε<sub>n1</sub>+g<sub>p2</sub>
1 1 1 3*e 3*e+g<sub>p0</sub>+ε<sub>p1</sub>+ε<sub>p2</sub>
电平-1*e和+1*e可以基于随机选择以三种方式形成，从而产生D*[2：0]。将DAC的输出与模拟输入信号组合并提供到模拟传递函数电路430，所述模拟传递函数电路430可以是部分线性的或非线性的并且包括ADC电路。模拟传递函数电路的数字输出与随机选择器电路420的D*[2：0]输出一起作为DAC元件估计和校正电路440的输入而提供，所述DAC元件估计和校正电路440可以如上所述那样进行操作以提供相对于在DAC 410中生成的相应值的校正。
图5示出了根据另一个示例实施例的DAC元件估计和校正电路500。将单独的位D*[2：0]与1+/-校正因子相乘，其中校正因子可以补偿εp/n0[2：0]误差。使用数字组合函数/电路520将经过校正的值与模数转换电路生成的输入501组合。在此上下文中，可以针对图4中的电路440实施电路500，其中输入D*[2：0]由随机选择电路420提供并且输入501由模拟传递函数电路430提供。组合函数的输出Ycor是经过校正的输出并且可以用于进一步处理。
在一些实施方案中，滤波器电路530使用被调谐为使得DAC误差使通带频率范围中的性能退化的通带范围对输出Ycor进行滤波。将此滤波器的输出与单独的D*[2：0]位(可以通过延迟电路540延迟所述位以适应任选的滤波器和一个或多个HA中的延迟)相关(使用乘法器531、532、533)。可以交换滤波器电路530和延迟电路540。
相关器531、532、533的输出提供对一个单一DAC元件如何影响组合输出信号的度量。可能存在强相关，因为经过校正的输出Ycor(部分地)由D*[2：0]构造。对于每个相关器输出而言，这种相关可能(通常)是共同的，因为DAC元件选择是伪随机的。这种共同的相关可以通过从每个相关器输出中减去平均输出值来消除，其中在550和552处生成平均输出值，并且在561、562和563处分别针对相关531、532和533执行减法。相关器531、532和533的输出(减去了共同的相关)馈送到具有较小积分器增益的积分器。积分器输出用于操作与D*[2：0]相乘的校正因子。因为当积分器已经稳定时，校正值应当使得所有相关器输出通常是“平衡的”，所以在相关器输出之间通常不存在差异。
图6示出了根据另一个示例实施例的用于校正ADC误差的另一个设备600。设备600类似于图4的设备400，具有DAC 610、随机选择器电路620、模拟传递函数电路630和DAC元件估计和校正电路640。模拟传递函数电路630包括：求和节点，在所述求和节点处，从输入信号中减去DAC信号；随后是模拟环路滤波器，对所述模拟环路滤波器的输出进行量化。通常，量化器的分辨率相对较低。可以通过过采样的量化器时钟和环路滤波器的滤波器传递来增加某些频带的分辨率。反馈中的任何误差将导致数字输出上的1对1(1-on-1)误差。在这种∑-Δ情况下，可以将D*[2：0]用作实际数字输出信号(未补偿的)。
图7示出了根据另一个示例实施例的DAC元件估计和校正电路700。可以例如针对∑-Δ情况如通过图6中的电路640以与图5中所示出和描述的方式类似的方式(具有类似编号的组件)实施电路700。使用数字组合函数/电路720将经过校正的值与模数转换电路生成的输入701组合。电路700另外包括任选的滤波器电路730和延迟电路740，其中滤波器电路对输出Ycor进行滤波，使用乘法器731、732和733将所述输出Ycor与单独的D*[2：0]相关。在750/752处生成来自每个相关器输出的平均输出值，并且在761、762和763处分别从相关器731、732和733的输出中减去所述平均输出值并将结果提供到积分器770。积分器输出用于操作与D*[2：0]相乘的校正因子。
在涉及∑-Δ应用的一些实施例中，数字组合函数/电路720的两个输入均是D*[2：0]，其利用经过补偿的输出并且忽略输入701。在这种实例中，由于量化噪声而对经过补偿的信号进行滤波。带通滤波器或低通滤波器滤除量化噪声。在某些实施方案中，对强信号进行滤波，从而减轻可能由于强信号而发生的误差估计系统的收敛准确性的降低。此方法可以提高估计准确性并且紧接着提高收敛速度。
图8示出了根据另一个示例实施例的用于校正ADC误差的另一个设备800。设备800也类似于图4的设备400，具有DAC 810、随机选择器电路820、模拟传递函数电路(具有ADC)830和DAC元件估计和校正电路840。分两个步骤将模拟输入信号量化成数字域：首先通过框821处的粗糙数字化(例如，量化为4个电平)，然后通过模拟传递函数电路830处的精细数字化。通过DAC 810和减法器831从输入信号中减去所产生的数字代码，并且用精细ADC 832对其进行进一步量化。通过在DAC元件估计和校正电路840内将粗糙ADC代码和精细ADC代码相加来构造输出代码。在一些实施方案中，由于输入信号较小(尽管在所产生的输出代码中可见)，所以精细ADC的线性度是松弛的。
图9示出了根据另一个示例实施例的另一个DAC元件估计和校正电路900。电路900可以例如以类似于图5中所示出和描述的方式并且以类似编号的组件实施为图8中的电路840。数字组合函数/电路920将输入901与经过校正的输入D[2：0]组合，乘法器931、932和933使输出Ycor与输入相关。通过求平均电路系统950/952对经过相关的输出进行求平均，其中通过减法电路系统961、962和963从经过相关的输出中减去平均值，如图所示，所述减法电路系统961、962和963的输出提供到积分器970以提供用于补偿每个相应输入分量的相应反馈信号。当与图8一起实施时，在将粗糙代码与精细代码相加之前，可以使用可变增益对粗糙代码进行校正。
用于例示朝向的术语，如上部/下部、左/右、顶部/底部和上方/下方可以在本文中用于指代如附图所示的相对元件位置。应当理解的是，使用所述术语仅仅是为了表示方便，并且在实际使用中，所公开的结构的朝向可以不同于附图所示的朝向。因此，不应以限制的方式解释所述术语。
技术人员将认识到，如说明书(包括权利要求)中使用的各种术语蕴含本领域中的普通含义，除非另有说明。作为例子，本说明书描述和/或说明了可用于通过各种电路或电路系统实施所要求保护的公开内容的各方面，所述电路或电路系统可以被说明为如以下等术语或使用所述术语进行说明：块、模块、装置、系统、单元、控制器、转换器、积分器和/或其它电路型描绘(例如，图1的附图标记112、114、122、124、130和140描绘了本文所述的块/模块)。这种电路或电路系统与其它元件一起使用以例示可以如何以结构、步骤、功能、操作、活动等的形式进行某些实施例。例如，在上文讨论的实施例中的某些实施例中，一个或多个模块是被配置且被布置成实施如可以用图1-9所示的方法进行的这些操作/活动的离散逻辑电路或可编程逻辑电路。在某些实施例中，这种可编程电路是一个或多个计算机电路，包括用于存储和访问将作为一组(或多组)指令被执行(和/或将用作用于限定将如何执行可编程电路的配置数据)的程序的存储器电路系统，并且如本文中关于误差估计(如在图3中示出或关于图3而描述的误差估计)而描述的算法或过程由可编程电路用来执行相关步骤、功能、操作、活动等。根据应用，指令(和/或配置数据)可以被配置成在逻辑电路系统中实施，其中指令(无论是以目标代码、固件还是软件的形式表征)存储在存储器(电路)中并且可从所述存储器(电路)中访问。作为另一个例子，在本说明书可能参考“第一[结构类型]”、“第二[结构类型]”等的情况下，在[结构类型]可以用如[“电路”、“电路系统”等]等术语代替的情况下，形容词“第一”和“第二”不用于蕴含对结构的任何描述或提供任何实质性含义；而是，这种形容词仅用于英语先行词以区分一个这种类似命名的结构和另一个类似命名的结构(例如，“被配置成将……组合的第一电路”被解释为“被配置成将……组合的电路”)。
基于以上讨论和说明，本领域的技术人员应容易认识到，可以对各个实施例进行各种修改和改变，而无需严格遵循本文所说明和描述的示例性实施例和应用。例如，附图中例示的方法可以涉及以各种顺序执行的步骤(其中本文中的实施例的一个或多个方面被保留)或者可以涉及更少或更多的步骤。例如，通过图3表征的方法可以用图1和图2、图4和图5、图6和图7以及图8和图9中所示的设备中的一个或两个来实施。作为另一个例子，可以采用不同的反馈生成方式以适应特定应用和/或利用可用组件，同时实现所描述的功能操作。这种修改不脱离本公开的各个方面的真实精神和范围，包括权利要求中阐述的方面。

Claims (10)

1.一种用于误差补偿的设备，其特征在于，所述设备包括：
模数转换器电路(ADC)，所述ADC被配置且被布置成将模拟信号转换成数字信号；
多个数模转换器电路(DAC)，每个DAC被配置且被布置成将所述数字信号的一部分转换成模拟信号；以及
补偿电路，所述补偿电路被配置且被布置成通过以下校正所述ADC的输出：
对于每个DAC，生成反馈信号，所述反馈信号指示所述DAC的通过所述ADC转换成数字信号的模拟输出与提供到所述DAC的数字输入之间的不相容性；
对于每个DAC，基于所述DAC的所述反馈信号向所述DAC的所述数字输入施加相应增益，由此提供经过修改的数字信号；以及
基于从所述ADC输出的数字信号与所述DAC提供的所述经过修改的数字信号的组合生成经过校正的输出。
2.根据权利要求1所述的设备，其特征在于，所述补偿电路被配置且被布置成通过以下生成所述反馈信号：
将所述DAC的所述数字输入与所述ADC的数字输出组合以产生所述经过校正的输出；以及
对于所述经过校正的输出的对应于所述DAC中的特定一个DAC的每个相应分量，
将所述相应分量与所述DAC中的所述特定一个DAC的经过修改的数字输入相乘，
通过以下生成所述DAC的平均乘积：将所述乘法的乘积与所述经过校正的输出的对应于所述DAC中的其它DAC的其它分量的乘法的乘积组合以提供组合乘积并将所述组合乘积除以所述DAC的总数，以及
从所述乘法的所述乘积中减去所述平均乘积并且基于差值生成所述DAC中的所述特定一个DAC的所述反馈信号。
3.根据权利要求1所述的设备，其特征在于，所述补偿电路被配置且被布置成通过以下生成所述反馈信号：
将所述DAC的所述数字输入与从所述ADC输出的所述数字信号组合以产生所述经过校正的输出，
对于所述经过校正的输出的对应于所述DAC中的特定一个DAC的每个相应分量，将所述相应分量与所述特定DAC的所述经过修改的数字信号相乘。
4.根据权利要求1所述的设备，其特征在于，对于每个DAC的每个数字输入，所述补偿电路包括可变增益放大器和反馈电路，所述可变增益放大器和反馈电路被配置成向用于生成所述反馈信号的所述数字输入施加可变增益。
5.根据权利要求1所述的设备，其特征在于，生成所述反馈信号包括为所述DAC设置可变增益以补偿所述数字信号的施加了所述可变增益的部分的模拟转换。
6.根据权利要求1所述的设备，其特征在于，施加所述相应增益包括对于所述DAC中的相应DAC，向所述DAC的所述输入中的不同输入施加不同增益，每个增益是根据所述DAC的所述输出相对于另一个DAC的输出的不匹配而定制的。
7.根据权利要求1所述的设备，其特征在于，所述补偿电路被配置且被布置成通过生成表示所述ADC的模拟信号输入的经过量化的位来校正所述ADC的所述输出。
8.根据权利要求1所述的设备，其特征在于：
所述ADC被配置且被布置成通过生成具有经过量化的位的所述数字信号来将所述模拟信号转换成所述数字信号；
所述DAC被配置且被布置成，对于每个经过量化的位，将对应的经过量化的位转换成模拟值；并且
所述补偿电路被配置且被布置成：
基于所述经过量化的位的模拟转换与作为所述DAC的输入而提供的经过量化的位的组合之间的不相容性的指示生成所述反馈信号；
基于所述反馈信号向作为所述DAC的输入而提供的每个经过量化的位施加所述增益；并且
基于通过所施加的所述相应增益而修改的所述经过量化的位生成所述经过校正的输出。
9.一种用于在模数转换器电路(ADC)中进行误差补偿的方法，其特征在于，所述ADC具有数模转换器电路(DAC)，所述DAC生成用于将模拟输入信号转换成数字信号的模拟信号，所述方法包括：
对于数字信号的通过所述DAC转换的每个相应位，
生成反馈信号，所述反馈信号指示所述DAC的通过所述ADC转换成数字信号的模拟输出与所述DAC的数字信号输入之间的不匹配；以及
基于所述反馈信号向所述数字信号的通过所述DAC转换的所述位施加增益；以及
使用所述数字信号的施加了所述增益的所述相应位来补偿所述DAC中的误差。
10.一种用于估计和校正模数转换器电路(ADC)中的误差的设备，其特征在于，所述设备包括：
多个可变增益电路，所述多个可变增益电路分别被配置且被布置成基于信号的每个相应部分的反馈信号向所述信号的提供到数模转换器电路(DAC)的一部分施加增益；
反馈电路，所述反馈电路被配置且被布置成生成每个DAC的所述反馈信号，每个反馈信号基于被提供所述反馈信号的所述DAC的输出和提供到所述DAC的输入信号；以及
输出电路，所述输出电路被配置且被布置成使用所述可变增益电路的相应输出校正所述ADC的所述输出。
CN201910966955.5A 2018-10-11 2019-10-11 信号处理与转换 Pending CN111049521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/157,355 US10541699B1 (en) 2018-10-11 2018-10-11 Signal processing and conversion
US16/157,355 2018-10-11

Publications (1)

Publication Number Publication Date
CN111049521A true CN111049521A (zh) 2020-04-21

Family

ID=68137896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910966955.5A Pending CN111049521A (zh) 2018-10-11 2019-10-11 信号处理与转换

Country Status (3)

Country Link
US (1) US10541699B1 (zh)
EP (1) EP3637619A1 (zh)
CN (1) CN111049521A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4220962A1 (en) * 2022-01-27 2023-08-02 Nxp B.V. Shuffler free adc error compensation
US12015510B2 (en) 2022-05-27 2024-06-18 International Business Machines Corporation Transmitter with uniform driver segment activity
US20240063808A1 (en) * 2022-08-19 2024-02-22 Avago Technologies International Sales Pte. Limited Calibration detector with two offset compensation loops

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692555A (zh) * 2002-11-27 2005-11-02 印芬龙科技股份有限公司 具有最小化转换误差的a/d转换器
CN1813409A (zh) * 2003-06-27 2006-08-02 奥普蒂科伦公司 模拟－数字转换器
CN1929309A (zh) * 2005-09-08 2007-03-14 安捷伦科技有限公司 精确低噪声δ－σ模数转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI107664B (fi) * 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
US6639530B2 (en) * 2001-11-06 2003-10-28 Broadcom, Corp Modulation of an analog signal into a digital representation thereof
US8228221B2 (en) * 2010-09-28 2012-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for calibrating sigma-delta modulator
US9077571B2 (en) * 2011-09-09 2015-07-07 Nxp B.V. Adaptive equalizer and/or antenna tuning
CN103312647B (zh) * 2012-03-08 2017-07-04 英特尔德国有限责任公司 用于精细rf收发器直流偏移校准的方法
US9998130B2 (en) * 2016-07-06 2018-06-12 Hrl Laboratories, Llc Method to perform convolutions between arbitrary vectors using clusters of weakly coupled oscillators
US9787316B2 (en) * 2015-09-14 2017-10-10 Mediatek Inc. System for conversion between analog domain and digital domain with mismatch error shaping
DE102016101741B3 (de) * 2016-02-01 2017-07-13 Infineon Technologies Ag Hybride digitale/analoge Rauschformung bei der Sigma-Delta-Wandlung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692555A (zh) * 2002-11-27 2005-11-02 印芬龙科技股份有限公司 具有最小化转换误差的a/d转换器
CN1813409A (zh) * 2003-06-27 2006-08-02 奥普蒂科伦公司 模拟－数字转换器
CN1929309A (zh) * 2005-09-08 2007-03-14 安捷伦科技有限公司 精确低噪声δ－σ模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
X.WANG，ET AL: "Digital correlation technique for the estimation and correction of DAC errors in multibit mash ΔΣ ADCS", 《THE 4TH INTERNATIONAL CONFERENCE ON ADVANCED A/D AND D/A CONVERSION TECHNIQUES AND THEIR APPLICATIONS IN PRAGUE》, pages 39 - 42 *
XUESHENG WANG，ET AL: "Experimental verification of a correlation-based correction algorithm formulti-bit delta-sigma ADCs", 《PROCEEDINGS OF THE IEEE 2004 CUSTOM INTEGRATED CIRCUITS CONFERENCE》, pages 1 - 4 *

Also Published As

Publication number Publication date
US10541699B1 (en) 2020-01-21
EP3637619A1 (en) 2020-04-15

Similar Documents

Publication Publication Date Title
US8803715B2 (en) Sigma delta modulator including digital to analog coverter (DAC) calibration
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
US6734818B2 (en) Digital cancellation of D/A converter noise in pipelined A/D converters
US7298305B2 (en) Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US7129874B2 (en) Method and apparatus for operating a pipelined ADC circuit
US8120518B2 (en) Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US8314727B2 (en) Converter
TW201735548A (zh) 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器
US7948414B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
CN111049521A (zh) 信号处理与转换
US7084791B2 (en) Analog-to-digital converter with correction of offset errors
US10432214B2 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
Chen et al. An improved technique for reducing baseband tones in sigma-delta modulators employing data weighted averaging algorithm without adding dither
CN105471435A (zh) 分段式数模转换器
US10979069B2 (en) Delta-sigma modulator with truncation error compensation and associated method
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
US7119725B1 (en) Sigma-delta modulator, D/A conversion system and dynamic element matching method
Platonov et al. Principles of optimisation, modelling and testing of intelligent cyclic A/D converters
EP2381578A1 (en) A sigma delta converter
US8072362B2 (en) Modulator with loop-delay compensation
Runge et al. A digital compensation method canceling static and non-linear time-variant feedback DAC errors in ΣΔ analog-to-digital converters
EP4220962A1 (en) Shuffler free adc error compensation
Wang et al. Digital estimation and correction of DAC errors in multibit [Delta][Sigma] ADCs
Pietzko et al. Delay Error Shaping in ΔΣ Modulators Using Time-Interleaved High Resolution Quantizers
Bal et al. A real time multi-bit DAC mismatch estimation & correction technique for wideband continuous time sigma delta modulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination