CN111030881A - 射频测试拓扑结构、测试方法、计算机及存储介质 - Google Patents
射频测试拓扑结构、测试方法、计算机及存储介质 Download PDFInfo
- Publication number
- CN111030881A CN111030881A CN201910698803.1A CN201910698803A CN111030881A CN 111030881 A CN111030881 A CN 111030881A CN 201910698803 A CN201910698803 A CN 201910698803A CN 111030881 A CN111030881 A CN 111030881A
- Authority
- CN
- China
- Prior art keywords
- tested
- test
- radio frequency
- computer
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
本发明公开了一种射频测试拓扑结构,其包括多台待测设备、多台功分器、一台综测仪、一台计算机,每台待测设备的射频端口与一台功分器对应物理连接,每台待测设备与所述计算机的通讯连接,每台功分器的单端口均与所述综测仪的物理连接,所述综测仪与所述计算机通讯连接,所述综测仪与每台待测设备、每台功分器及计算机均构成一条测试通路。提高一台所述综测仪的使用效率,无需增加综测仪的数量,控制了生产成本,也提高了整个生产效率。另,本发明还公开了射频测试方法、计算机及存储介质。
Description
技术领域
本发明涉及射频测试领域,尤其涉及一种射频测试拓扑结构、测试方法、计算机及存储介质。
背景技术
随着目前无线射频通信使用越来越普遍,射频相关产品的研发、测试以及生产都需要用到射频测试技术。测试一般包括单板组装测试和整机组装测试。其中,单板组装测试主要验证单板的可用性以及为后续测试做相应配置,包括上电测试/连通性测试/射频测试;整机组装测试则提高对应测试等级,上升至黑盒测试/性能测试等;完成上述测试后即可进行包材装配,后续出售即可。
在测试时为了提高生产效率,一般为多工位同时操作,测试流程中在待测设备上电和拆卸过程中综测仪的使用效率不高,此时工厂普遍会采用增加综测仪来提高生产效率,而一台综测仪成本高,通过配置多台综测仪方式保证生产效率需要投入成本很高。
发明内容
本发明的目的在于提供一种提高综测仪使用效率高且不增加成本的射频测试拓扑结构、测试方法、计算机及存储介质。
为实现上述目的,本发明提供一种射频测试拓扑结构,其包括多台待测设备、多台功分器、一台综测仪、一台计算机,每台待测设备的射频端口与一台功分器对应物理连接,每台待测设备与所述计算机的通讯连接,每台功分器的单端口均与所述综测仪的物理连接,所述综测仪与所述计算机通讯连接,所述综测仪与每台待测设备、每台功分器及计算机均构成一条测试通路。
进一步地,所述射频测试拓扑结构包括多个屏蔽箱,将每一台待测设备及每一台功分器放置于一个屏蔽箱内,所述综测仪与每台屏蔽箱及计算机构成一条测试通路。
进一步地,其包括以下步骤:
安装多台待测设备;
给综测仪及多台待测设备上电;
根据建立连接的顺序创建所述待测设备的序列;
对序列首位的待测设备进行测试;
判断测试是否通过,若测试通过,则对序列次位的待测设备进行测试;若测试不通过,则判断测试不通过的次数是否小于N,若测试不通过的次数小于N,则返回重新测试,若测试不通过的次数不小于N,则判定所述序列首位的待测设备测试不通过,将对序列次位的待测设备进行测试。
进一步地,安装多台待测设备包括:
将每台待测设备的射频端口与一台功分器对应物理连接;
将每台待测设备与所述计算机的通讯连接;
将每台功分器的单端口均与所述综测仪的物理连接;
将所述综测仪与所述计算机通讯连接。
进一步地,安装多台待测设备还包括:
将每一台待测设备及每一台功分器放置于一个屏蔽箱内。
进一步地,判断测试是否通过,若测试通过,对序列次位的待测设备进行测试的同时将所述序列首位的待测设备断电并进入产线的下一阶段。
进一步地,判断测试是否通过,若测试不通过,对序列次位的待测设备进行测试的同时将所述不通过的序列首位的待测设备断电进入检修阶段。
进一步地,所述序列首位的待测设备断电后安装下一台待测设备至拓扑结构内;
给新安装的待测设备上电;
添加新安装的待测设备到序列队尾。
另一方面,本发明还涉及了一种计算机,其包括相互连接的处理器和存储器,其中,所述存储器用于存储计算机程序,所述计算机程序包括程序指令,所述处理器被配置用于调用所述程序指令,执行上述射频测试方法。
另一方面,本发明还涉及了存储介质,所述存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行如权利要求上述射频测试方法。
本发明的射频测试拓扑结构中,由于同时安装了多台待测设备,且多台待测设备共用一台综测仪及一台计算机,故在测试流程中在某个待测设备上电和拆卸过程中所述综测仪始终在工作,提高一台所述综测仪的使用效率,无需增加综测仪的数量,控制了生产成本,也提高了整个生产效率。
附图说明
图1是本发明的第一实施方式提供的射频测试拓扑结构的示意图;
图2是本发明的第二实施方式提供的射频测试方法的流程示意图;
图3是本发明的第二实施方式提供的射频测试方法的综测仪使用状态示意图。
图4是本发明的第三实施方式提供的射频测试方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动情况下所获得的所有其他实施例,均属于本发明保护的范围。
为了使本发明的目的、技术方案和有益技术效果更加清晰明白,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/ 或其集合的存在或添加。
请参阅图1,图1是本发明的射频测试拓扑结构的示意图。具体地,第一实施方式提供的射频测试拓扑结构10包括多台待测设备110、多台功分器120、一台综测仪130、一台计算机140。每台待测设备110的射频端口111与一台功分器120对应物理连接,每台待测设备110与所述计算机140通讯连接,每台功分器120的单端口121均与所述综测仪130 的物理连接,所述综测仪130与所述计算机140通讯连接,所述综测仪 130与每台待测设备110、每台功分器120及计算机140均构成一条测试通路。
本实施方式中的射频测试拓扑结构10中,由于同时安装了多台待测设备110,且多台待测设备110共用一台综测仪130及一台计算机140,故在测试流程中在某个待测设备110上电和拆卸过程中所述综测仪130 始终在工作,提高一台所述综测仪130的使用效率,无需增加综测仪130 的数量,控制了生产成本,也提高了整个生产效率。
更加具体地,所述射频测试拓扑结构10还包括多个屏蔽箱100,将每一台待测设备110及每一台功分器120放置于一个屏蔽箱100内,所述综测仪130与每台屏蔽箱100及计算机140构成一条测试通路。在测试时将每一台待测设备110及每一台功分器120放置于一个屏蔽箱100 内,避免受到干扰。
请参阅图2及图3,图2是本发明的第二实施方式提供的射频测试方法的流程示意图。图3是本发明的第二实施方式提供的射频测试方法的综测仪使用状态示意图。射频测试方法包括以下步骤:
安装多台待测设备110;具体包括以下子步骤S101~步骤S104;
步骤S101:将每台待测设备110的射频端口111与一台功分器120 对应物理连接;
步骤S102:将每台待测设备110与所述计算机140的通讯连接;
步骤S103:将每台功分器120的单端口均与所述综测仪130的物理连接;
步骤S104:将所述综测仪130与所述计算机140通讯连接。
其中,将每一台待测设备110及每一台功分器120放置于一个屏蔽箱100内。如此,可以避免受到干扰。
步骤S20:给所述综测仪130及多台待测设备110上电;
步骤S30:根据建立连接的顺序创建所述待测设备110的序列;
步骤S40:对序列首位的待测设备110进行测试;
步骤S50:判断测试是否通过,若测试通过,则执行步骤S60;若测试不通过,则执行步骤S70;
步骤S60:对序列次位的待测设备110进行测试;
步骤S70:判断测试不通过的次数是否小于N,若测试不通过的次数小于N,则返回重新测试;若测试不通过的次数不小于N,则执行步骤S80;
在此步骤中,N为阈值,根据实际情况N可以自由设定。
步骤S80:判定所述序列首位的待测设备110测试不通过,将对序列次位的待测设备110进行测试。
在上述步骤中,由于同时安装了多台待测设备110,且多台待测设备110共用一台综测仪130及一台计算机140,依序列位置对待测设备 110进行测试,在测试流程中当序列首位的待测设备110拆卸时,序列次位的待测设备110正在测试,所述综测仪130始终在工作,如此提高一台所述综测仪130的使用效率,无需增加综测仪130的数量,控制了生产成本,也提高了整个生产效率。
请参阅图4,图4是本发明的第三实施方式提供的射频测试方法的流程示意图。射频测试方法包括以下步骤:
步骤S101:将每台待测设备110的射频端口111与一台功分器120 对应物理连接;
步骤S102:将每台待测设备110与所述计算机140的通讯连接;
步骤S103:将每台功分器120的单端口均与所述综测仪130的物理连接;
步骤S104:将所述综测仪130与所述计算机140通讯连接。
其中,将每一台待测设备110及每一台功分器120放置于一个屏蔽箱100内。如此,可以避免受到干扰。本实施方式中,所述屏蔽箱100 的数量为3个,可以理解,所述屏蔽箱100的数量可以根据需求和实际情况进行增加或者减少。
步骤S20:给所述综测仪130及多台待测设备110上电;
步骤S30:根据建立连接的顺序创建所述待测设备110的序列;
步骤S40:对序列首位的待测设备110进行测试;
步骤S50:判断测试是否通过,若测试通过,则执行步骤S60;若测试不通过,则执行步骤S70;
步骤S60:对序列次位的待测设备110进行测试的同时将所述序列首位的待测设备110断电并进入产线的下一阶段。
步骤S70:判断测试不通过的次数是否小于N,若测试不通过的次数小于N,则返回重新测试;若测试不通过的次数不小于N,则执行步骤S80;
在此步骤中,N为阈值,根据实际情况N可以自由设定。
步骤S80:判定所述序列首位的待测设备110测试不通过,对序列次位的待测设备110进行测试的同时将所述不通过的序列首位的待测设备110断电进入检修阶段。
步骤S90:给新安装的待测设备110上电;
步骤S100:添加新安装的待测设备110到序列队尾。
上述第二实施方式中的计算机140与每台待测设备110通讯连接,并与所述综测仪130通讯连接。所述计算机140包括相互连接的控制器及处理器。其中,所述控制器内设置有存储器,其中,所述存储器用于存储计算机程序,所述计算机程序包括程序指令,所述存储器可能包含高速随机存取存储器(Random Access Memory,RAM),也可能还包括非不稳定的存储器(non-volatile memory),例如至少一个磁盘存储器。所述处理器被配置用于调用所述程序指令,执行步骤S10~步骤S80所述的射频测试方法。
上述存储介质可以是前述控制器的内部存储设备。所述存储介质也可以是外部存储设备,例如所述无线开关上配备的插接式智能存储卡 (Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储介质还可以既包括所述无线开关的内部存储单元也包括外部存储设备。所述存储介质用于存储所述计算机程序及所述终端所需的其他程序和数据。所述存储介质还可以用于暂时地存储已经输出或者将要输出的数据。所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行步骤S10~步骤S80所述的射频测试方法。
上述第三实施方式中的所述计算机140与每台待测设备110通讯连接,并与所述综测仪130通讯连接。所述计算机140包括相互连接的控制器及处理器。其中,所述控制器内设置有存储器,其中,所述存储器用于存储计算机程序,所述计算机程序包括程序指令,所述存储器可能包含高速随机存取存储器(Random Access Memory,RAM),也可能还包括非不稳定的存储器(non-volatile memory),例如至少一个磁盘存储器。所述处理器被配置用于调用所述程序指令,执行步骤S10~步骤S100所述的射频测试方法。
上述存储介质可以是前述控制器的内部存储设备。所述存储介质也可以是外部存储设备,例如所述无线开关上配备的插接式智能存储卡 (Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储介质还可以既包括所述无线开关的内部存储单元也包括外部存储设备。所述存储介质用于存储所述计算机程序及所述终端所需的其他程序和数据。所述存储介质还可以用于暂时地存储已经输出或者将要输出的数据。所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行步骤S10~步骤S100所述的射频测试方法。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
以软件的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者所述技术方案的全部或部分可以以软件产品的形式体现出来,所述计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM, Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种射频测试拓扑结构,其特征在于:其包括多台待测设备、多台功分器、一台综测仪、一台计算机,每台待测设备的射频端口与一台功分器对应物理连接,每台待测设备与所述计算机的通讯连接,每台功分器的单端口均与所述综测仪的物理连接,所述综测仪与所述计算机通讯连接,所述综测仪与每台待测设备、每台功分器及计算机均构成一条测试通路。
2.根据权利要求1所述的射频测试拓扑结构,其特征在于,所述射频测试拓扑结构包括多个屏蔽箱,将每一台待测设备及每一台功分器放置于一个屏蔽箱内,所述综测仪与每台屏蔽箱及计算机构成一条测试通路。
3.根据权利要求1所述的射频测试方法,其特征在于,其包括以下步骤:
安装多台待测设备;
给综测仪及多台待测设备上电;
根据建立连接的顺序创建所述待测设备的序列;
对序列首位的待测设备进行测试;
判断测试是否通过,若测试通过,则对序列次位的待测设备进行测试;若测试不通过,则判断测试不通过的次数是否小于N,若测试不通过的次数小于N,则返回重新测试,若测试不通过的次数不小于N,则判定所述序列首位的待测设备测试不通过,将对序列次位的待测设备进行测试。
4.根据权利要求3所述的射频测试方法,其特征在于,安装多台待测设备包括:
将每台待测设备的射频端口与一台功分器对应物理连接;
将每台待测设备与所述计算机的通讯连接;
将每台功分器的单端口均与所述综测仪的物理连接;
将所述综测仪与所述计算机通讯连接。
5.根据权利要求4所述的射频测试方法,其特征在于,安装多台待测设备还包括:
将每一台待测设备及每一台功分器放置于一个屏蔽箱内。
6.根据权利要求3所述的射频测试方法,其特征在于,判断测试是否通过,若测试通过,对序列次位的待测设备进行测试的同时将所述序列首位的待测设备断电并进入产线的下一阶段。
7.根据权利要求3所述的射频测试方法,其特征在于,判断测试是否通过,若测试不通过,对序列次位的待测设备进行测试的同时将所述不通过的序列首位的待测设备断电进入检修阶段。
8.根据权利要求6或7所述的射频测试方法,其特征在于,所述序列首位的待测设备断电后安装下一台待测设备至拓扑结构内;
给新安装的待测设备上电;
添加新安装的待测设备到序列队尾。
9.一种计算机,其特征在于,其包括相互连接的处理器和存储器,其中,所述存储器用于存储计算机程序,所述计算机程序包括程序指令,所述处理器被配置用于调用所述程序指令,执行如权利要求1-8任一项所述的射频测试方法。
10.一种存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序包括程序指令,所述程序指令当被处理器执行时使所述处理器执行如权利要求1-8任一项所述的射频测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910698803.1A CN111030881A (zh) | 2019-07-31 | 2019-07-31 | 射频测试拓扑结构、测试方法、计算机及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910698803.1A CN111030881A (zh) | 2019-07-31 | 2019-07-31 | 射频测试拓扑结构、测试方法、计算机及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111030881A true CN111030881A (zh) | 2020-04-17 |
Family
ID=70203713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910698803.1A Pending CN111030881A (zh) | 2019-07-31 | 2019-07-31 | 射频测试拓扑结构、测试方法、计算机及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111030881A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114088108A (zh) * | 2020-08-24 | 2022-02-25 | 航天科工惯性技术有限公司 | 一种测试方法、装置、系统及计算机可读存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103475545A (zh) * | 2013-09-24 | 2013-12-25 | 深圳市共进电子股份有限公司 | 一种待测电子设备的性能测试系统、方法及装置 |
US20150093998A1 (en) * | 2013-03-08 | 2015-04-02 | Litepoint Corporation | SYSTEM AND METHOD FOR CONFIRMING RADIO FREQUENCY (RF) SIGNAL CONNECTION INTEGRITY WITH MULTIPLE DEVICES UNDER TEST (DUTs) TO BE TESTED CONCURRENTLY |
CN105376108A (zh) * | 2015-10-10 | 2016-03-02 | 普联技术有限公司 | 一种并行测试系统及测试方法 |
CN108932196A (zh) * | 2018-06-27 | 2018-12-04 | 郑州云海信息技术有限公司 | 一种并行自动化测试方法,系统,设备及可读存储介质 |
-
2019
- 2019-07-31 CN CN201910698803.1A patent/CN111030881A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150093998A1 (en) * | 2013-03-08 | 2015-04-02 | Litepoint Corporation | SYSTEM AND METHOD FOR CONFIRMING RADIO FREQUENCY (RF) SIGNAL CONNECTION INTEGRITY WITH MULTIPLE DEVICES UNDER TEST (DUTs) TO BE TESTED CONCURRENTLY |
CN103475545A (zh) * | 2013-09-24 | 2013-12-25 | 深圳市共进电子股份有限公司 | 一种待测电子设备的性能测试系统、方法及装置 |
CN105376108A (zh) * | 2015-10-10 | 2016-03-02 | 普联技术有限公司 | 一种并行测试系统及测试方法 |
CN108932196A (zh) * | 2018-06-27 | 2018-12-04 | 郑州云海信息技术有限公司 | 一种并行自动化测试方法,系统,设备及可读存储介质 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114088108A (zh) * | 2020-08-24 | 2022-02-25 | 航天科工惯性技术有限公司 | 一种测试方法、装置、系统及计算机可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9135130B2 (en) | Debugging method, chip, board, and system | |
CN104978263A (zh) | 一种移动端应用程序测试方法及系统 | |
CN105487966A (zh) | 程序测试方法、装置及系统 | |
CN105302722A (zh) | Cts自动测试方法及装置 | |
EP4191905A1 (en) | Test method and device | |
CN104205917A (zh) | 用于使待测设备(dut)重试预定测试序列的一部分的方法 | |
CN109783956A (zh) | 基于区域划分的最大跳变时间违例修复方法及系统 | |
CN110134598B (zh) | 一种批量处理方法、装置及系统 | |
CN109428778B (zh) | 主板网络连通性测试方法及装置 | |
CN111030881A (zh) | 射频测试拓扑结构、测试方法、计算机及存储介质 | |
CN110831049B (zh) | 一种网络性能的测试方法及装置 | |
CN106708688B (zh) | 模块测试方法及终端 | |
CN103049374A (zh) | 一种自动化测试的方法及装置 | |
CN112858876A (zh) | 一种自适应的芯片自动化测试方法 | |
CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
US20070004397A1 (en) | Test apparatus for wireless communication components | |
CN111176917A (zh) | 一种cpu sst-bf功能稳定性测试方法、系统、终端及存储介质 | |
US20040177344A1 (en) | Debugging method for the keyboard controller code | |
CN111078476A (zh) | 一种网卡驱动固件稳定性测试方法、系统、终端及存储介质 | |
CN102868461B (zh) | 一种基带测试方法、装置及系统 | |
CN102546967B (zh) | 测试xDSL设备数据传输性能的方法 | |
CN115442266A (zh) | 网关性能测试方法、装置、存储介质及电子装置 | |
CN115563007A (zh) | 一种无线通信终端测试方法、装置及电子设备 | |
CN104865854B (zh) | 一种芯片控制方法及装置 | |
CN114064505A (zh) | 用于译码单元的测试方法、系统、设备以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200417 |