CN111026597B - 一种芯片隐藏存储空间的检测方法、装置及存储介质 - Google Patents
一种芯片隐藏存储空间的检测方法、装置及存储介质 Download PDFInfo
- Publication number
- CN111026597B CN111026597B CN201910095299.6A CN201910095299A CN111026597B CN 111026597 B CN111026597 B CN 111026597B CN 201910095299 A CN201910095299 A CN 201910095299A CN 111026597 B CN111026597 B CN 111026597B
- Authority
- CN
- China
- Prior art keywords
- address
- storage area
- data storage
- chip
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 16
- 238000013500 data storage Methods 0.000 claims abstract description 142
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000002159 abnormal effect Effects 0.000 claims abstract description 31
- 238000007689 inspection Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明实施例公开了一种芯片隐藏存储空间的检测方法、装置及存储介质，涉及芯片安全技术领域，能够有效判定芯片是否存在隐藏数据存储区。所述方法包括：将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。
Description
技术领域
本发明涉及芯片安全技术领域，尤其涉及一种芯片隐藏存储空间的检测方法、装置及存储介质。
背景技术
目前芯片在读写内存数据时，都会指定存储单元的地址。存储单元的地址都是符合规定的地址范围。目前还不存在对未知存储地址是否有效读写数据的判定，包括：如果读写不符合规定地址范围的数据是否有效；是否影响芯片内部运行逻辑；是否导致整个芯片不可用等问题。而芯片自身的安全问题逐渐被信息安全厂商所关注，但是目前并没有检测芯片是否存在隐藏空间的方法公开。
发明内容
有鉴于此，本发明实施例提供了一种芯片隐藏存储空间的检测方法、装置及存储介质，通过对可能的隐藏数据存储区地址进行读取及写入操作，进而判定芯片是否存在隐藏数据存储区。
第一方面，本发明实施例提供一种芯片隐藏存储空间的检测方法，包括：
将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；
针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；
针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。
根据本发明实施例的一种具体实现方式，针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区，具体包括：
针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
根据本发明实施例的一种具体实现方式，还包括：
从芯片正常数据存储区地址中指定相关地址作为巡检地址；
针对所述巡检地址进行读取操作，若读取失败，则判定为异常，否则暂判定为正常；
针对所述巡检地址写入预设数据并重新读取，若读取的数据与预设数据相同，则判定当前芯片的正常数据存储区正常，否则判定为异常。
根据本发明实施例的一种具体实现方式，所述从芯片正常数据存储区地址中指定相关地址作为巡检地址，包括：从芯片正常数据存储区地址的低地址向高地址依次遍历作为巡检地址；或者，从芯片正常数据存储区地址中随机抽取地址作为巡检地址。
第二方面，本发明实施例提供一种芯片隐藏存储空间的检测装置，包括：
隐藏地址生成模块，用于将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；
第一次隐藏判定模块，用于针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；
第二次隐藏判定模块，用于针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。
根据本发明实施例的一种具体实现方式于，所述第二次隐藏判定模块，具体包括：
第一次写入判定单元，用于针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
第二次读取判定单元，用于继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
根据本发明实施例的一种具体实现方式，还包括：
巡检地址生成模块，用于从芯片正常数据存储区地址中指定相关地址作为巡检地址；
第一次正常判定模块，用于针对所述巡检地址进行读取操作，若读取失败，则判定为异常，否则暂判定为正常；
第二次正常判定模块，用于针对所述巡检地址写入预设数据并重新读取，若读取的数据与预设数据相同，则判定当前芯片的正常数据存储区正常，否则判定为异常。
根据本发明实施例的一种具体实现方式，所述巡检地址生成模块，具体用于：从芯片正常数据存储区地址的低地址向高地址依次遍历作为巡检地址；或者，从芯片正常数据存储区地址中随机抽取地址作为巡检地址。
第三方面，本发明实施例提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实现方式所述的方法。
第四方面，本发明的实施例还提供计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一实现方式所述的方法。
本发明实施例提供的一种芯片隐藏存储空间的检测方法、装置及存储介质，通过对可能的隐藏数据存储区地址进行第一次读取操作并判定是否存在异常，同时，可以对隐藏数据存储区地址进行第一次写入和第二次读取的操作，进而根据读取和写入的结果最终判定是否存在隐藏数据存储区。本发明实施例在芯片使用前针对芯片隐藏存储空间进行安全检测，进而提升芯片存储空间的安全性。同时，本发明的实施例也可以应用于一切包含存储介质的电子器件的安全校验。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的一种芯片隐藏存储空间的检测方法的一实施例流程图；
图2为本发明的一种芯片隐藏存储空间的检测方法的又一实施例流程图；
图3为本发明的一种芯片隐藏存储空间的检测装置的一实施例结构示意图；
图4为本发明的一种芯片隐藏存储空间的检测装置的又一实施例结构示意图
图5为本发明电子设备一个实施例的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为了更好地公开本发明实施例，现对芯片的读取及写入原理进行简单说明：
芯片向存储空间写入数据是芯片内部的CPU向内存写数据，相当于将数据写入内存地址中。数据的地址经过地址总线送给译码器，译码器的有效输出送给锁存单元的使能端，而CPU中寄存器数据通过数据总线送给锁存单元的输入端，实现数据存入内存。
芯片向存储空间读出数据是芯片内部的CPU读内存数据时，相当于将内存地址中的数据读入CPU。数据的地址经过地址总线送给译码器，译码器的有效输出送给锁存单元的使能端，此时锁存单元将输出端数据送入数据总线，再通过数据总线送入CPU。CPU与内存通过数据总线交换数据，数据总线是双向的。
第一方面，本发明实施例提供一种芯片隐藏存储空间的检测方法，能够在芯片使用前对芯片存储空间进行安全检测。
图1为本发明一种芯片隐藏存储空间的检测方法的一实施例流程图，包括：
S101：将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址。其中，所述预设值可以为1或者其他值。
S102：针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常。其中，读取操作后，获取的内容可能为乱码，该步骤用于验证读写接口是否好用。读取失败只是暂时判定为正常，需要结合S103的判定结果最终判定是否存在隐藏数据存储区。
S103：针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。其中，所述预设数据可以根据需要选择，在此不做具体限定。
更为优选地，针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区，具体包括：
针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；其中，若提示写入失败，则可能是迷惑用户的手段，可能实质已经成功写入。
继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
本实施例通过对隐藏数据存储区地址进行第一次读取操作，根据结果初步判定是否存在异常，同时，对所述隐藏数据存储区地址写入预设数据，并随后读出进行数据比较，若读出的数据与预设数据相同，则可以判定当前芯片存在隐藏数据存储区。本实施例在芯片使用之前对芯片进行是否存在隐藏数据存储区的校验工作，并基于校验结果进行是否使用的判定。
图2为本发明一种芯片隐藏存储空间的检测方法的又一实施例流程图，包括正常数据存储区校验过程和隐藏数据存储区校验过程：
所述正常数据存储区校验过程包括：
S201：从芯片正常数据存储区地址中指定相关地址作为巡检地址。
其中，所述从芯片正常数据存储区地址中指定相关地址作为巡检地址，包括：从芯片正常数据存储区地址的低地址向高地址依次遍历作为巡检地址；或者，从芯片正常数据存储区地址中随机抽取地址作为巡检地址。
S202：针对所述巡检地址进行读取操作，若读取失败，则判定为异常，否则暂判定为正常。具体可以为：使用读写数据总线访问巡检地址。
S203：针对所述巡检地址写入预设数据并重新读取，若读取的数据与预设数据相同，则判定当前芯片的正常数据存储区正常，否则判定为异常。
所述隐藏数据存储区校验过程包括：
S204：将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址。
S205：针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常。
S206：针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。
优选地，针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区，具体包括：
针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
本实施例不仅对于芯片是否存在隐藏数据存储区进行校验，同时对正常数据存储区是否异常进行校验。通过本实施例的方法能够在芯片使用前对芯片安全性进行初步的判定，进而指导用户的后期操作，避免用户使用了不安全的芯片导致数据丢失，甚至是更严重的后果。
第二方面，本发明实施例提供一种芯片隐藏存储空间的检测装置，能够在芯片使用前对芯片存储空间进行安全性检测。
图3为本发明一种芯片隐藏存储空间的检测装置的一实施例结构示意图，本实施例的装置可以包括：
隐藏地址生成模块301，用于将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；
第一次隐藏判定模块302，用于针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；
第二次隐藏判定模块303，用于针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。
优选地，所述第二次隐藏判定模块303，具体包括：
第一次写入判定单元303-1，用于针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
第二次读取判定单元303-2，用于继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
本实施例通过对隐藏数据存储区地址进行第一次读取操作，根据结果初步判定是否存在异常，同时，对所述隐藏数据存储区地址写入预设数据，并随后读出进行数据比较，若读出的数据与预设数据相同，则可以判定当前芯片存在隐藏数据存储区。本实施例在芯片使用之前对芯片进行是否存在隐藏数据存储区的校验工作，并基于校验结果进行是否使用的判定。
图4为本发明一种芯片隐藏存储空间的检测装置的又一实施例结构示意图，本实施例的装置可以包括：
隐藏地址生成模块301，用于将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；
第一次隐藏判定模块302，用于针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；
第二次隐藏判定模块303，用于针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区。
优选地，所述第二次隐藏判定模块303，具体包括：
第一次写入判定单元303-1，用于针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
第二次读取判定单元303-2，用于继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
巡检地址生成模块304，用于从芯片正常数据存储区地址中指定相关地址作为巡检地址。
其中，所述巡检地址生成模块，具体用于：从芯片正常数据存储区地址的低地址向高地址依次遍历作为巡检地址；或者，从芯片正常数据存储区地址中随机抽取地址作为巡检地址。
第一次正常判定模块305，用于针对所述巡检地址进行读取操作，若读取失败，则判定为异常，否则暂判定为正常。
第二次正常判定模块306，用于针对所述巡检地址写入预设数据并重新读取，若读取的数据与预设数据相同，则判定当前芯片的正常数据存储区正常，否则判定为异常。
本实施例不仅对于芯片是否存在隐藏数据存储区进行校验，同时对正常数据存储区是否异常进行校验。通过本实施例的方法能够在芯片使用前对芯片安全性进行初步的判定，进而指导用户的后期操作，避免用户使用了不安全的芯片导致数据丢失，甚至是更严重的后果。
第三方面，本发明实施例还提供一种电子设备，能够在芯片使用前对芯片是否存在隐藏数据存储区进行检测。
图5为本发明电子设备一个实施例的结构示意图，上述电子设备可以包括：壳体51、处理器52、存储器53、电路板54和电源电路55，其中，电路板54安置在壳体51围成的空间内部，处理器52和存储器53设置在电路板54上；电源电路55，用于为上述电子设备的各个电路或器件供电；存储器53用于存储可执行程序代码；处理器52通过读取存储器53中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施例所述的方法。
处理器52对上述步骤的具体执行过程以及处理器52通过运行可执行程序代码来进一步执行的步骤，可以参见本发明图1-2所示实施例的描述，在此不再赘述。
该电子设备以多种形式存在，包括但不限于：
(1)移动通信设备：这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。
(2)超移动个人计算机设备：这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。
(3)便携式娱乐设备：这类设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。
(4)服务器：提供计算服务的设备，服务器的构成包括处理器、硬盘、内存、系统总线等，服务器和通用的计算机架构类似，但是由于需要提供高可靠的服务，因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
第四方面，本发明的实施例还提供计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一实现方式所述的方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种芯片隐藏存储空间的检测方法，其特征在于，包括：
将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；
针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；
针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区；包括：
针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
2.如权利要求1所述的检测方法，其特征在于，还包括：
从芯片正常数据存储区地址中指定相关地址作为巡检地址；
针对所述巡检地址进行读取操作，若读取失败，则判定为异常，否则暂判定为正常；
针对所述巡检地址写入预设数据并重新读取，若读取的数据与预设数据相同，则判定当前芯片的正常数据存储区正常，否则判定为异常。
3.如权利要求2所述的检测方法，其特征在于，所述从芯片正常数据存储区地址中指定相关地址作为巡检地址，包括：从芯片正常数据存储区地址的低地址向高地址依次遍历作为巡检地址；或者，从芯片正常数据存储区地址中随机抽取地址作为巡检地址。
4.一种芯片隐藏存储空间的检测装置，其特征在于，包括：
隐藏地址生成模块，用于将芯片正常数据存储区的最高地址增加预设值生成隐藏数据存储区地址；
第一次隐藏判定模块，用于针对所述隐藏数据存储区地址进行读取操作，若读取失败，则暂判定为正常，否则存在异常；
第二次隐藏判定模块，用于针对所述隐藏数据存储区地址写入预设数据并重新读取，若读取的数据与预设数据相同，则当前芯片存在隐藏数据存储区；
所述第二次隐藏判定模块，具体包括：
第一次写入判定单元，用于针对所述隐藏数据存储区地址进行写入预设数据的操作，若写入失败，则暂判定为正常，否则存在异常；
第二次读取判定单元，用于继续对所述隐藏数据存储区地址进行读取操作，并判定读取的数据与预设数据是否相同，若不相同，则暂判定为正常，否则判定当前芯片存在隐藏数据存储区。
5.如权利要求4所述的检测装置，其特征在于，还包括：
巡检地址生成模块，用于从芯片正常数据存储区地址中指定相关地址作为巡检地址；
第一次正常判定模块，用于针对所述巡检地址进行读取操作，若读取失败，则判定为异常，否则暂判定为正常；
第二次正常判定模块，用于针对所述巡检地址写入预设数据并重新读取，若读取的数据与预设数据相同，则判定当前芯片的正常数据存储区正常，否则判定为异常。
6.如权利要求5所述的检测装置，其特征在于，所述巡检地址生成模块，具体用于：从芯片正常数据存储区地址的低地址向高地址依次遍历作为巡检地址；或者，从芯片正常数据存储区地址中随机抽取地址作为巡检地址。
7.一种电子设备，其特征在于，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一权利要求所述的方法。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一权利要求所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910095299.6A CN111026597B (zh) | 2019-01-31 | 2019-01-31 | 一种芯片隐藏存储空间的检测方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910095299.6A CN111026597B (zh) | 2019-01-31 | 2019-01-31 | 一种芯片隐藏存储空间的检测方法、装置及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111026597A CN111026597A (zh) | 2020-04-17 |
| CN111026597B true CN111026597B (zh) | 2023-12-26 |
Family
ID=70203448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910095299.6A Active CN111026597B (zh) | 2019-01-31 | 2019-01-31 | 一种芯片隐藏存储空间的检测方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111026597B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8675868B1 (en) * | 2008-07-01 | 2014-03-18 | Maxim Integrated Products, Inc. | Encrypting an address-dependent value along with code to prevent execution or use of moved code |
| CN107392061A (zh) * | 2017-07-21 | 2017-11-24 | 山东华芯半导体有限公司 | 一种基于修改mbr的ssd分区加密方案的实现方法 |
| CN107577560A (zh) * | 2016-09-23 | 2018-01-12 | 珠海艾派克微电子有限公司 | 存储介质、数据处理方法及采用该方法的盒芯片 |
| CN107908359A (zh) * | 2017-11-03 | 2018-04-13 | 清华大学深圳研究生院 | 一种otp存储器及其数据写入和读取方法、安全芯片 |
| CN109255262A (zh) * | 2018-09-03 | 2019-01-22 | 湖南国科微电子股份有限公司 | 数据保护方法及固态硬盘 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798696B2 (en) * | 2001-12-04 | 2004-09-28 | Renesas Technology Corp. | Method of controlling the operation of non-volatile semiconductor memory chips |
| US7668791B2 (en) * | 2006-07-31 | 2010-02-23 | Microsoft Corporation | Distinguishing facts from opinions using a multi-stage approach |
| JP6181004B2 (ja) * | 2014-06-20 | 2017-08-16 | 株式会社東芝 | メモリ管理装置、プログラム、及び方法 |
-
2019
- 2019-01-31 CN CN201910095299.6A patent/CN111026597B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8675868B1 (en) * | 2008-07-01 | 2014-03-18 | Maxim Integrated Products, Inc. | Encrypting an address-dependent value along with code to prevent execution or use of moved code |
| CN107577560A (zh) * | 2016-09-23 | 2018-01-12 | 珠海艾派克微电子有限公司 | 存储介质、数据处理方法及采用该方法的盒芯片 |
| CN107392061A (zh) * | 2017-07-21 | 2017-11-24 | 山东华芯半导体有限公司 | 一种基于修改mbr的ssd分区加密方案的实现方法 |
| CN107908359A (zh) * | 2017-11-03 | 2018-04-13 | 清华大学深圳研究生院 | 一种otp存储器及其数据写入和读取方法、安全芯片 |
| CN109255262A (zh) * | 2018-09-03 | 2019-01-22 | 湖南国科微电子股份有限公司 | 数据保护方法及固态硬盘 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111026597A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110990820B (zh) | 税盘授权方法、装置、电子设备及存储介质 | |
| US8769309B2 (en) | Flash memory storage system, and controller and method for anti-falsifying data thereof | |
| US8250288B2 (en) | Flash memory storage system and controller and data protection method thereof | |
| US9703622B2 (en) | Detection of data corruption in a data processing device | |
| CN103839591A (zh) | 存储器自动检错和容错电路及控制方法 | |
| US9563766B2 (en) | Device and accessory pairing | |
| CN110727597B (zh) | 一种基于日志排查无效代码补全用例的方法 | |
| CN112560110A (zh) | 授权协议的签署方法、装置、电子设备及存储介质 | |
| CN106803188A (zh) | 业务操作的显示方法、装置及电子设备 | |
| US10078541B2 (en) | Validate written data | |
| CN111026597B (zh) | 一种芯片隐藏存储空间的检测方法、装置及存储介质 | |
| CN106102059A (zh) | 用于确定无线热点的所有者的方法与设备 | |
| CN112631842B (zh) | 一种系统内存识别测试方法、系统及电子设备 | |
| CN107977570A (zh) | 信息验证方法、装置、电子设备及存储介质 | |
| CN112286968A (zh) | 一种业务识别方法、设备、介质及电子设备 | |
| US20120144206A1 (en) | Information processing apparatus, removable storage device, information processing method, and information processing system | |
| TWI715826B (zh) | 用於改良一矽基系統之安全性之電腦實施方法及設備 | |
| CN112363875B (zh) | 一种系统缺陷检测方法、设备、电子设备和存储介质 | |
| US20090235365A1 (en) | Data access system | |
| US7424643B2 (en) | Device, system and method for power loss recovery procedure for solid state non-volatile memory | |
| US20090271585A1 (en) | Data accessing system and related storage device | |
| CN108874696B (zh) | 多权限安全存储设备的自动测试方法、装置及电子设备 | |
| CN107526969A (zh) | 一种确定ip核安全级别的方法及装置 | |
| CN112231232A (zh) | 确定测试数据模型及生成测试数据的方法、装置及设备 | |
| CN112232337A (zh) | 特殊语言文字的匹配方法及信息验证方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 150028 building 7, innovation and entrepreneurship square, science and technology innovation city, Harbin high tech Industrial Development Zone, Heilongjiang Province (No. 838, Shikun Road) Applicant after: Antan Technology Group Co.,Ltd. Address before: 150028 building 7, innovation and entrepreneurship square, science and technology innovation city, Harbin high tech Industrial Development Zone, Harbin, Heilongjiang Province (No. 838, Shikun Road) Applicant before: Harbin Antian Science and Technology Group Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |