CN111026330B - 一种基于sd卡的数据缓存装置、方法及机载存储系统 - Google Patents

一种基于sd卡的数据缓存装置、方法及机载存储系统 Download PDF

Info

Publication number
CN111026330B
CN111026330B CN201911165674.6A CN201911165674A CN111026330B CN 111026330 B CN111026330 B CN 111026330B CN 201911165674 A CN201911165674 A CN 201911165674A CN 111026330 B CN111026330 B CN 111026330B
Authority
CN
China
Prior art keywords
data
card
module
response time
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911165674.6A
Other languages
English (en)
Other versions
CN111026330A (zh
Inventor
田海山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Bojiang Information Technology Co Ltd
Original Assignee
Hunan Bojiang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Bojiang Information Technology Co Ltd filed Critical Hunan Bojiang Information Technology Co Ltd
Priority to CN201911165674.6A priority Critical patent/CN111026330B/zh
Publication of CN111026330A publication Critical patent/CN111026330A/zh
Application granted granted Critical
Publication of CN111026330B publication Critical patent/CN111026330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种基于SD卡的数据缓存装置、方法及机载存储系统，数据缓存装置，包括：SD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；数据缓存分析与决策模块；数据接收模块，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；外部缓存控制模块，用于将SD卡响应时间内的数据缓存入外部存储器，在SD卡允许数据写入时间内将缓存数据读出并发送至数据写入模块；处理器内部缓存模块，用于将SD卡响应时间内的数据缓存入内部存储器，在SD卡允许数据写入时间内将缓存数据读出并发送至数据写入模块；数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。本方案达到了保障SD卡响应时间内的数据不出现任何丢失，同时尽量减小缓存带来的功耗的双重目的，适应各种型号的SD卡和各种存储速率的应用场景。

Description

一种基于SD卡的数据缓存装置、方法及机载存储系统
技术领域
本发明涉及数据存储技术领域，特别涉及一种基于SD卡的数据缓存装置、方法及机载存储系统。
背景技术
SD卡作为一种基于NAND FLASH的通用存储产品，具有数据存储速度快、工作稳定、存储密度高的特点，适用于无人机平台震动强、数据率高的工作场景。机载数据存储系统由于平台载荷小的限制，常采用微型处理器芯片主控SD卡的方法，这种存储系统一般存储容量大、速度快，同时尺寸较小。
由于SD卡存储介质内部工作机制，在数据写入至SD卡内时常出现不可预计的响应时间问题，这对数据完整性带来威胁。在专利号为201721205518.4的文件中，描述的是FPGA主控SD卡的一种数据存储系统，它利用FPGA内的FIFO作为写入SD卡的数据缓存器。FPGA内的FIFO缓存方法主要用于解决数据接收速率和SD数据写入速率不匹配的问题，对响应时间的数据如何缓存，未专门给出解决方案。
利用主控处理器内部存储空间的缓存方式仅适用于低速情况。因为在中高速数据存储情况下，需要缓存的数据量大，一般会远超过主控处理器内部存储容量。
除了专利号为201721205518.4的文件采用的方式以外，目前常采用的方式还有电脑内存缓存方法。这种方式中电脑体积重量功耗较大，因此电脑内存缓存方法仅适用于地面工作，不满足机载存储系统载荷小的要求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于SD卡的数据缓存装置、方法及机载存储系统，用于缓存SD卡响应时间内的生成数据，满足高中低各种存储速率需求，同时尽可能减少系统功耗。
根据本发明第一方面实施例的一种基于SD卡的数据缓存装置，包括：SD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；数据缓存分析与决策模块，分别与数据接收模块、所述SD卡响应时间测试模块连接，用于根据数据接收模块的数据率计算存储率，结合SD卡响应时间及规律，输出控制数据接收模块发送数据的指令；数据接收模块，分别与外部缓存控制模块、处理器内部缓存模块连接，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；外部缓存控制模块，分别与外部存储器、数据写入模块连接，用于在SD卡响应时间内将数据存入外部存储器、以及在SD卡允许写入的时间里将数据发送至数据写入模块；处理器内部缓存模块，分别与处理器内部存储器、数据写入模块连接，用于在SD卡响应时间内将数据存入处理器内部存储器、以及在SD卡允许写入的时间里将数据发送至数据写入模块；数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。
根据本发明第一方面实施例的一种基于SD卡的数据缓存装置，至少具有如下有益效果：由于SD卡数据写入时存在响应时间的问题，为了保障数据完整性，存储系统必须使用数据缓存器缓存响应时间内的数据。仅采用处理器内部缓存的方法，只适合低速数据存储场景；而仅采用外部存储方法，虽适应各种存储速率应用，但处理器需要对外部器件进行读写操作，功耗较高。本方案的方法克服了两种方法的缺点，在低速存储应用中采用内部缓存的方法，功耗低；在中高速数据存储中采用外部缓存的方法，保障数据也不会出现丢失。因此本方案达到了保障SD卡响应时间内的数据不出现任何丢失，同时尽量减小缓存带来的功耗的双重目的，适应各种型号的SD卡和各种存储速率的应用场景。
根据本发明第一方面的一些实施例，所述数据缓存分析与决策模块通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器容量，采用处理器内部存储器，否则采用外部存储器。
根据本发明第一方面的一些实施例，所述外部存储器为DDR3、FIFO或者RAM。
根据本发明第二方面实施例的一种基于SD卡的数据缓存方法，包括以下步骤：在数据存储开始前，测试出SD卡响应时间长短及变化规律；根据数据接收模块的数据率计算存储率，并结合所述SD卡响应时间及规律，确定内部存储或外部存储；数据接收模块接收外部机载设备传入的数据，并根据上一步确定的存储方案将SD卡响应时间内的数据缓存；在SD卡允许写入的时间将缓存的数据读出并写入SD卡。
根据本发明第二方面的一些实施例，所述存储方案的确定规则为：通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器。
根据本发明第二方面的一些实施例，所述外部存储器为DDR3、FIFO或者RAM。
根据本发明第三方面实施例的一种基于SD卡的机载存储系统，包括：微处理器和分别与所述微处理器连接的SD卡、外部存储器，所述微处理器设置有权利要求1所述的数据缓存装置。
根据本发明第三方面的一些实施例，所述数据缓存分析与决策模块通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器缓存。
根据本发明第三方面的一些实施例，所述微处理器为单片机、FPGA或DSP。
根据本发明第三方面的一些实施例，所述外部存储器为DDR3、FIFO或者RAM。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明第一方面实施例的原理框图；
图2为本发明第二方面实施例的方法流程图；
图3为本发明第三实施例的原理框图。
附图标记：
微处理器100、SD卡200、外部存储器300、
SD卡响应时间测试模块110、数据缓存分析与决策模块120、数据接收模块130、外部缓存控制模块140、处理器内部缓存模块150、数据写入模块160。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参考图1，为本技术方案第一方面实施例的一种基于SD卡的数据缓存装置，包括：
SD卡200响应时间测试模块110，用于测试出SD卡200响应时间长短及变化规律；
数据缓存分析与决策模块120，分别与数据接收模块130、SD卡200响应时间测试模块110连接，用于根据数据接收模块130的数据率计算存储速率，结合SD卡200响应时间及规律，输出控制数据接收模块130发送的指令；数据缓存分析与决策模块120实时判断所需缓存空间大小，以数据不丢失和功耗最低为标准做出决策采用何种缓存方案。内部缓存法功耗小但由于空间有限，一般只适用于低速的数据存储情况；外部缓存法空间大，适用于中高速的数据存储方法，但由于涉及处理器外部器件读写操作，功耗高。
数据接收模块130，分别与外部缓存控制模块140、处理器内部缓存模块150连接，用于接收外部数据，以及根据数据缓存分析与决策模块120的指令，发送数据给外部缓存控制模块140或者处理器内部缓存模块150缓存；
外部缓存控制模块140，分别与外部存储器300、数据写入模块160连接，用于在SD卡200响应时间内将数据存入外部存储器300、以及在SD卡200允许写入的时间里将数据发送至数据写入模块160；
处理器内部缓存模块150，分别与处理器内部存储器、数据写入模块160连接，用于在SD卡200响应时间内将数据存入处理器内部存储器、以及在SD卡200允许写入的时间里将数据发送至数据写入模块160；
数据写入模块160，与SD卡200连接，用于将数据写入至SD卡200。
根据本发明第一方面实施例的一种基于SD卡200的数据缓存装置，由于SD卡200数据写入时存在响应时间的问题，为了保障数据完整性，存储系统必须使用数据缓存器缓存响应时间内的数据。仅采用处理器内部缓存的方法，只适合低速数据存储场景；而仅采用外部存储方法，虽适应各种存储速率应用，但处理器需要对外部器件读写操作，功耗较高。本方案的方法克服了两种方法的缺点，在低速存储应用中采用内部缓存的方法，功耗低；在中高速数据存储中采用外部缓存的方法，保障数据也不会出现丢失。因此本方案达到了保障SD卡200响应时间内的数据不出现任何丢失，同时尽量减小缓存带来的功耗的双重目的，适应各种型号的SD卡200和各种存储速率的应用场景。
在本发明第一方面的一些实施例中，数据缓存分析与决策模块120通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器300缓存。在SD卡200响应时间内，将接收到的数据缓存；在SD卡200能够写入数据的时间内，处理器将数据从缓存内读出，最终写入至SD卡200内。
在本发明第一方面的一些实施例中，外部存储器300为DDR3、FIFO或者RAM等器件，作为SD卡200响应时间内的缓存装置。
如图2所示，为本发明第二方面实施例的一种基于SD卡200的数据缓存方法，包括以下步骤：
在数据存储开始前，测试出SD卡200响应时间长短及变化规律；特别说明，此步仅在存储前进行，数据开始存储后不再进行；
根据数据接收模块130的数据率计算存储速率，并结合SD卡200响应时间及规律，确定内部存储或外部存储；
数据接收模块130接收外部机载设备传入的数据，并根据上一步确定的存储方案在SD卡200响应时间内进行缓存；
在SD卡200允许写入的时间内将缓存的数据读出并写入SD卡200。
在本发明第二方面的一些实施例中，存储方案的确定规则为：通过存储速率与最大响应时间相乘得到存储空间大小，若所需存储空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器300缓存。
在本发明第二方面的一些实施例中，外部存储器300为DDR3、FIFO或者RAM。
如图3所示，为本发明第三方面实施例的一种基于SD卡200的机载存储系统，包括：微处理器100和分别与微处理器100连接的SD卡200、外部存储器300，微处理器100设置有的数据缓存装置。
在本发明第三方面的一些实施例中，数据缓存分析与决策模块120通过存储速率与最大响应时间相乘得到存储空间大小，若所需存储空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器300缓存。处理器内部缓存和外部缓存两种方式，能够适应高中低数据存储速率情况，以及不同型号的SD卡200，灵活性强。
在本发明第三方面的一些实施例中，微处理器100为单片机、FPGA或DSP。
在本发明第三方面的一些实施例中，外部存储器300为DDR3、FIFO或者RAM。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (7)

1.一种基于SD卡的数据缓存装置，其特征在于，包括：
SD卡响应时间测试模块，用于测试出SD卡响应时间长短及变化规律；
数据缓存分析与决策模块，分别与数据接收模块、所述SD卡响应时间测试模块连接，用于根据数据接收模块的数据率计算存储速率，结合SD卡响应时间及规律，输出控制数据接收模块发送数据的指令；所述数据缓存分析与决策模块通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器；
数据接收模块，分别与外部缓存控制模块、处理器内部缓存模块连接，用于接收外部数据，以及根据所述数据缓存分析与决策模块的指令，发送数据给外部缓存控制模块或者处理器内部缓存模块缓存；
外部缓存控制模块，分别与外部存储器、数据写入模块连接，用于在SD卡响应时间内将数据缓存入外部存储器、以及在SD卡允许数据写入的时间里将缓存数据读出并发送至数据写入模块；
处理器内部缓存模块，分别与处理器内部存储器、数据写入模块连接，用于在SD卡响应时间内将数据缓存入处理器内部存储器、以及在SD卡允许写入的时间里将缓存数据读出并发送至数据写入模块；
数据写入模块，与所述SD卡连接，用于将数据写入至SD卡。
2.根据权利要求1所述的数据缓存装置，其特征在于，所述外部存储器为DDR3、FIFO或者RAM。
3.一种基于SD卡的数据缓存方法，其特征在于，包括以下步骤：
在数据存储开始前，测试出SD卡响应时间长短及变化规律；
根据数据接收模块计算得到的存储速率，结合所述SD卡响应时间及规律，确定内部存储或外部存储；
数据接收模块接收外部机载设备传入的数据，并根据上一步确定的存储方案在SD卡响应时间内进行缓存；所述存储方案的确定规则为：通过存储速率与最大响应时间相乘得到缓存空间大小，若所需缓存空间小于处理器内部存储器可用容量则采用处理器内部存储器，否则采用外部存储器；
在SD卡允许数据写入的时间内将缓存的数据读出并写入SD卡。
4.根据权利要求3所述的数据缓存方法，其特征在于，所述外部存储器为DDR3、FIFO或者RAM。
5.一种基于SD卡的机载存储系统，其特征在于，包括：微处理器和分别与所述微处理器连接的SD卡、外部存储器，所述微处理器设置有权利要求1所述的数据缓存装置。
6.根据权利要求5所述的机载存储系统，其特征在于，所述微处理器为单片机、FPGA或DSP。
7.根据权利要求5所述的机载存储系统，其特征在于，所述外部存储器为DDR3、FIFO或者RAM。
CN201911165674.6A 2019-11-25 2019-11-25 一种基于sd卡的数据缓存装置、方法及机载存储系统 Active CN111026330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911165674.6A CN111026330B (zh) 2019-11-25 2019-11-25 一种基于sd卡的数据缓存装置、方法及机载存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911165674.6A CN111026330B (zh) 2019-11-25 2019-11-25 一种基于sd卡的数据缓存装置、方法及机载存储系统

Publications (2)

Publication Number Publication Date
CN111026330A CN111026330A (zh) 2020-04-17
CN111026330B true CN111026330B (zh) 2023-07-25

Family

ID=70206712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911165674.6A Active CN111026330B (zh) 2019-11-25 2019-11-25 一种基于sd卡的数据缓存装置、方法及机载存储系统

Country Status (1)

Country Link
CN (1) CN111026330B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125097A (en) * 1988-01-29 1992-06-23 Sharp Kabushiki Kaisha Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
JP2007188452A (ja) * 2006-01-16 2007-07-26 Nec Corp 入出力制御装置、入出力制御方法および入出力制御プログラム
CN207148819U (zh) * 2017-09-20 2018-03-27 济南浪潮高新科技投资发展有限公司 一种基于fpga的sd控制器
CN108388524A (zh) * 2016-12-21 2018-08-10 伊姆西Ip控股有限责任公司 用于缓存数据的方法和设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193189A1 (en) * 2008-01-30 2009-07-30 Formation, Inc. Block-based Storage System Having Recovery Memory to Prevent Loss of Data from Volatile Write Cache

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125097A (en) * 1988-01-29 1992-06-23 Sharp Kabushiki Kaisha Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
JP2007188452A (ja) * 2006-01-16 2007-07-26 Nec Corp 入出力制御装置、入出力制御方法および入出力制御プログラム
CN108388524A (zh) * 2016-12-21 2018-08-10 伊姆西Ip控股有限责任公司 用于缓存数据的方法和设备
CN207148819U (zh) * 2017-09-20 2018-03-27 济南浪潮高新科技投资发展有限公司 一种基于fpga的sd控制器

Also Published As

Publication number Publication date
CN111026330A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US8892520B2 (en) Storage device including a file system manager for managing multiple storage media
US8214595B2 (en) Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system
KR100794312B1 (ko) 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템
US8195971B2 (en) Solid state disk and method of managing power supply thereof and terminal including the same
US20060248259A1 (en) Data storage device and method using heterogeneous nonvolatile memory
US9317312B2 (en) Computer and memory management method
CN109491587B (zh) 数据访问的方法及装置
US8719490B2 (en) Storage array, storage system, and data access method
CN105117180A (zh) 一种数据存储方法和装置以及固态硬盘
US7313653B2 (en) Method and apparatus for optimizing data streaming in a computer system utilizing random access memory in a system logic device
KR102507140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110413211B (zh) 存储管理方法、电子设备以及计算机可读介质
US20190155541A1 (en) Command processing method and storage controller using the same
KR20170010810A (ko) 플래시 메모리 내에 데이터를 판독/기록하기 위한 방법, 장치 및 사용자 장비
CN206411658U (zh) 一种基于FPGA的NandFlash存储系统
CN108073524B (zh) 可应用于数据储存装置的存储器管理方法
CN103617008B (zh) 车载视频监控终端的双sd卡多媒体文件存储系统及方法
CN103019645A (zh) Ccd信号处理电路高速数据流仲裁控制方法
TW201342063A (zh) 用於動態調適快取的系統
CN111026330B (zh) 一种基于sd卡的数据缓存装置、方法及机载存储系统
US20200042455A1 (en) Dara storage apparatus capable of varying map cache buffer size
CN104375955B (zh) 高速缓冲存储器设备及其控制方法
US9996296B2 (en) Electronic control unit and method for rewriting data
CN108519860B (zh) 一种ssd读命中的处理方法和装置
KR20140065196A (ko) 메모리 시스템 및 그 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant