CN110995186B - 一种可变增益放大器电路 - Google Patents

一种可变增益放大器电路 Download PDF

Info

Publication number
CN110995186B
CN110995186B CN201911119563.1A CN201911119563A CN110995186B CN 110995186 B CN110995186 B CN 110995186B CN 201911119563 A CN201911119563 A CN 201911119563A CN 110995186 B CN110995186 B CN 110995186B
Authority
CN
China
Prior art keywords
switching transistor
transistor
control signal
resistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911119563.1A
Other languages
English (en)
Other versions
CN110995186A (zh
Inventor
徐震
唐重林
吴汉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elownipmicroelectronics Beijing Co ltd
Original Assignee
Elownipmicroelectronics Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elownipmicroelectronics Beijing Co ltd filed Critical Elownipmicroelectronics Beijing Co ltd
Priority to CN201911119563.1A priority Critical patent/CN110995186B/zh
Publication of CN110995186A publication Critical patent/CN110995186A/zh
Application granted granted Critical
Publication of CN110995186B publication Critical patent/CN110995186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control

Landscapes

  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明属于集成电路技术领域，特别是涉及一种可变增益放大器电路，该电路可以应用于高速串行接口接收端模拟前端电路，在输入信号频率范围内提供多档均匀可调增益，保证接收信号线性度，提高接收信号质量。该电路通过同时控制源端简并电阻阵列RCELL和第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2，将源端简并电阻引入的零点与负载电容阵列引入的极点抵消，避免增益曲线出现峰化(peaking)；通过N位控制信号选择2N档增益，配合信号幅度检测电路和数字控制电路使用，可以根据输入信号幅度，实现自动增益控制。

Description

一种可变增益放大器电路
技术领域
本发明属于集成电路技术领域，特别是涉及应用于高速串行接口接收端模拟前端电路的一种可变增益放大器电路。
背景技术
高速串行接口接收端模拟前端电路需要对输入信号进行端接、均衡、放大、校准、检测等处理，如图4所示，高速串行接口接收端模拟前端电路一般包括终端电路、均衡器电路和可变增益放大器电路。可变增益放大器电路需要提供多档可调增益，根据输入信号幅度进行调整，保证整个模拟前端电路的线性度，避免由于信号非线性引入误码率(BER)。此外，由于均衡器电路可能通过衰减输入信号低频增益，保持输入信号高频增益不变的方式实现对信道衰减的补偿，这样就要求可变增益放大器电路在信号频带内提供可调增益，同时放大低频部分信号和高频部分信号以保证输入信号的幅度在模拟前端电路不被衰减。
在高速串行接口接收端模拟前端电路中，由于输入信号是随机数据，具有连续频谱的特点，所以可变增益放大器电路的增益频率曲线需要在输入信号频带内保持平坦。此外，由于可变增益放大器电路与均衡器电路级联，要求增益频率曲线在信号频带内保持平坦，避免对均衡器电路功能的影响。传统可变增益放大器电路一般使用具有源端简并电阻的有源放大器结构，这种结构通过电阻负反馈提供多档衰减增益，具有带宽大，增益稳定，受共模噪声影响小等优势。但是在实现较大增益衰减时，尤其是提供负增益时，由源端简并电阻引入的零点会在高频处会引入非线性。图5(a)是传统可变增益放大器电路的增益频率关系曲线，在实现负增益时，源端简并电阻的阻值较大，在接近电路带宽的频率处增益出现峰化(Peaking)。这种增益峰化会引入非线性，恶化接收信号质量，增加接收端信号误码率(BER)。
发明内容
本发明的目的是为了在可变增益放大器电路中减弱由源端简并电阻引入的零点的影响，避免增益频率曲线出现峰化。
为达到以上目的，本发明采用的技术方案是一种可变增益放大器电路，所述可变增益放大器电路的输入信号和输出信号均采用差分形式传输，所述可变增益放大器电路的电路结构采用差分结构；所述可变增益放大器电路包括差分信号输入端INP、差分信号输入端INN、输入差分对管NM1、输入差分对管NM2、负载电阻R1、负载电阻R2、差分信号输出端OUTP、差分信号输出端OUTN、源端简并电阻阵列RCELL、构成源端简并电容的晶体管PM1和晶体管PM2、第一负载电容阵列CAPCELL1、第二负载电容阵列CAPCELL2、偏置电流源IBIAS、控制单元CONTCELL，还包括构成电流源的晶体管NM8、晶体管NM9、晶体管NM10；
所述控制单元CONTCELL用于将二进制的控制信号CODE<2:0>转换成控制信号SEL<7:1>，并将所述控制信号SEL<7:1>提供给所述源端简并电阻阵列RCELL和所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2；
所述源端简并电阻阵列RCELL用于根据所述控制信号CODE<2:0>转换得到的所述控制信号SEL<7:1>选通不同开关组合，得到不同的Rs值；所述Rs是所述源端简并电阻阵列RCELL的输出电阻值；
所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2用于在所述差分信号输出端OUTP和所述差分信号输出端OUTN提供额外的输出电容，将所述差分信号输出端OUTP和所述差分信号输出端OUTN上的由负载寄生电容引入的极点内移，并提供额外的输出电容，来减弱由所述源端简并电阻阵列RCELL的所述Rs的增大导致的增益频率曲线的峰化；
所述晶体管PM1和所述晶体管PM2构成源端简并电容，所述源端简并电容与所述Rs构成一个零点ωZ，所述零点ωZ用于对所述极点进行补偿，拓展所述可变增益放大器电路的带宽；
所述偏置电流源IBIAS用于为所述晶体管NM8、所述晶体管NM9、所述晶体管NM10提供偏置电压VBN；
所述晶体管NM8、所述晶体管NM9、所述晶体管NM10用于为所述可变增益放大器电路提供偏置电流，确定静态工作点；
所述负载电阻R1、所述负载电阻R2用于为所述可变增益放大器电路的增益提供负载电阻；
所述输入差分对管NM1、所述输入差分对管NM2用于为所述可变增益放大器电路的增益提供跨导。
进一步，
所述输入差分对管NM1的栅端连接差分信号输入端INP，漏端连接所述差分信号输出端OUTN，源端连接所述晶体管NM8的漏端；
所述输入差分对管NM2的栅端连接所述差分信号输入端INN，漏端连接所述差分信号输出端OUTP，源端连接所述晶体管NM9的漏端；
所述负载电阻R1一端连接所述差分信号输出端OUTN，另一端连接第一电源POWER1；
所述负载电阻R2一端连接所述差分信号输出端OUTP，另一端连接第一电源POWER1；
所述源端简并电阻阵列RCELL跨接在所述输入差分对管NM1的源端和所述输入差分对管NM2的源端之间，所述源端简并电阻阵列RCELL的端口SP连接所述输入差分对管NM1的源端，所述源端简并电阻阵列RCELL的端口SN连接所述输入差分对管NM2的源端；
所述第一负载电容阵列CAPCELL1的PLUS端连接第一电源POWER1，MINUS端连接所述差分信号输出端OUTN；
所述第二负载电容阵列CAPCELL2的PLUS端连接第一电源POWER1，MINUS端连接所述差分信号输出端OUTP；
所述晶体管PM1的栅端连接所述输入差分对管NM1的源端，源端和漏端连接第二电源POWER2；
所述晶体管PM2的栅端连接所述输入差分对管NM2的源端，源端和漏端连接第二电源POWER2；
所述晶体管NM8的漏端连接所述输入差分对管NM1的源端，栅端连接所述偏置电流源IBIAS提供的偏置电压VBN，源端连接地；
所述晶体管NM9的漏端连接所述输入差分对管NM2的源端，栅端连接所述偏置电流源IBIAS提供的偏置电压VBN，源端连接地；
所述晶体管NM10栅端和漏端连接所述偏置电流源IBIAS，提供所述偏置电压VBN，源端连接地；
所述偏置电流源IBIAS一端连接所述晶体管NM10的栅端和漏端，另一端连接第三电源POWER3；
所述控制单元CONTCELL提供的所述控制信号SEL<7:1>包括控制信号SEL<1>、控制信号SEL<2>、控制信号SEL<3>、控制信号SEL<4>、控制信号SEL<5>、控制信号SEL<6>、控制信号SEL<7>。
进一步，
所述源端简并电阻阵列RCELL包括所述端口SP、所述端口SN、开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B、电阻R0、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7；
所述电阻R0一端连接所述端口SP，另一端连接所述端口SN；
所述电阻R1一端连接所述开关晶体管NM1A的源端，另一端连接所述开关晶体管NM1B的源端；所述开关晶体管NM1A的栅端连接所述控制信号SEL<1>，漏端连接所述端口SP；所述开关晶体管NM1B的栅端连接所述控制信号SEL<1>，漏端连接所述端口SN；
所述电阻R2一端连接所述开关晶体管NM2A的源端，另一端连接所述开关晶体管NM2B的源端；所述开关晶体管NM2A的栅端连接所述控制信号SEL<2>，漏端连接所述端口SP；所述开关晶体管NM2B的栅端连接所述控制信号SEL<2>，漏端连接所述端口SN；
所述电阻R3一端连接所述开关晶体管NM3A的源端，另一端连接所述开关晶体管NM3B的源端；所述开关晶体管NM3A的栅端连接所述控制信号SEL<3>，漏端连接所述端口SP；所述开关晶体管NM3B的栅端连接所述控制信号SEL<3>，漏端连接所述端口SN；
所述电阻R4一端连接所述开关晶体管NM4A的源端，另一端连接所述开关晶体管NM4B的源端；所述开关晶体管NM4A的栅端连接所述控制信号SEL<4>，漏端连接所述端口SP；所述开关晶体管NM4B的栅端连接所述控制信号SEL<4>，漏端连接所述端口SN；
所述电阻R5一端连接所述开关晶体管NM5A的源端，另一端连接所述开关晶体管NM5B的源端；所述开关晶体管NM5A的栅端连接所述控制信号SEL<5>，漏端连接所述端口SP；所述开关晶体管NM5B的栅端连接所述控制信号SEL<5>，漏端连接所述端口SN；
所述电阻R6一端连接所述开关晶体管NM6A的源端，另一端连接所述开关晶体管NM6B的源端；所述开关晶体管NM6A的栅端连接所述控制信号SEL<6>，漏端连接所述端口SP；所述开关晶体管NM6B的栅端连接所述控制信号SEL<6>，漏端连接所述端口SN；
所述电阻R7一端连接所述开关晶体管NM7A的源端，另一端连接所述开关晶体管NM7B的源端；所述开关晶体管NM7A的栅端连接所述控制信号SEL<7>，漏端连接所述端口SP；所述开关晶体管NM7B的栅端连接所述控制信号SEL<7>，漏端连接所述端口SN。
进一步，
所述源端简并电阻阵列RCELL根据所述控制信号CODE<2:0>转换后得到的所述控制信号SEL<7:1>选通不同开关组合，得到如下几档所述Rs值：
第1档：当所述控制信号CODE<2:0>为000时，所述控制信号SEL<7:1>为1111111，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B都闭合，所述Rs＝R0//R1//R2//R3//R4//R5//R6//R7，此时所述可变增益放大器提供的增益最大；
第2档：当所述控制信号CODE<2:0>为001时，所述控制信号SEL<7:1>为1111110，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B闭合，所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3//R4//R5//R6；
第3档：当所述控制信号CODE<2:0>为010时，所述控制信号SEL<7:1>为1111100，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B闭合，所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3//R4//R5；
第4档：当所述控制信号CODE<2:0>为011时，所述控制信号SEL<7:1>为1111000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B闭合，所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3//R4；
第5档：当所述控制信号CODE<2:0>为100时，所述控制信号SEL<7:1>为1110000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B闭合，所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3；
第6档：当所述控制信号CODE<2:0>为101时，所述控制信号SEL<7:1>为1100000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B闭合，所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2；
第7档：当所述控制信号CODE<2:0>为110时，所述控制信号SEL<7:1>为1000000，所述开关晶体管NM1A、所述开关晶体管NM1B闭合，所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1；
第8档：当所述控制信号CODE<2:0>为111时，所述控制信号SEL<7:1>为0000000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B都关断，所述Rs＝R0，此时所述可变增益放大器提供的增益最小。
进一步，
所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2电路结构相同，包括端口PLUS、端口MINUS、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B；
所述电容C1一端连接所述PLUS端，另一端连接所述开关晶体管PM1B的源端；所述开关晶体管PM1B的栅端连接所述控制信号SEL<1>，漏端连接所述MINUS端；
所述电容C2一端连接所述PLUS端，另一端连接所述开关晶体管PM2B的源端；所述开关晶体管PM2B的栅端连接所述控制信号SEL<2>，漏端连接所述MINUS端；
所述电容C3一端连接所述PLUS端，另一端连接所述开关晶体管PM3B的源端；所述开关晶体管PM3B的栅端连接所述控制信号SEL<3>，漏端连接所述MINUS端；
所述电容C4一端连接所述PLUS端，另一端连接所述开关晶体管PM4B的源端；所述开关晶体管PM4B的栅端连接所述控制信号SEL<4>，漏端连接所述MINUS端；
所述电容C5一端连接所述PLUS端，另一端连接所述开关晶体管PM5B的源端；所述开关晶体管PM5B的栅端连接所述控制信号SEL<5>，漏端连接所述MINUS端；
所述电容C6一端连接所述PLUS端，另一端连接所述开关晶体管PM6B的源端；所述开关晶体管PM6B的栅端连接所述控制信号SEL<6>，漏端连接所述MINUS端；
所述电容C7一端连接所述PLUS端，另一端连接所述开关晶体管PM7B的源端；所述开关晶体管PM7B的栅端连接所述控制信号SEL<7>，漏端连接所述MINUS端。
进一步，
所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2根据所述控制信号CODE<2:0>转换后得到的所述控制信号SEL<7:1>选通不同开关组合，得到如下几档CL值，所述CL是所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2提供的额外的所述输出电容：
第1档：当所述控制信号CODE<2:0>为000时，所述控制信号SEL<7:1>为1111111，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B都关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容CL＝0，此时所述Rs最小，所述可变增益放大器电路提供的增益最大，所述零点ωZ位置最远；
第2档：当所述控制信号CODE<2:0>为001时，所述控制信号SEL<7:1>为1111110，所述开关晶体管PM1B闭合，所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1；
第3档：当所述控制信号CODE<2:0>为010时，所述控制信号SEL<7:1>为1111100，所述开关晶体管PM1B、所述开关晶体管PM2B闭合，所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2；
第4档：当所述控制信号CODE<2:0>为011时，所述控制信号SEL<7:1>为1111000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B闭合，所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3；
第5档：当所述控制信号CODE<2:0>为100时，所述控制信号SEL<7:1>为1110000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B闭合，所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4；
第6档：当所述控制信号CODE<2:0>为101时，所述控制信号SEL<7:1>为1100000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B闭合，所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5；
第7档：当所述控制信号CODE<2:0>为110时，所述控制信号SEL<7:1>为1000000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B闭合，所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5+C6；
第8档：当所述控制信号CODE<2:0>为111时，所述控制信号SEL<7:1>为0000000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B都闭合，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5+C6+C7，此时所述Rs最大，所述可变增益放大器电路提供的增益最小，所述零点ωZ位置最近，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容CL最大，减弱所述零点ωZ对增益频率曲线的峰化作用。
进一步，
所述控制单元CONTCELL包括输入端口、输出端口、编码电路DECODER、反相器INV；所述编码电路DECODER将从所述输入端口输入的二进制的所述控制信号CODE<2:0>进行编码，完成从二进制码到温度计码的转化，所述温度计码再通过所述反相器INV反相输出为所述控制信号SEL<7:1>，所述控制信号SEL<7:1>经所述输出端口输送至所述源端简并电阻阵列RCELL和所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2。
本发明的有益效果在于：
1.本发明提出的一种可变增益放大器电路，控制信号同时控制源端简并电阻阵列RCELL和第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2。通过第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2将输出端(即差分信号输出端OUTP和差分信号输出端OUTN)引入的极点内移，减弱由源端简并电阻引入的零点的影响，避免增益频率曲线出现峰化(Peaking)。图5中的a图是传统的通过源端简并电阻实现可变增益放大器电路的增益频率关系曲线，在实现低增益时，接近电路带宽的频率处电路增益曲线出现峰化。这种增益曲线峰化现象会引入非线性，恶化接收信号质量。图5中的b图是本发明提出的应用于高速串行接口接收端模拟前端电路的一种可变增益放大器电路的增益频率关系曲线，在接收信号频段内保证增益曲线平坦化，有效保证模拟前端电路的线性度，达到减小误码率(BER)的目的。
2.本发明提出的应用于高速串行接口接收端模拟前端电路的一种可变增益放大器电路，通过N位控制信号选择2N档增益，配合信号幅度检测电路和数字控制电路使用，可以根据输入信号幅度，实现高速串行接口接收端模拟前端电路的自动增益控制。
附图说明
图1为本发明具体实施方式中所述的一种可变增益放大器电路的示意图；
图2为本发明具体实施方式中所述的一种可变增益放大器电路的源端简并电阻阵列RCELL的示意图；
图3为本发明具体实施方式中所述的一种可变增益放大器电路的第一负载电容阵列CAPCELL1的示意图(第二负载电容阵列CAPCELL2与第一负载电容阵列CAPCELL1的结构一致)；
图4为本发明背景技术中所述的高速串行接口接收端模拟前端电路的结构示意图(本发明所提供的一种可变增益放大器电路适用于图4所示的高速串行接口接收端模拟前端电路)；
图5为本发明具体实施方式中提供的一种可变增益放大器电路的频率增益关系(b图)与背景技术中所述的传统可变增益放大器电路(a图)的频率增益关系的对比示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
本发明提出的一种可变增益放大器电路能够通过N位控制信号选择2N档增益，在具体实施例中以3位控制信号实现8档增益控制进行说明。
如图1所示，本发明提出的一种可变增益放大器电路的输入差分信号端口为差分信号输入端INP和差分信号输入端INN，输出差分信号端口为差分信号输出端OUTP和差分信号输出端OUTN。采用具有源端简并电阻和源端简并电容的差分CML(CurrentModeLogic)结构，通过选择源端简并电阻阵列RCELL的输出电阻值(RS)、输入差分对管NM1和输入差分对管NM2的跨导(gm)、负载电阻R1和负载电阻R2的电阻值(RL)设计可变增益放大器电路的增益(A0)，见公式(1)。
公式(1)中：
A0是可变增益放大器电路的增益，单位：该增益为输出信号幅度除以输入信号幅度，无量纲，
gm是输入差分对管NM1和输入差分对管NM2的跨导，单位：西门子(S)，
RS是源端简并电阻阵列RCELL的输出电阻值，单位：欧姆，
RL是负载电阻R1和负载电阻R2的电阻值，单位：欧姆，
输入差分对管NM1的栅端连接差分信号输入端INP，漏端连接差分信号输出端OUTN，源端连接构成电流源的晶体管NM8的漏端；
输入差分对管NM2的栅端连接差分信号输入端INN，漏端连接差分信号输出端OUTP，源端连接构成电流源的晶体管NM9的漏端。
负载电阻R1一端连接差分信号输出端OUTN，另一端连接第一电源POWER1；
负载电阻R2一端连接差分信号输出端OUTP，另一端连接第一电源POWER1；
构成电流源的晶体管NM8的漏端连接输入差分对管NM1的源端，栅端连接偏置电压VBN，源端连接地；
构成电流源的晶体管NM9的漏端连接输入差分对管NM2的源端，栅端连接偏置电压VBN，源端连接地；
构成电流镜的晶体管NM10栅端和漏端连接偏置电流源IBIAS，提供偏置电压VBN，源端连接地；
偏置电流源IBIAS一端连接晶体管NM10的栅端和漏端，另一端连接第三电源POWER3；
控制单元CONTCELL用于将二进制的控制信号CODE<2:0>转换成控制信号SEL<7:1>，并将控制信号SEL<7:1>提供给源端简并电阻阵列RCELL和第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2；
控制单元CONTCELL包括输入端口、输出端口、编码电路DECODER、反相器INV；所述编码电路DECODER将从所述输入端口输入的二进制的所述控制信号CODE<2:0>进行编码，完成从二进制码到温度计码的转化，所述温度计码再通过所述反相器INV反相输出为所述控制信号SEL<7:1>，所述控制信号SEL<7:1>经所述输出端口输送至所述源端简并电阻阵列RCELL和所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2
控制单元CONTCELL提供的控制信号SEL<7:1>包括控制信号SEL<1>、控制信号SEL<2>、控制信号SEL<3>、控制信号SEL<4>、控制信号SEL<5>、控制信号SEL<6>、控制信号SEL<7>。
如图2所示，源端简并电阻阵列RCELL包括端口SP、端口SN、开关晶体管NM1A，开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B、电阻R0、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7。源端简并电阻阵列RCELL根据二进制的控制信号CODE<2:0>转换后得到的控制信号SEL<7:1>选通不同开关组合，得到不同的Rs值，具体如下：
第1档：当控制信号CODE<2:0>为000时，控制信号SEL<7:1>为1111111，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B都闭合，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1//R2//R3//R4//R5//R6//R7，此时可变增益放大器提供的增益最大；
第2档：当控制信号CODE<2:0>为001时，控制信号SEL<7:1>为1111110，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B闭合，开关晶体管NM7A、开关晶体管NM7B关断，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1//R2//R3//R4//R5//R6；
第3档：当控制信号CODE<2:0>为010时，控制信号SEL<7:1>为1111100，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B闭合，开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B关断，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1//R2//R3//R4//R5；
第4档：当控制信号CODE<2:0>为011时，控制信号SEL<7:1>为1111000，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B闭合，开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B关断，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1//R2//R3//R4；
第5档：当控制信号CODE<2:0>为100时，控制信号SEL<7:1>为1110000，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B闭合，开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B关断，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1//R2//R3；
第6档：当控制信号CODE<2:0>为101时，控制信号SEL<7:1>为1100000，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B闭合，开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B关断，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1//R2；
第7档：当控制信号CODE<2:0>为110时，控制信号SEL<7:1>为1000000，开关晶体管NM1A、开关晶体管NM1B闭合，开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B关断，源端简并电阻阵列RCELL的输出电阻RS＝R0//R1；
第8档：当控制信号CODE<2:0>为111时，控制信号SEL<7:1>为0000000，开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B都关断，源端简并电阻阵列RCELL的输出电阻RS＝R0，此时可变增益放大器提供的增益最小；
源端简并电容(CS)由晶体管PM1和晶体管PM2构成，晶体管PM1的栅端连接输入差分对管NM1的源端，源端和漏端连接第二电源POWER2；晶体管PM2的栅端连接输入差分对管NM2的源端，源端和漏端第二电源POWER2。
源端简并电容(CS)与源端简并电阻阵列RCELL的输出电阻值RS构成一个零点ωZ，该零点ωZ对由差分信号输出端OUTP和差分信号输出端OUTN上的负载寄生电容(CC)引入的极点进行补偿，拓展可变增益放大器电路的带宽。
源端简并电容(CS)的电容值的大小选择保证在源端简并电阻阵列RCELL的输出电阻值(RS)最小时，即可变增益放大器电路提供的最大增益频率曲线处于临界峰化。
零点ωZ与源端简并电容(CS)、源端简并电阻阵列RCELL的输出电阻值(RS)的关系如公式(2)所示：
公式(2)中：
ωZ是源端简并电容(CS)与源端简并电阻阵列RCELL的输出电阻值(RS)构成的一个零点，单位：弧度/秒(rad/s)，
gm是输入差分对管NM1和输入差分对管NM2的跨导，单位：西门子(S)，
RS是源端简并电阻阵列RCELL的输出电阻值，单位：欧姆，
CS是源端简并电容的值，单位：法拉。
随着控制信号CODE<2:0>从000变化到111，源端简并电阻阵列RCELL的输出电阻值(RS)不断增大，可变增益放大器提供的增益不断减小，而源端引入的零点ωZ不断减小，而由差分信号输出端OUTP和差分信号输出端OUTN上的负载寄生电容(CC)引入的极点位置不变，导致增益频率曲线出现峰化，不能保证在信号频率范围内提供均匀增益。本发明提出的一种可变增益放大器电路通过第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2在差分信号输出端OUTP和差分信号输出端OUTN提供额外的输出电容(CL)来减弱由源端简并电阻增大导致的增益频率曲线的峰化。
如图3所示，所述第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2电路结构相同，包括PLUS端口、MINUS端口、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B。第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2根据二进制的控制信号CODE<2:0>转换后得到的控制信号SEL<7:1>选通不同开关组合，得到8档不同的CL值。此时差分信号输出端OUTP和差分信号输出端OUTN的总电容(CP)为负载寄生电容(CC)和第一负载电容阵列CAPCELL1/第二负载电容阵列CAPCELL2的输出电容之和CP＝CL+CC。
通过公式(3)来表达第一负载电容阵列CAPCELL1/第二负载电容阵列CAPCELL2在输出端引入额外的输出电容(CL)，可以将差分信号输出端OUTP和差分信号输出端OUTN上的由负载寄生电容(CC)引入的极点内推：
公式(3)中：
ωP是差分信号输出端OUTP和差分信号输出端OUTN上的由负载寄生电容(CC)引入的极点的值，单位：弧度/秒(rad/s)；
RL是负载电阻R1和负载电阻R2的电阻值，单位：欧姆；
CP是差分信号输出端OUTP和差分信号输出端OUTN的总电容的值，CP＝CL+CC，单位：法拉；
CL是第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2在差分信号输出端OUTP和差分信号输出端OUTN提供额外的输出电容，单位：法拉；
CC是差分信号输出端OUTP和差分信号输出端OUTN上的负载寄生电容，单位：法拉；
8档不同的CL值具体如下：
第1档：当控制信号CODE<2:0>为000时，控制信号SEL<7:1>为1111111，开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B都关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容CL＝0，此时源端简并电阻阵列RCELL的输出电阻RS最小，可变增益放大器电路提供的增益最大，零点ωZ位置最远；
第2档：当控制信号CODE<2:0>为001时，控制信号SEL<7:1>为1111110，开关晶体管PM1B闭合，开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1；
第3档：当控制信号CODE<2:0>为010时，控制信号SEL<7:1>为1111100，开关晶体管PM1B、开关晶体管PM2B闭合，开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2；
第4档：当控制信号CODE<2:0>为011时，控制信号SEL<7:1>为1111000，开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B闭合，开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3；
第5档：当控制信号CODE<2:0>为100时，控制信号SEL<7:1>为1110000，开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B闭合，开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4；
第6档：当控制信号CODE<2:0>为101时，控制信号SEL<7:1>为1100000，开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B闭合，开关晶体管PM6B、开关晶体管PM7B关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5；
第7档：当控制信号CODE<2:0>为110时，控制信号SEL<7:1>为1000000，开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B闭合，开关晶体管PM7B关断，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5+C6；
第8档：当控制信号CODE<2:0>为111时，控制信号SEL<7:1>为0000000，开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B都闭合，第一负载电容阵列CAPCELL1和第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5+C6+C7，此时源端简并电阻阵列RCELL的输出电阻RS最大，可变增益放大器电路提供的增益最小，零点ωZ位置最近，负载电容阵列输出电容CL最大，减弱零点ωZ对增益频率曲线的峰化作用。
本发明所述的装置并不限于具体实施方式中所述的实施例，本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围。

Claims (7)

1.一种可变增益放大器电路，其特征在于：所述可变增益放大器电路的输入信号和输出信号均采用差分形式传输，所述可变增益放大器电路的电路结构采用差分结构；所述可变增益放大器电路包括差分信号输入端INP、差分信号输入端INN、输入差分对管NM1、输入差分对管NM2、负载电阻R1、负载电阻R2、差分信号输出端OUTP、差分信号输出端OUTN、源端简并电阻阵列RCELL、构成源端简并电容的晶体管PM1和晶体管PM2、第一负载电容阵列CAPCELL1、第二负载电容阵列CAPCELL2、偏置电流源IBIAS、控制单元CONTCELL，还包括构成电流源的晶体管NM8、晶体管NM9、晶体管NM10；通过N位控制信号选择2N档增益，配合信号幅度检测电路和数字控制电路使用，根据输入信号幅度，实现高速串行接口接收端模拟前端电路的自动增益控制；
所述控制单元CONTCELL用于将二进制的控制信号CODE<2:0>转换成控制信号SEL<7:1>，并将所述控制信号SEL<7:1>提供给所述源端简并电阻阵列RCELL和所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2；
所述源端简并电阻阵列RCELL用于根据所述控制信号CODE<2:0>转换得到的所述控制信号SEL<7:1>选通不同开关组合，得到不同的Rs值；所述Rs是所述源端简并电阻阵列RCELL的输出电阻值；
所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2用于在所述差分信号输出端OUTP和所述差分信号输出端OUTN提供额外的输出电容，将所述差分信号输出端OUTP和所述差分信号输出端OUTN上的由负载寄生电容引入的极点内移，来减弱由所述源端简并电阻阵列RCELL的所述Rs的增大导致的增益频率曲线的峰化；
所述晶体管PM1和所述晶体管PM2构成源端简并电容，所述源端简并电容与所述Rs构成一个零点ωZ，所述零点ωZ用于对所述极点进行补偿，拓展所述可变增益放大器电路的带宽；
所述偏置电流源IBIAS用于为所述晶体管NM8、所述晶体管NM9、所述晶体管NM10提供偏置电压VBN；
所述晶体管NM8、所述晶体管NM9、所述晶体管NM10用于为所述可变增益放大器电路提供偏置电流，确定静态工作点；
所述负载电阻R1、所述负载电阻R2用于为所述可变增益放大器电路的增益提供负载电阻；
所述输入差分对管NM1、所述输入差分对管NM2用于为所述可变增益放大器电路的增益提供跨导。
2.如权利要求1所述的一种可变增益放大器电路，其特征在于：所述输入差分对管NM1的栅端连接差分信号输入端INP，漏端连接所述差分信号输出端OUTN，源端连接所述晶体管NM8的漏端；
所述输入差分对管NM2的栅端连接所述差分信号输入端INN，漏端连接所述差分信号输出端OUTP，源端连接所述晶体管NM9的漏端；
所述负载电阻R1一端连接所述差分信号输出端OUTN，另一端连接第一电源POWER1；
所述负载电阻R2一端连接所述差分信号输出端OUTP，另一端连接第一电源POWER1；
所述源端简并电阻阵列RCELL跨接在所述输入差分对管NM1的源端和所述输入差分对管NM2的源端之间，所述源端简并电阻阵列RCELL的端口SP连接所述输入差分对管NM1的源端，所述源端简并电阻阵列RCELL的端口SN连接所述输入差分对管NM2的源端；
所述第一负载电容阵列CAPCELL1的PLUS端连接第一电源POWER1，MINUS端连接所述差分信号输出端OUTN；
所述第二负载电容阵列CAPCELL2的PLUS端连接第一电源POWER1，MINUS端连接所述差分信号输出端OUTP；
所述晶体管PM1的栅端连接所述输入差分对管NM1的源端，源端和漏端连接第二电源POWER2；
所述晶体管PM2的栅端连接所述输入差分对管NM2的源端，源端和漏端连接第二电源POWER2；
所述晶体管NM8的漏端连接所述输入差分对管NM1的源端，栅端连接所述偏置电流源IBIAS提供的偏置电压VBN，源端连接地；
所述晶体管NM9的漏端连接所述输入差分对管NM2的源端，栅端连接所述偏置电流源IBIAS提供的偏置电压VBN，源端连接地；
所述晶体管NM10栅端和漏端连接所述偏置电流源IBIAS，提供所述偏置电压VBN，源端连接地；
所述偏置电流源IBIAS一端连接所述晶体管NM10的栅端和漏端，另一端连接第三电源POWER3；
所述控制单元CONTCELL提供的所述控制信号SEL<7:1>包括控制信号SEL<1>、控制信号SEL<2>、控制信号SEL<3>、控制信号SEL<4>、控制信号SEL<5>、控制信号SEL<6>、控制信号SEL<7>。
3.如权利要求2所述的一种可变增益放大器电路，其特征在于：所述源端简并电阻阵列RCELL包括所述端口SP、所述端口SN、开关晶体管NM1A、开关晶体管NM1B、开关晶体管NM2A、开关晶体管NM2B、开关晶体管NM3A、开关晶体管NM3B、开关晶体管NM4A、开关晶体管NM4B、开关晶体管NM5A、开关晶体管NM5B、开关晶体管NM6A、开关晶体管NM6B、开关晶体管NM7A、开关晶体管NM7B、电阻R0、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7；
所述电阻R0一端连接所述端口SP，另一端连接所述端口SN；
所述电阻R1一端连接所述开关晶体管NM1A的源端，另一端连接所述开关晶体管NM1B的源端；所述开关晶体管NM1A的栅端连接所述控制信号SEL<1>，漏端连接所述端口SP；所述开关晶体管NM1B的栅端连接所述控制信号SEL<1>，漏端连接所述端口SN；
所述电阻R2一端连接所述开关晶体管NM2A的源端，另一端连接所述开关晶体管NM2B的源端；所述开关晶体管NM2A的栅端连接所述控制信号SEL<2>，漏端连接所述端口SP；所述开关晶体管NM2B的栅端连接所述控制信号SEL<2>，漏端连接所述端口SN；
所述电阻R3一端连接所述开关晶体管NM3A的源端，另一端连接所述开关晶体管NM3B的源端；所述开关晶体管NM3A的栅端连接所述控制信号SEL<3>，漏端连接所述端口SP；所述开关晶体管NM3B的栅端连接所述控制信号SEL<3>，漏端连接所述端口SN；
所述电阻R4一端连接所述开关晶体管NM4A的源端，另一端连接所述开关晶体管NM4B的源端；所述开关晶体管NM4A的栅端连接所述控制信号SEL<4>，漏端连接所述端口SP；所述开关晶体管NM4B的栅端连接所述控制信号SEL<4>，漏端连接所述端口SN；
所述电阻R5一端连接所述开关晶体管NM5A的源端，另一端连接所述开关晶体管NM5B的源端；所述开关晶体管NM5A的栅端连接所述控制信号SEL<5>，漏端连接所述端口SP；所述开关晶体管NM5B的栅端连接所述控制信号SEL<5>，漏端连接所述端口SN；
所述电阻R6一端连接所述开关晶体管NM6A的源端，另一端连接所述开关晶体管NM6B的源端；所述开关晶体管NM6A的栅端连接所述控制信号SEL<6>，漏端连接所述端口SP；所述开关晶体管NM6B的栅端连接所述控制信号SEL<6>，漏端连接所述端口SN；
所述电阻R7一端连接所述开关晶体管NM7A的源端，另一端连接所述开关晶体管NM7B的源端；所述开关晶体管NM7A的栅端连接所述控制信号SEL<7>，漏端连接所述端口SP；所述开关晶体管NM7B的栅端连接所述控制信号SEL<7>，漏端连接所述端口SN。
4.如权利要求3所述的一种可变增益放大器电路，其特征在于，所述源端简并电阻阵列RCELL根据所述控制信号CODE<2:0>转换后得到的所述控制信号SEL<7:1>选通不同开关组合，得到如下几档所述Rs值：
第1档：当所述控制信号CODE<2:0>为000时，所述控制信号SEL<7:1>为1111111，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B都闭合，所述Rs＝R0//R1//R2//R3//R4//R5//R6//R7，此时所述可变增益放大器提供的增益最大；
第2档：当所述控制信号CODE<2:0>为001时，所述控制信号SEL<7:1>为1111110，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B闭合，所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3//R4//R5//R6；
第3档：当所述控制信号CODE<2:0>为010时，所述控制信号SEL<7:1>为1111100，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B闭合，所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3//R4//R5；
第4档：当所述控制信号CODE<2:0>为011时，所述控制信号SEL<7:1>为1111000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B闭合，所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3//R4；
第5档：当所述控制信号CODE<2:0>为100时，所述控制信号SEL<7:1>为1110000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B闭合，所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2//R3；
第6档：当所述控制信号CODE<2:0>为101时，所述控制信号SEL<7:1>为1100000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B闭合，所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1//R2；
第7档：当所述控制信号CODE<2:0>为110时，所述控制信号SEL<7:1>为1000000，所述开关晶体管NM1A、所述开关晶体管NM1B闭合，所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B关断，所述Rs＝R0//R1；
第8档：当所述控制信号CODE<2:0>为111时，所述控制信号SEL<7:1>为0000000，所述开关晶体管NM1A、所述开关晶体管NM1B、所述开关晶体管NM2A、所述开关晶体管NM2B、所述开关晶体管NM3A、所述开关晶体管NM3B、所述开关晶体管NM4A、所述开关晶体管NM4B、所述开关晶体管NM5A、所述开关晶体管NM5B、所述开关晶体管NM6A、所述开关晶体管NM6B、所述开关晶体管NM7A、所述开关晶体管NM7B都关断，所述Rs＝R0，此时所述可变增益放大器提供的增益最小。
5.如权利要求2所述的一种可变增益放大器电路，其特征在于：所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2电路结构相同，包括端口PLUS、端口MINUS、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、开关晶体管PM1B、开关晶体管PM2B、开关晶体管PM3B、开关晶体管PM4B、开关晶体管PM5B、开关晶体管PM6B、开关晶体管PM7B；
所述电容C1一端连接所述PLUS端，另一端连接所述开关晶体管PM1B的源端；所述开关晶体管PM1B的栅端连接所述控制信号SEL<1>，漏端连接所述MINUS端；
所述电容C2一端连接所述PLUS端，另一端连接所述开关晶体管PM2B的源端；所述开关晶体管PM2B的栅端连接所述控制信号SEL<2>，漏端连接所述MINUS端；
所述电容C3一端连接所述PLUS端，另一端连接所述开关晶体管PM3B的源端；所述开关晶体管PM3B的栅端连接所述控制信号SEL<3>，漏端连接所述MINUS端；
所述电容C4一端连接所述PLUS端，另一端连接所述开关晶体管PM4B的源端；所述开关晶体管PM4B的栅端连接所述控制信号SEL<4>，漏端连接所述MINUS端；
所述电容C5一端连接所述PLUS端，另一端连接所述开关晶体管PM5B的源端；所述开关晶体管PM5B的栅端连接所述控制信号SEL<5>，漏端连接所述MINUS端；
所述电容C6一端连接所述PLUS端，另一端连接所述开关晶体管PM6B的源端；所述开关晶体管PM6B的栅端连接所述控制信号SEL<6>，漏端连接所述MINUS端；
所述电容C7一端连接所述PLUS端，另一端连接所述开关晶体管PM7B的源端；所述开关晶体管PM7B的栅端连接所述控制信号SEL<7>，漏端连接所述MINUS端。
6.如权利要求5所述的一种可变增益放大器电路，其特征在于，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2根据所述控制信号CODE<2:0>转换后得到的所述控制信号SEL<7:1>选通不同开关组合，得到如下几档CL值，所述CL是所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2提供的额外的所述输出电容：
第1档：当所述控制信号CODE<2:0>为000时，所述控制信号SEL<7:1>为1111111，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B都关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容CL＝0，此时所述Rs最小，所述可变增益放大器电路提供的增益最大，所述零点ωZ位置最远；
第2档：当所述控制信号CODE<2:0>为001时，所述控制信号SEL<7:1>为1111110，所述开关晶体管PM1B闭合，所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1；
第3档：当所述控制信号CODE<2:0>为010时，所述控制信号SEL<7:1>为1111100，所述开关晶体管PM1B、所述开关晶体管PM2B闭合，所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2；
第4档：当所述控制信号CODE<2:0>为011时，所述控制信号SEL<7:1>为1111000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B闭合，所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3；
第5档：当所述控制信号CODE<2:0>为100时，所述控制信号SEL<7:1>为1110000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B闭合，所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4；
第6档：当所述控制信号CODE<2:0>为101时，所述控制信号SEL<7:1>为1100000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B闭合，所述开关晶体管PM6B、所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5；
第7档：当所述控制信号CODE<2:0>为110时，所述控制信号SEL<7:1>为1000000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B闭合，所述开关晶体管PM7B关断，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5+C6；
第8档：当所述控制信号CODE<2:0>为111时，所述控制信号SEL<7:1>为0000000，所述开关晶体管PM1B、所述开关晶体管PM2B、所述开关晶体管PM3B、所述开关晶体管PM4B、所述开关晶体管PM5B、所述开关晶体管PM6B、所述开关晶体管PM7B都闭合，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容相同，均为CL＝C1+C2+C3+C4+C5+C6+C7，此时所述Rs最大，所述可变增益放大器电路提供的增益最小，所述零点ωZ位置最近，所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2的输出电容CL最大，减弱所述零点ωZ对增益频率曲线的峰化作用。
7.如权利要求2所述的一种可变增益放大器电路，其特征在于：所述控制单元CONTCELL包括输入端口、输出端口、编码电路DECODER、反相器INV；所述编码电路DECODER将从所述输入端口输入的二进制的所述控制信号CODE<2:0>进行编码，完成从二进制码到温度计码的转化，所述温度计码再通过所述反相器INV反相输出为所述控制信号SEL<7:1>，所述控制信号SEL<7:1>经所述输出端口输送至所述源端简并电阻阵列RCELL和所述第一负载电容阵列CAPCELL1和所述第二负载电容阵列CAPCELL2。
CN201911119563.1A 2019-11-15 2019-11-15 一种可变增益放大器电路 Active CN110995186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911119563.1A CN110995186B (zh) 2019-11-15 2019-11-15 一种可变增益放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911119563.1A CN110995186B (zh) 2019-11-15 2019-11-15 一种可变增益放大器电路

Publications (2)

Publication Number Publication Date
CN110995186A CN110995186A (zh) 2020-04-10
CN110995186B true CN110995186B (zh) 2023-10-20

Family

ID=70084456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911119563.1A Active CN110995186B (zh) 2019-11-15 2019-11-15 一种可变增益放大器电路

Country Status (1)

Country Link
CN (1) CN110995186B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111835305B (zh) * 2020-07-01 2024-09-17 牛芯半导体(深圳)有限公司 新型可编程线性均衡电路
CN115133887A (zh) * 2022-07-18 2022-09-30 上海米硅科技有限公司 一种增益自动调节放大器及放大器增益调节方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238407A (ja) * 1991-01-22 1992-08-26 Nippon Telegr & Teleph Corp <Ntt> 可変利得増幅器
CN103051299A (zh) * 2011-10-17 2013-04-17 中国科学院微电子研究所 一种应用于通信系统发射端的可编程增益放大器
WO2014080586A1 (ja) * 2012-11-22 2014-05-30 パナソニック株式会社 可変利得増幅器、およびこれを備えたチューナシステム
CN204632095U (zh) * 2015-05-25 2015-09-09 成都数字媒体产业化基地有限公司 一种数字信息播放传输装置
JP2019146044A (ja) * 2018-02-21 2019-08-29 日本電信電話株式会社 可変利得増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352238B2 (en) * 2006-06-21 2008-04-01 Newport Media, Inc. dB-linear analog variable gain amplifier (VGA) realization system and method
US10027297B2 (en) * 2016-09-16 2018-07-17 Qualcomm Incorporated Variable gain amplifier with coupled degeneration resistance and capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238407A (ja) * 1991-01-22 1992-08-26 Nippon Telegr & Teleph Corp <Ntt> 可変利得増幅器
CN103051299A (zh) * 2011-10-17 2013-04-17 中国科学院微电子研究所 一种应用于通信系统发射端的可编程增益放大器
WO2014080586A1 (ja) * 2012-11-22 2014-05-30 パナソニック株式会社 可変利得増幅器、およびこれを備えたチューナシステム
CN204632095U (zh) * 2015-05-25 2015-09-09 成都数字媒体产业化基地有限公司 一种数字信息播放传输装置
JP2019146044A (ja) * 2018-02-21 2019-08-29 日本電信電話株式会社 可変利得増幅器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
何晓丰 ; 莫太山 ; 王晴晖 ; 马成炎 ; 叶甜春 ; .高精度宽带数字控制可变增益放大器的设计.微电子学.2012,(第04期),12-16. *
王自强等.CMOS 宽带可变增益放大器.半导体学报.2005,第26卷(第26期),2401-2406. *
高精度宽带数字控制可变增益放大器的设计;何晓丰;莫太山;王晴晖;马成炎;叶甜春;;微电子学(第04期);458-472 *

Also Published As

Publication number Publication date
CN110995186A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
JP4032720B2 (ja) 自動利得制御回路
US7034606B2 (en) VGA-CTF combination cell for 10 Gb/s serial data receivers
WO2017071002A1 (en) Combined low and high frequency continuous-time linear equalizers
US10622955B2 (en) Variable gain amplifiers for communication systems
US11165456B2 (en) Methods and apparatus for a continuous time linear equalizer
CN110995186B (zh) 一种可变增益放大器电路
JP2013115562A (ja) トランスインピーダンスアンプ
CN213461678U (zh) 连续时间线性均衡器
CN113422586B (zh) 一种高能效的均衡器架构
TWI745970B (zh) 接收機前端
CN104734714A (zh) 辐射探测中单极性快脉冲的信号调理方法及信号调理系统
US9787272B2 (en) Linearizing and reducing peaking simultaneously in single-to-differential wideband radio frequency variable gain trans-impedance amplifier (TIA) for optical communication
Xie et al. Low-noise high-linearity 56Gb/s PAM-4 optical receiver in 45nm SOI CMOS
CN103379063A (zh) 线性均衡器
Liao et al. A 10Gb/s CMOS AGC amplifier with 35dB dynamic range for 10Gb Ethernet
US7724061B2 (en) Active clamp circuit for electronic components
CN108206680B (zh) 可变增益放大器
US11855598B2 (en) Variable gain amplifier including impedance ladder circuit with exponentially dependent degeneration resistance
CN113206810B (zh) 一种可调均衡器及调整方法
JP2012151539A (ja) 送信電力制御回路
CN107733383B (zh) 一种跨阻放大电路及其设计方法
Yao et al. A low-noise 56Gbps PAM-4 linear optical receiver in 40nm CMOS
US11750162B1 (en) Variable gain amplifier system including separate bandwidth control based on inductance contribution
US20200412316A1 (en) Low-voltage high-speed programmable equalization circuit
US11855599B2 (en) Circuits, equalizers and related methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant