CN110993518A - 一种键合结构及其制造方法 - Google Patents

一种键合结构及其制造方法 Download PDF

Info

Publication number
CN110993518A
CN110993518A CN201911319556.6A CN201911319556A CN110993518A CN 110993518 A CN110993518 A CN 110993518A CN 201911319556 A CN201911319556 A CN 201911319556A CN 110993518 A CN110993518 A CN 110993518A
Authority
CN
China
Prior art keywords
nth
chip
lead
gap
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911319556.6A
Other languages
English (en)
Other versions
CN110993518B (zh
Inventor
占迪
刘天建
叶国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201911319556.6A priority Critical patent/CN110993518B/zh
Publication of CN110993518A publication Critical patent/CN110993518A/zh
Application granted granted Critical
Publication of CN110993518B publication Critical patent/CN110993518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种键合结构及其制造方法，依次键合第n芯片结构，第n芯片结构包括至少一层芯片，芯片中形成有衬垫且暴露于芯片的侧边缘，在各裸片之上依次键合第n芯片结构，第n芯片结构之间具有第n间隙，当n为1时，至少部分衬垫暴露于第1间隙中，沿第1间隙侧壁形成连接第1芯片结构的衬垫与裸片上的衬垫的第1引线，当n＞1时，至少部分第n‑1引线暴露于第n间隙中，沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n‑1引线的第n引线。该方法通过沿芯片结构之间的间隙侧壁形成引线，利用引线将芯片侧边缘的衬垫与裸片上的衬垫连接，从而实现芯片之间的电连接，无需通过穿过衬底的金属连接孔实现芯片间的互连，也不需要占用芯片面积。

Description

一种键合结构及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种键合结构及其制造方法。
背景技术
随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，芯片结构向着三维方向发展，而晶圆级封装技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，可以实现不同技术节点、不同尺寸芯片间的互连，具有灵活度高的优点。在晶圆堆叠键合后，芯片间的电性连接通常利用金属连接孔实现，需要占用额外的芯片面积，且工艺实现难度高。
发明内容
有鉴于此，本发明的目的在于提供一种键合结构及其制造方法，减少芯片占用面积，降低工艺实现难度。
为实现上述目的，本发明有如下技术方案：
一种键合结构的制造方法，包括：
提供晶圆，所述晶圆具有阵列排布的裸片，所述裸片上形成有衬垫；
依次键合第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘，n从1至N，N≥1(n，N都为整数)，所述键合包括：
在各所述裸片之上依次键合所述第n芯片结构，所述第n芯片结构之间具有第n间隙；
当n为1时，至少所述裸片的部分衬垫暴露于第1间隙中，沿所述第1间隙侧壁形成连接第1芯片结构的衬垫与所述裸片的衬垫的第1引线；
当n＞1时，至少部分第n-1引线暴露于所述第n间隙中，沿所述第n间隙侧壁形成连接所述第n芯片结构的衬垫与所述第n-1引线的第n引线。
可选的，形成所述第n引线的方法包括：
在所述第n间隙中形成第n介质层；
在所述第n介质层中形成第n开口，所述第n开口暴露所述第n芯片结构的侧壁，当n为1时，第1开口还暴露所述裸片的衬垫，当n＞1时，所述第n开口还暴露所述第n-1引线；
在所述第n开口中形成所述第n引线，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
可选的，形成所述第n引线的方法包括：
在所述第n间隙中填充所述第n引线，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
可选的，在填充所述第n引线之前，还包括：
在所述第n间隙中填充第n介质层，并进行所述第n芯片结构中表层衬底的减薄；
去除所述第n介质层。
可选的，所述芯片通过晶圆级测试。
一种键合结构，包括：
晶圆，所述晶圆具有阵列排布的裸片，所述裸片上形成有衬垫；
各裸片之上的芯片堆叠，所述芯片堆叠包括依次键合的第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘；所述第n芯片结构之间具有第n间隙，n从1至N，N≥1(n，N为整数)；
所述第n间隙中的第n引线；
其中，当n为1时，至少所述裸片的部分衬垫暴露于第1间隙中，第1引线沿所述第1间隙侧壁将第1芯片结构的衬垫连接至所述裸片的衬垫；
当n＞1时，至少部分第n-1引线暴露于所述第n间隙中，所述第n引线沿所述第n间隙侧壁将所述第n芯片结构的衬垫连接至所述第n-1引线。
可选的，所述第n间隙中形成有第n介质层，所述第n介质层中还形成有第n开口，所述第n开口暴露所述第n芯片结构的侧壁，当n为1时，第1开口还暴露所述裸片的衬垫，当n＞1时，所述第n开口还暴露所述第n-1引线；
所述第n引线形成于所述第n开口中，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
可选的，所述第n引线填充于所述第n间隙中，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
可选的，所述芯片通过晶圆级测试。
一种键合结构，包括：
裸片；
裸片上的芯片堆叠，所述芯片堆叠包括依次键合的第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘，n从1至N，N≥1(n，N为整数)；
从第N芯片结构的侧壁延伸至第1芯片结构的底部直至所述裸片的衬垫、以电连接各芯片结构的衬垫和所述裸片的衬垫的引线。
可选的，所述芯片堆叠的数量为多个，所述引线形成于所述芯片堆叠之间且与两侧的所述芯片堆叠电连接。
本发明实施例提供的一种键合结构的制造方法，提供晶圆，晶圆具有阵列排布的裸片，裸片上形成有衬垫，而后依次键合第n芯片结构，第n芯片结构包括至少一层芯片，芯片中形成有衬垫，衬垫暴露于芯片的侧边缘，键合包括：在各裸片之上依次键合第n芯片结构，第n芯片结构之间具有第n间隙，当n为1时，至少裸片的部分衬垫暴露于第1间隙中，沿第1间隙侧壁形成连接第1芯片结构的衬垫与裸片的衬垫的第1引线，当n＞1时，至少部分第n-1引线暴露于第n间隙中，沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n-1引线的第n引线。该方法通过沿芯片结构之间的间隙侧壁形成引线，利用引线将芯片侧边缘的衬垫与裸片上的衬垫连接，从而实现芯片之间的电连接，无需通过穿过衬底的金属连接孔实现芯片间的互连，也不需要占用芯片面积，降低工艺的实现难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1-32示出了根据本发明实施例的制造方法形成键合结构过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，芯片结构向着三维方向发展，而晶圆级封装技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，可以实现不同技术节点、不同尺寸芯片间的互连，具有灵活度高的优点。在晶圆堆叠键合后，芯片间的电性连接通常利用金属连接孔实现，需要占用额外的芯片面积，且工艺实现难度高。
为此，本申请提供了一种键合结构的制造方法，提供晶圆，晶圆具有阵列排布的裸片，裸片上形成有衬垫，而后依次键合第n芯片结构，第n芯片结构包括至少一层芯片，芯片中形成有衬垫，衬垫暴露于芯片的侧边缘，键合包括：在各裸片之上依次键合第n芯片结构，第n芯片结构之间具有第n间隙，当n为1时，至少裸片的部分衬垫暴露于第1间隙中，沿第1间隙侧壁形成连接第1芯片结构的衬垫与裸片的衬垫的第1引线，当n＞1时，至少部分第n-1引线暴露于第n间隙中，沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n-1引线的第n引线。该方法通过沿芯片结构之间的间隙侧壁形成引线，利用引线将芯片侧边缘的衬垫与裸片上的衬垫连接，从而实现芯片之间的电连接，无需通过穿过衬底的金属连接孔实现芯片间的互连，也不需要占用芯片面积，降低工艺的实现难度。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图1-32对具体的实施例进行详细的描述。
参考图1所示，提供晶圆100，所述晶圆100具有阵列排布的裸(die)片110，所述裸片110上形成有衬垫111。
在本申请实施例中，晶圆100上的裸片110呈阵列排布，裸片110之间为切割道，晶圆100的裸片110可以包括器件结构(图未示出)，器件结构可以包括MOS场效应晶体管器件、存储器件和/或其他无源器件，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAND型闪存等浮栅型场效应晶体管或者铁电存储器、形变存储器等，器件结构可以为平面型器件或立体型器件，立体型器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等。
裸片110上形成有衬垫111，裸片110中还可以形成有与器件结构电连接的互连结构(图未示出)，衬垫111可以与互连结构电连接，这样衬垫111可以与裸片110中的器件结构实现互连，裸片110上的衬垫111可以作为与其他芯片实现电连接的电连接层，实现芯片之间器件结构的电连接。衬垫111可以为导电材料，通常为金属材料，例如可以为铜。衬垫111例如可以是金属线，也可以是金属垫片。
衬垫111可以形成于裸片110内靠近边缘的位置，可以形成于裸片110表面的侧边缘，也可以形成于靠近切割道的区域。衬垫111可以形成于裸片110的一侧或几侧，晶圆100上的某一列的裸片110上的衬垫111可以位于裸片110表面的同一位置，也可以位于裸片110表面的不同位置，晶圆100上的不同列的裸片110上的衬垫111可以位于裸片110表面的同一位置，也可以位于裸片110表面的不同位置。
本申请实施例中，依次键合第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘，n从1至N，N≥1，(n，N为整数)参考图16和32所示。
依次键合为沿垂直于晶圆方向的键合，垂直方向上键合的芯片结构的数量可以为一个或多个，在各裸片内可以键合一个或多个相同或不同的芯片结构，每一个芯片结构可以包括单层芯片，可以包括多层芯片，多层芯片可以是由两个或两个以上芯片组成的芯片堆叠，每一层芯片可以包括器件结构，器件结构可以包括MOS场效应晶体管器件、存储器件和/或其他无源器件，器件结构可以为平面型器件或立体型器件。
每一层芯片还可以包括与器件结构电连接的互连结构(图未示出)，以及与互连结构电连接的衬垫，这样衬垫与芯片中的器件结构实现互连，衬垫可以作为其他芯片实现电连接的电连接层，也可以用于与晶圆上的芯片进行电连接，实现芯片之间器件结构的电连接。其中，衬垫可以为导电材料，可以为金属材料，例如可以为铜等。衬垫例如可以是金属线，也可以是金属垫片。
各芯片中的衬垫暴露于芯片的侧边缘，在一些实施例中，衬垫可以直接形成于芯片的侧边缘，在另一些实施例中，衬垫可以形成于芯片中，而后对芯片的侧边进行打磨，使得衬垫暴露于芯片的侧边缘。本实施例中，芯片可以已经通过晶圆级测试，即为合格的芯片产品。
本申请实施例中，具体的键合过程可以包括，在各裸片110之上依次键合第n芯片结构，第n芯片结构之间具有第n间隙，当n为1时，至少裸片100的部分衬垫暴露于第1间隙1100中，参考图1和图17所示，沿第1间隙1100侧壁形成连接第1芯片结构1101的衬垫131与裸片110的衬垫111的第1引线152，参考图8和图22所示，当n＞1时，至少部分第n-1引线暴露于第n间隙中，参考图12和图27所示，沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n-1引线的第n引线，参考图15和图31所示。
芯片结构中的芯片可以包括衬底，衬底为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germaniun OnInsulator)等。在其他实施例中，衬底还可以包括其他元素半导体或化合物半导体衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上硅锗)等。在本实施例中，该衬底可以为硅衬底。
衬底上形成有覆盖层，覆盖层可以覆盖器件结构以及互连结构，覆盖层可以为单层结构，也可以为叠层结构，覆盖层上形成有键合层，键合层的材料可以为氧化物、氮化物、NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)或他们的叠层。
以下结合附图对键合过程的不同的实施例进行详细的说明，但是本申请的技术方案并不局限于以下实施例，任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。
实施例一
在本实施例中，结合附图1-16对形成多层芯片垂直互连的键合结构的键合方式进行详细的说明。
参考图1所示，将第1芯片结构1101键合至裸片110上，可以通过第一芯片结构1101中的键合层120将第一芯片结构1101键合至裸片110上，第1芯片结构1101之间的间隙为第1间隙1100。
首先，在第1间隙1100中填充介质层材料，例如可以为氮化硅、氧化硅或NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)等介质材料中的一种或多种，从而在第1间隙1100中形成第1介质层150，参考图2所示，在形成第1介质层150后，可以采用化学机械研磨对第1介质层150进行平坦化工艺，从而能够得到平坦均匀的第1介质层150，以提高与后续芯片的键合效果，在进行平坦化工艺的过程中，可以在研磨去除衬底140上方的介质层之后，进一步研磨去除部分衬底140，以实现表层衬底140的减薄，参考图3所示，在进行平坦化工艺的过程中对衬底140进行减薄，从而在后续刻蚀介质层150形成开口时，无需刻蚀过多的介质层，简化刻蚀工艺，节省刻蚀时间。
而后，在第1介质层中形成第1开口151，具体的，可以为，在衬底140以及第1介质层150上方沉积介质层、在介质层上涂覆光刻胶层，而后利用曝光、显影等工艺将第1开口151的图案转移到光刻胶层中，在光刻胶层的遮蔽下，依次刻蚀介质层以及第1介质层150，可以采用反应离子刻蚀，从而在第1介质层150中形成第1开口151，在刻蚀第1介质层150形成第1开口151的过程中可以进一步刻蚀至裸片110中，以暴露裸片110上的衬垫111，参考图4所示。
第1开口151暴露第1芯片结构1101的侧壁，同时暴露裸片110上的衬垫111，在第1介质层150中形成第1开口151之后，在第1开口151内填充部分金属材料153，填充的金属材料153的高度与衬垫131的高度平齐，衬垫131形成于第1芯片结构1101中的覆盖层130内，参考图5所示，填充的金属材料153例如可以为铜，在第1开口151内填充金属材料，可以将第1芯片结构1101中的衬垫131与裸片110上的衬垫111连接，从而实现第1芯片结构1101与裸片110的电连接。
在第1开口151内填充部分金属材料153之后，可以在第1介质层150以及第1开口151内沉积绝缘层材料，从而形成绝缘层160，参考图6所示，绝缘层160起到保护衬底140的作用，绝缘层材料可以为氮化硅、氧化硅等，绝缘层160可以为单层，可以为叠层。而后，刻蚀去除第1开口151底部的绝缘层160，以暴露出第1开口151中填充的部分金属材料153，参考图7所示，可以采用反应离子刻蚀去除第1开口151底部的绝缘层160，随后继续在第1开口151内填充金属材料，在继续填充第1开口151的同时会在绝缘层160表面沉积金属材料，此时可以以绝缘层160为停止层，进行第1开口151内金属材料的平坦化，可以采用化学机械研磨去除绝缘层160表面的金属材料，从而实现第1开口151的完全填充，形成第1引线152，参考图8所示，此时绝缘层160将第1引线152与第1芯片结构1101中的衬底140隔开，防止金属材料向衬底140扩散。
在形成第1引线152之后，在绝缘层160以及第1引线152上继续沉积绝缘层材料，沉积的绝缘层材料可以与在第一开口151内沉积的绝缘层材料相同，也可以不同，可以选择键合效果更优的键合材料，以便后续与其他芯片结构的键合，继续沉积的绝缘层材料在增大绝缘层160的厚度同时在第1引线152上方形成绝缘层160，从而形成第二次键合的界面，而后对绝缘层160进行平坦化工艺，以利于后续的键合工艺，可以采用化学机械研磨进行平坦化工艺。
在绝缘层160上键合第2芯片结构2201，参考图10所示，可以通过第2芯片结构2201中的键合层将第2芯片结构2201键合至第1芯片结构1101上，在第2芯片结构2201之间的间隙即第2间隙2200中填充介质材料，形成第2介质层250，参考图11所示，第2介质层250的材料可以与第1介质层150的材料相同，也可以不同，可以为氮化硅、氧化硅或NDC(Nitrogendoped Silicon Carbide，掺氮碳化硅)等介质材料中的一种或多种。而后，对第2介质层250进行平坦化工艺，在进行第2介质层250平坦化的过程中，可以去除部分表衬底，实现衬底的减薄，从而简化后续的开口形成工艺。
而后，在第2介质层250中形成第2开口251，参考图12所示，第2开口251暴露第2芯片结构2201的侧壁，同时暴露第1引线152，在第2开口251内填充部分金属材料253，金属材料例如可以为铜，填充的部分金属材料253的高度与第2芯片结构2201中的衬垫231的高度平齐，参考图13所示，部分金属材料253与第1引线152接触，实现第1芯片结构1101与第2芯片结构2201以及裸片110之间的电连接，而后在第2开口251内以及第2介质层250上沉积绝缘层260，绝缘层260用于将第2引线和第2芯片结构2201中的衬底隔离开，避免金属材料的扩散对衬底的影响，在沉积绝缘层材料的过程中，同时会在第2开口251内填充的部分金属材料253上沉积绝缘层材料，可以采用反应离子刻蚀将部分金属材料253上的绝缘层材料刻蚀去除，以露出第2开口251内填充的部分金属材料253，参考图14所示。
继续对第2开口251进行金属材料的填充，在继续填充的过程会在绝缘层260上沉积金属材料，此时可以以绝缘层260为停止层，进行第2开口251内金属材料的平坦化，可以采用化学机械研磨去除绝缘层260表面的金属材料，从而实现第2开口251的完全填充，形成第2引线252，参考图15所示。
以上以两层芯片结构键合至晶圆上的裸片的示例进行了描述，可以理解的是，根据不同的需要，可以仅键合一层芯片结构或更多的芯片结构，例如可以在形成第2引线252之后，可以继续在第2引线252以及绝缘层260上沉积绝缘层材料，参考图16所示，以便形成第三次键合的界面，从而实现可以实现多层芯片的垂直互连。
在该实施例中，通过裸片表面的衬垫以及芯片侧面暴露的衬垫，在芯片结构之间的间隙之间形成电连接的引线，实现芯片与裸片的垂直互连。
实施例二
在本实施例中，结合附图17-32对形成多片芯片的多层级联的键合结构的键合方式进行详细的说明。
参考图17所示，将第1芯片结构1101键合至裸片110上，第1芯片结构1101之间的芯片内的衬垫131相对设置，在第1芯片结构1101之间的间隙即第1间隙1100中填充介质层材料，从而在第1间隙1100中形成第1介质层150，参考图18所示，在形成第1介质层150后，可以采用化学机械研磨对第1介质层150进行平坦化工艺，以提高与后续芯片结构的键合效果，在进行平坦化工艺的过程中，可以在研磨去除衬底140上方的介质层之后，继续进行化学机械研磨去除部分衬底140，以实现表层衬底140的减薄，参考图18所示，简化后续刻蚀介质层形成开口的工艺。
而后，去除第1间隙1100中填充的介质层，从而在第1介质层150中形成第1开口151，第1开口151的大小与第1间隙1100的大小相同，参考图19所示，在第1开口151内填充部分金属材料153，填充的部分金属材料153例如可以为铜，填充的部分金属材料153的高度与第1芯片结构1101中的衬垫131的高度平齐，参考图20所示，第1开口151内的部分金属材料153将第1芯片结构1101之间连接，同时将第一芯片结构1101与裸片110连接，从而实现第1芯片结构1101与裸片110的电连接。
在第1开口151内填充部分金属材料153后，可以在第1开口151内以及第1介质层150上沉积绝缘层材料，参考图21所示，同时会在第1开口151内填充的部分金属材料153上沉积绝缘层材料，可以采用反应离子刻蚀去除金属材料上的绝缘层160，以露出填充的部分金属材料153，而后，继续对第1开口151进行金属材料的填充，并对填充的金属材料进行平坦化工艺，实现第1开口151的完全填充，形成第1引线152，参考图22所示，以便于后续芯片结构的键合。
在形成第1引线152之后，在绝缘层160以及第1引线152上继续沉积绝缘层材料，沉积的绝缘层材料可以与在第1开口151内填充的绝缘层材料相同，也可以不同，继续沉积绝缘层材料后，增大绝缘层160的厚度同时在第1引线152上方形成绝缘层160，参考图23所示，而后对绝缘层160进行平坦化工艺，从而形成第二次键合的界面，可以采用化学机械研磨进行平坦化工艺。
在绝缘层160上键合第2芯片结构2201，参考图24所示，在键合第2芯片结构2201之后，在第2芯片结构2201之间的间隙即第2间隙2200中填充介质材料，形成第2介质层250，参考图25所示，而后，对第2介质层250进行平坦化工艺，在进行第2介质层250平坦化的过程中，可以去除部分表衬底，实现衬底的减薄，参考图26所示。在第2介质层250中形成第2开口251，第2开口251的大小与第2间隙2200的大小相同，参考图27所示，第2开口251暴露第1引线152，同时将第2芯片结构2201中的芯片内的衬垫全部暴露，以便于后续芯片结构之间的键合。
在第2开口251内填充部分金属材料，金属材料例如可以为铜，填充的部分金属材料的高度253与第2芯片结构2201中的衬垫的高度平齐，参考图28所示，填充的部分金属253将第2芯片结构2201之间连接，填充的部分金属材料253与第1引线152接触，将第2芯片结构2201与第1芯片结构1101连接，从而实现第2芯片结构2201之间的连接以及第1芯片结构1101、第2芯片结构2201与裸片110的电连接。
而后在第2开口251内以及第2介质层250上沉积绝缘层260，参考图29所示，绝缘层260用于将第2引线252和第2芯片结构2201中的衬底隔离开，避免金属材料的扩散对衬底的影响，在沉积绝缘层材料的过程中，同时会在第2开口251内填充的部分金属材料253上沉积绝缘层材料，可以采用反应离子刻蚀将部分金属材料253上的绝缘层材料刻蚀去除，以露出第2开口251内填充的部分金属材料253，参考图30所示。
继续对第2开口251进行金属材料的填充，在继续填充的过程会在绝缘层260上沉积金属材料，此时可以以绝缘层260为停止层，进行第2开口251内金属材料的平坦化，可以采用化学机械研磨去除绝缘层260表面的金属材料，从而实现第2开口251的完全填充，形成第2引线252，参考图31所示，以便于后续与第3芯片结构的连接，从而实现多片芯片的多层级互连。
在形成第2引线252之后，可以继续在第2引线252以及绝缘层260上沉积绝缘层材料，参考图32所示，以便于形成与第3芯片结构的键合界面。
在该实施例中，通过裸片表面的衬垫以及芯片侧面暴露的衬垫，在芯片结构之间的间隙之间形成电连接的引线，实现芯片与裸片的垂直及水平互连。
以上对本申请实施例的键合结构的制造方法进行了详细的说明，此外，本申请实施例还提供了一种键合结构，参考图16和32所示。
晶圆100，所述晶圆100具有阵列排布的裸片110，所述裸片110上形成有衬垫111；
各裸片110之上的芯片堆叠，所述芯片堆叠包括依次键合的第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘；所述第n芯片结构之间具有第n间隙，n从1至N，N≥1；
第n间隙中的第n引线；
其中，当n为1时，至少所述裸片的部分衬底暴露于第1间隙中，第1引线沿所述第1间隙侧壁将第1芯片结构的衬垫连接至裸片的衬垫；
当n＞1时，至少部分第n-1引线暴露于第n间隙中，第n引线沿第n间隙侧壁将第n芯片结构的衬垫连接至第n-1引线。
本实施例中，第n间隙中形成有第n介质层，第n介质层中还形成有第n开口，第n开口暴露第n芯片结构的侧壁，当n为1时，第1开口还暴露所述裸片的衬垫，当n＞1时，第n开口还暴露第n-1引线。
在一个实施例中，参考图16所示，第1间隙1100中形成有第1介质层150，第1介质层150中形成有第1开口151，第1开口151的宽度小于第1间隙1100中第1介质层150的宽度，第1开口151暴露第1芯片结构1101的侧壁以及裸片110的衬垫111，在第1开口151中形成第1引线152，第1引线152将第1芯片结构1101与裸片110连接，第1引线152与第1芯片结构1101中的衬底之间形成有绝缘层160。第2间隙2200中形成有第2介质层250，第2介质层250中形成有第2开口251，第2开口251的宽度小于第2间隙中第2介质层250的宽度，第2开口251暴露第2芯片结构2201的侧壁以及第1引线152，在第2开口251内形成第2引线252，第2引线252与第1引152接触，实现第1芯片结构1101与第2芯片结构2201以及裸片110的电连接，从而得到多片芯片垂直互连的键合结构，第2引线252与第2芯片结构中的衬底之间形成有绝缘层260，以保护第2芯片结构2201的衬底，防止金属材料向衬底的扩散。
在本实施例中，第n引线形成于第n开口中，且在第n引线与第n芯片结构中的衬底之间形成有绝缘层。在一个实施例中，参考图32所示，第1间隙1100中形成有第1介质层150，第1介质层150中形成有第1开口151，第1开口151的宽度与第1间隙的宽度相同，在第1开口151内形成第1引线152，第1引线152将第1芯片结构1101之间连接，同时将第1芯片结构1101与裸片110连接，第1引线152与第1芯片结构1101中的衬底之间形成有绝缘层160，起到保护衬底的作用。第2间隙2200中形成第2介质层250，第2介质层250中形成第2开口251，第2开口251内形成第2引线252，第2引线252实现第2芯片结构2201之间互连，第2引线252与第1引线152接触，实现第2芯片结构2201与第1芯片结构1101以及裸片110的连接，从而得到多片芯片的多层级联的键合结构。在具体的应用中，芯片可以已经通过晶圆级测试。
本申请实施例提供了另一种键合结构，参考图16和32所示，包括：
裸片110；
裸片110上的芯片堆叠，所述芯片堆叠包括依次键合的第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘，n从1至N，N≥1(n，N为整数)；
从第N芯片结构的侧壁延伸至第1芯片结构的底部直至裸片110的衬垫111、以电连接各芯片结构的衬垫和裸片110的衬垫111的引线。
本实施例中，芯片堆叠的数量可以为多个，引线形成于芯片堆叠之间且与两侧的芯片堆叠电连接。在完成芯片与裸片的键合之后，可以进一步进行封装，例如可以进行塑封等。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于存储器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种键合结构的制造方法，其特征在于，包括：
提供晶圆，所述晶圆具有阵列排布的裸片，所述裸片上形成有衬垫；
依次键合第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘，n从1至N，N≥1(n，N都为整数)，所述键合包括：
在各所述裸片之上依次键合所述第n芯片结构，所述第n芯片结构之间具有第n间隙；
当n为1时，至少所述裸片的部分衬垫暴露于第1间隙中，沿所述第1间隙侧壁形成连接第1芯片结构的衬垫与所述裸片的衬垫的第1引线；
当n＞1时，至少部分第n-1引线暴露于所述第n间隙中，沿所述第n间隙侧壁形成连接所述第n芯片结构的衬垫与所述第n-1引线的第n引线。
2.根据权利要求1所述的方法，其特征在于，形成所述第n引线的方法包括：
在所述第n间隙中形成第n介质层；
在所述第n介质层中形成第n开口，所述第n开口暴露所述第n芯片结构的侧壁，当n为1时，第1开口还暴露所述裸片的衬垫，当n＞1时，所述第n开口还暴露所述第n-1引线；
在所述第n开口中形成所述第n引线，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
3.根据权利要求1所述的方法，其特征在于，形成所述第n引线的方法包括：
在所述第n间隙中填充所述第n引线，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
4.根据权利要求3所述的方法，其特征在于，在填充所述第n引线之前，还包括：
在所述第n间隙中填充第n介质层，并进行所述第n芯片结构中表层衬底的减薄；
去除所述第n介质层。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述芯片通过晶圆级测试。
6.一种键合结构，其特征在于，包括：
晶圆，所述晶圆具有阵列排布的裸片，所述裸片上形成有衬垫；
各所述裸片之上的芯片堆叠，所述芯片堆叠包括依次键合的第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘；所述第n芯片结构之间具有第n间隙，n从1至N，N≥1；(n，N为整数)
所述第n间隙中的第n引线；
其中，当n为1时，至少所述裸片的部分衬垫暴露于第1间隙中，第1引线沿所述第1间隙侧壁将第1芯片结构的衬垫连接至所述裸片的衬垫；
当n＞1时，至少部分第n-1引线暴露于所述第n间隙中，所述第n引线沿所述第n间隙侧壁将所述第n芯片结构的衬垫连接至所述第n-1引线。
7.根据权利要求6所述的键合结构，其特征在于，所述第n间隙中形成有第n介质层，所述第n介质层中还形成有第n开口，所述第n开口暴露所述第n芯片结构的侧壁，当n为1时，第1开口还暴露所述裸片的衬垫，当n＞1时，所述第n开口还暴露所述第n-1引线；
所述第n引线形成于所述第n开口中，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
8.根据权利要求6所述的键合结构，其特征在于，所述第n引线填充于所述第n间隙中，且在所述第n引线与所述第n芯片结构中的衬底之间形成有绝缘层。
9.根据权利要求6-8中任一项所述的键合结构，其特征在于，所述芯片通过晶圆级测试。
10.一种键合结构，其特征在于，包括：
裸片；
裸片上的芯片堆叠，所述芯片堆叠包括依次键合的第n芯片结构，所述第n芯片结构包括至少一层芯片，所述芯片中形成有衬垫且暴露于所述芯片的侧边缘，n从1至N，N≥1；(n，N为整数)
从第N芯片结构的侧壁延伸至第1芯片结构的底部直至所述裸片的衬垫、以电连接各芯片结构的衬垫和所述裸片的衬垫的引线。
11.根据权利要求10所述的键合结构，其特征在于，所述芯片堆叠的数量为多个，所述引线形成于所述芯片堆叠之间且与两侧的所述芯片堆叠电连接。
CN201911319556.6A 2019-12-19 2019-12-19 一种键合结构及其制造方法 Active CN110993518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911319556.6A CN110993518B (zh) 2019-12-19 2019-12-19 一种键合结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911319556.6A CN110993518B (zh) 2019-12-19 2019-12-19 一种键合结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110993518A true CN110993518A (zh) 2020-04-10
CN110993518B CN110993518B (zh) 2020-12-08

Family

ID=70065772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911319556.6A Active CN110993518B (zh) 2019-12-19 2019-12-19 一种键合结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110993518B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113795916A (zh) * 2021-08-05 2021-12-14 广东省科学院半导体研究所 芯片堆叠封装结构及芯片堆叠封装方法
CN113793811A (zh) * 2021-11-16 2021-12-14 湖北三维半导体集成创新中心有限责任公司 芯片堆叠结构的连接方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699234A (en) * 1995-05-30 1997-12-16 General Electric Company Stacking of three dimensional high density interconnect modules with metal edge contacts
CN101465343A (zh) * 2007-12-18 2009-06-24 财团法人工业技术研究院 具垂直电性自我连接的三维堆栈芯片结构及其制造方法
CN102024782A (zh) * 2010-10-12 2011-04-20 北京大学 三维垂直互联结构及其制作方法
US20150333042A1 (en) * 2006-10-10 2015-11-19 Tessera, Inc. Off-chip vias in stacked chips
CN106653731A (zh) * 2015-10-27 2017-05-10 晟碟信息科技（上海）有限公司 半导体装置中的侧壁桥互连体
CN108010906A (zh) * 2017-11-29 2018-05-08 上海先方半导体有限公司 一种半导体器件封装结构及封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699234A (en) * 1995-05-30 1997-12-16 General Electric Company Stacking of three dimensional high density interconnect modules with metal edge contacts
US20150333042A1 (en) * 2006-10-10 2015-11-19 Tessera, Inc. Off-chip vias in stacked chips
CN101465343A (zh) * 2007-12-18 2009-06-24 财团法人工业技术研究院 具垂直电性自我连接的三维堆栈芯片结构及其制造方法
CN102024782A (zh) * 2010-10-12 2011-04-20 北京大学 三维垂直互联结构及其制作方法
CN106653731A (zh) * 2015-10-27 2017-05-10 晟碟信息科技（上海）有限公司 半导体装置中的侧壁桥互连体
CN108010906A (zh) * 2017-11-29 2018-05-08 上海先方半导体有限公司 一种半导体器件封装结构及封装方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张宁: "晶圆级三维集成电路关键技术和研究进展 ", 《集成电路应用》 *
童志义: "3D IC集成与硅通孔(TSV)互连 ", 《电子工业专用设备》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113795916A (zh) * 2021-08-05 2021-12-14 广东省科学院半导体研究所 芯片堆叠封装结构及芯片堆叠封装方法
WO2023010457A1 (zh) * 2021-08-05 2023-02-09 广东省科学院半导体研究所 芯片堆叠封装结构及芯片堆叠封装方法
US20230178514A1 (en) * 2021-08-05 2023-06-08 Institute of semiconductors, Guangdong Academy of Sciences Chip stack packaging structure and chip stack packaging method
US11869872B2 (en) * 2021-08-05 2024-01-09 Institute of semiconductors, Guangdong Academy of Sciences Chip stack packaging structure and chip stack packaging method
CN113795916B (zh) * 2021-08-05 2024-05-28 广东省科学院半导体研究所 芯片堆叠封装结构及芯片堆叠封装方法
CN113793811A (zh) * 2021-11-16 2021-12-14 湖北三维半导体集成创新中心有限责任公司 芯片堆叠结构的连接方法
CN113793811B (zh) * 2021-11-16 2022-02-15 湖北三维半导体集成创新中心有限责任公司 芯片堆叠结构的连接方法

Also Published As

Publication number Publication date
CN110993518B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
JP7242791B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト構造
CN110121775B (zh) 三维存储器设备的互连结构
US11450770B2 (en) Structures and methods for reducing stress in three-dimensional memory device
CN110379799B (zh) 一种芯片结构、晶圆结构及其制造方法
JP2022521618A (ja) 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
CN215834519U (zh) 半导体器件
US11114401B2 (en) Bonding structure and method for manufacturing the same
US20200303284A1 (en) Vertical semiconductor devices
CN110993518B (zh) 一种键合结构及其制造方法
CN111564368A (zh) 一种半导体器件及其制造方法
US20220270972A1 (en) Contact structures for three-dimensional memory devices and methods for forming the same
CN111244057B (zh) 一种键合结构及其制造方法
CN111106022A (zh) 一种键合结构及其制造方法
US20160293728A1 (en) Method of manufacturing semiconductor devices
CN112670296B (zh) 三维存储器结构及其制备方法
CN110867387A (zh) 一种键合结构及其制造方法
CN113921533A (zh) 一种三维存储器件及其制造方法
CN114093811A (zh) 一种3d nand存储器件及其制造方法
CN110739396B (zh) 一种芯片结构、晶圆结构及其制造方法
US20220285275A1 (en) Contact structure and method of forming the same
CN112968011B (zh) 半导体器件及其制造方法
CN113345857B (zh) 半导体元件及其制备方法
CN113035880B (zh) 存储器及其制备方法
CN113793854B (zh) 三维存储器及其制作方法
US11362101B2 (en) Three dimensional memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant