CN110991128A - 一种基于细胞阵列电路的fpga自修复结构及其容错方法 - Google Patents
一种基于细胞阵列电路的fpga自修复结构及其容错方法 Download PDFInfo
- Publication number
- CN110991128A CN110991128A CN201911222530.XA CN201911222530A CN110991128A CN 110991128 A CN110991128 A CN 110991128A CN 201911222530 A CN201911222530 A CN 201911222530A CN 110991128 A CN110991128 A CN 110991128A
- Authority
- CN
- China
- Prior art keywords
- fault
- functional
- cells
- cell
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 126
- 230000008439 repair process Effects 0.000 claims description 43
- 238000013461 design Methods 0.000 claims description 40
- 230000006870 function Effects 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 20
- 238000011156 evaluation Methods 0.000 claims description 19
- 230000003068 static effect Effects 0.000 claims description 13
- 230000006798 recombination Effects 0.000 claims description 11
- 238000005215 recombination Methods 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- 230000008030 elimination Effects 0.000 claims description 6
- 238000003379 elimination reaction Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000036961 partial effect Effects 0.000 claims description 4
- 230000002452 interceptive effect Effects 0.000 claims description 2
- 210000001161 mammalian embryo Anatomy 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000001052 transient effect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 20
- 238000012545 processing Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000003672 processing method Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 238000005201 scrubbing Methods 0.000 description 9
- 230000005855 radiation Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000003834 intracellular effect Effects 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008614 cellular interaction Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于细胞阵列电路的FPGA自修复结构，该自修复结构结合了胚胎电子硬件分布式自主容错的多细胞阵列电路特点和FPGA动态部分重构技术，通过分析两种细胞电路的自修复原理，本发明提出了基于该自修复结构的容错方法，这种容错方法能够有效提高系统可靠性、降低资源利用率和降低底层控制配置过程的复杂度，另外，本发明还基于功能细胞均匀功能分配特点给出了功能细胞的优化设计方法和电路分解方法，从而能够为FPGA芯片的设计开发人员提供了一种通用性的FPGA自修复设计方法。
Description
技术领域
本发明属于FPGA容错设计技术领域，涉及一种具有分布式电路布局特点，能够自主检测并修复故障的FPGA系统设计结构和基于该结构的FPGA容错方法。
背景技术
随着数字系统设计的规模不断扩大，芯片集成度不断提高，电子设备在运行过程中 由于内外部环境的变化，系统故障率也随之提高。同时由于电子系统的日渐复杂化和高度集成化，要控制系统底层的动态过程非常困难，特别是对各模块协同工作的电子系统，系统的可控性和可靠性都会降低。高度集成化和底层控制过程复杂化导致电子系统在生命周期内发生故障的可能性越来越大，尤其是在恶劣工作环境，如航空航天、深海探测 等领域，对电子系统可靠性要求越来越高。不同于地面环境，由于缺少地球磁场和大气 层的保护，空间中的辐射和高能粒子对电子系统有着致命的威胁，航空航天领域中电子 系统对可靠性要求更高。
空间辐射对数字电路的影响主要体现为CMOS电路的影响，表现形式主要为：单 粒子效应(Single Event Effect，SEE)和总剂量效应(Total Ionizing Dose，TID)。随着 技术的发展，在这些影响中，大多数可以通过工艺来降低影响，而单粒子翻转(Single EventUpset，SEU)随着芯片记忆单元面积越来越小，发生的概率越来越高。瞬时故障， 又称为软故障，一般由外部环境(如空间辐射)引起，会导致局部存储或者传输信号的 变化，从而引起功能错误。与工艺或者制造引起的永久故障(硬故障)不同，瞬时故障 具有随机发生、持续时间短等特征。电子系统中最容易受到瞬时故障影响的是DRAM、 SRAM、寄存器等存储部件。SEU约占瞬时故障总数量的90％，是航空航天电子系统中 最常见的故障，对航空航天电子系统影响最为巨大。
胚胎电子硬件是一种基于具有自测试和自修复能力的均匀处理单元阵列构造的生 物启发式硬件，能够实现数字系统在逻辑单元层次的分布式自主容错。基于胚胎硬件技术设计的数字系统具备分布式二维阵列的电路结构特点和自主容错的控制特点，大大降低了系统在容错控制时底层动态过程的复杂度，通过实时自身重构，大幅提高可靠性。 胚胎电子硬件还能够通过其电路结构与参数的在线自适应调整，解决如因电子元件逐步 老化、或因恶劣环境影响而导致电路性能降低的问题。
目前，国内外学者研究胚胎电子硬件技术的主要目的是面向传统电子系统受航空航 天、深海等恶劣环境影响难以人为维修或需要长时间停机维修的现象，提供一种有效提高系统可靠性的解决方法。胚胎电子硬件作为一种具有自组织和自修复能力的自适应硬件，其硬件结构体系已经有了一定的研究成果，但由于在使用常规系统结构模型设计应 用级数字系统时连线复杂，实现难度高和缺乏应用到具体工程的实用芯片，目前胚胎硬 件技术主要研究方法是通过在FPGA芯片上整体构造出具有胚胎硬件逻辑结构的电子 细胞阵列进行数字系统容错设计和验证，以提高FPGA芯片的可靠性和资源利用率，从 而实现FPGA芯片的自主容错。虽然FPGA芯片和胚胎硬件在结构上有较多相似性，但 FPGA芯片的集中控制配置方式无法体现胚胎硬件分布式自主控制的快速、并行处理等 特点，这种方法相当于在一块集中式现场可编程芯片上设计了另一块自主可编程芯片， 导致在电路设计和验证过程中FPGA需要消耗大量逻辑资源来实现自主控制，不但资源 利用率低，还因为增大硬件使用面积导致故障率提高，可靠性反而会下降。
为更好的实现胚胎电子硬件工程应用价值，一方面需要加快研发面向具体应用工程 的实用芯片；另一方面，由于目前主流FPGA大多都是基于SRAM或DRAM结构，极 易于受到单粒子效应的影响，因此可以将胚胎硬件技术作为一种芯片级自修复硬件设计 方法，致力于对现有FPGA芯片进行容错设计。两者在发展过程中都会有一定的阻碍， 前者开发周期长，设计成本高，需要进一步完善硬件结构体系，后者需要克服胚胎硬件 容错设计方法与芯片控制配置方式不同的制约。
发明内容
发明目的：以提高系统可靠性、降低资源利用率和降低底层控制配置过程的复杂度 为目标，为FPGA芯片的设计开发人员提供了一种通用性的FPGA自修复设计方法。
为实现上述目的，本发明通过以下的技术方案来实现：
本发明公开了一种基于细胞阵列电路的FPGA自修复结构，应用于FPGA系统容错设计中，包括FPGA逻辑电路、处理器硬件系统和外部配置存储器；
所述FPGA逻辑电路包括功能细胞、控制细胞、配置信息传输模块、内部配置接口和和连通FPGA架构与外部处理器的内部配置接口；
所述功能细胞是分布式布局在FPGA架构底层的可重构区域，用于放置实现逻辑功能的子模块，且每个功能细胞均包括多个功能分子，多个所述功能分子均具有相同逻辑 功能并使用不同底层硬件资源，且同一时刻每个功能细胞中只有一个功能分子工作，其 他功能分子以配置信息形式保存于外部配置存储器中；
所述控制细胞，用于负责接收功能细胞的故障信号，并根据功能细胞的工作状态信 息向配置信息传输模块发送自修复控制信号；
所述配置信息传输模块，用于根据接收到的自修复控制信号，将所需功能分子的配 置信息从外部配置存储器传输并配置到FPGA的内部配置接口；
所述内部配置接口，用于将功能分子配置信息写入内部配置控制寄存器中；
所述处理器硬件系统，包括一个处理器硬核和存储控制器，用于传输部分位流文件；
所述外部配置存储器，用于存放包括功能分子配置信息的部分位流文件。
进一步的，所述控制细胞布局在FPGA架构底层不同的物理区域上，其包括具有相同的控制逻辑功能的工作控制细胞和空闲控制细胞，所述空闲控制细胞用于在工作控制细胞发生故障时，被激活代替故障细胞成为新的工作控制细胞；
在所述FPGA逻辑电路中增加用于接收控制细胞的故障信号，并根据故障信号将故障细胞切换成空闲控制细胞的辅助重布线模块，所述辅助重布线模块主要由多路选择器构成。
本发明还公开了一种功能细胞的自修复方法，包括以下步骤：
功能细胞进行自身内部故障检测，获得故障功能细胞并将其对应的故障信号传输给 对应控制细胞；
控制细胞根据接收到的故障信号，根据故障功能细胞的工作状态信息计算得到需要 用于修复的功能分子配置，并在计算完成后将自修复控制信号发送给配置信息传输模块；
配置信息传输模块根据接收到的自修复控制信号，将需要用于修复的功能分子的配 置信息从外部配置存储器传输并配置到内部配置接口，完成对故障功能细胞的自修复。
本发明公开了一种基于功能细胞的自修复的容错方法，包括以下步骤：
引入故障类型评估时间和瞬时故障排除时间，所述故障类型评估时间为功能细胞从 当次重配置修复结束后，到下一次故障发生时所经历的时间；所述瞬时故障排除时间为从当次功能细胞重配置修复结束后，到下一次故障发生时，能够判断该故障为瞬时故障 的最短时间；
通过比较故障类型评估时间和瞬时故障排除时间，获取修复当前功能细胞发生的故 障的修复方法；若故障类型评估时间不超过瞬时故障排除时间，则采用永久故障修复方法对当前故障进行修复；若故障类型评估时间超过瞬时故障排除时间，则采用瞬时故障 修复方法对当前故障进行修复；所述瞬时故障修复方法为刷新正在工作的功能分子配置； 所述永久故障修复方法为功能细胞的自修复方法，更换功能分子配置。
本发明公开了一种控制细胞的自修复方法，包括以下步骤：
控制细胞进行自身内部故障检测，获得故障控制细胞并将其对应的故障信号和所控 制的功能细胞的工作状态信息传输给辅助重布线模块；
辅助重布线模块根据接收到的故障信号，计算得到用于替换修复的空闲控制细胞；
辅助重布线模块激活空闲控制细胞并将故障控制细胞所控制的功能细胞的工作状 态信息传输给空闲控制细胞；
辅助重布线模块切断对应的功能细胞及配置信息传输模块与故障控制细胞之间的 信号连线，并将这些信号连线重新连接到用于替换修复的空闲控制细胞上，完成对故障控制细胞在逻辑域的自修复。
本发明公开了一种基于控制细胞自修复的容错方法，包括以下步骤：
根据空闲控制细胞在控制细胞阵列中的行列编号为其分配行优先级和列优先级，行 优先级高于列优先级，行号越小，列号越小，空闲细胞的激活优先级越高；
工作控制细胞发生故障时，在未激活的空闲控制细胞中选择优先级最高的空闲控制 细胞代替故障细胞成为新的工作控制细胞，已激活使用的空闲控制细胞不再拥有优先级。
本发明公开了一种功能细胞优化设计方法，包括：
将穿过功能细胞边界时的输入信号设为单个扇出网络并在扇出之前将信号记录在 功能细胞内部，功能分子根据需要在功能细胞内部对这些信号进行复用；
将多次跨越功能细胞边界的输出信号设为单个扇出网络并在扇出进行复用和优化 之前将信号在静态设计中进行寄存；
对于功能细胞间的交互信号，在静态设计中添加同步端点；
对于穿过功能细胞的静态逻辑信号，绕开功能细胞内部从静态区域走线。
本发明公开了一种功能分子设计方法，包括以下步骤：
步骤1：对自修复系统中的所有实现逻辑功能的子模块做自测试容错设计，初步生成功能分子；
步骤2：对初步生成的功能分子按容错需求冗余后进行调整，得到最终的功能分子；
步骤3：将步骤2得到的功能分子按照占用逻辑资源量由大到小重新排列到功能细胞阵列中。
进一步的，所述步骤2中的调整包括对冗余后的功能分子进行合并重组和切割。
进一步的，所述步骤1具体包括以下子步骤：
根据子模块的特点增加自测试设计；
对子模块的IO口做三模冗余设计。
进一步的，所述步骤2中的对初步生成的功能分子按容错需求冗余，具体操作如下：
将步骤1中初步生成的功能分子按照占用逻辑资源量由大到小依次排列为 F1、F2…Fn，资源使用量分别为NF1、NF2…NFn，根据用户容错次数需求，将初步生成 的功能分子增加C倍冗余资源后形成功能分子组F′1、F′2…F′n，其在对应功能细胞中 的总资源占用量分别为N′F1、N′F2…N′Fn，任一功能分子组在对应功能细胞中的总资 源占用量N′Fi可以表达为N′Fi＝C×NFi＝C×(ai×N1+ΔNFi)，其中N′Fi为任一功能分 子的资源使用量，C为需要容错的次数，ai表示Fi中包含1帧硬件资源量N1的整数倍 数，ΔNFi表示NFi中不满一帧的硬件资源量。
进一步的，对冗余后的功能分子按照以下情况进行调整：T表示一帧资源量中容许的最小资源占比；
情形1：若功能分子组F′i1、F′i2…F′ix的资源量N′Fi1、N′Fi2…N′Fix都小于T×N1， 且满足T×N1≤C×(ΔNFi1+ΔNFi2+…+ΔNFix)≤N1，则对功能分子组F′i1、F′i2…F′ix采 用合并重组调整方法，重组得到新的功能分子组FM′i1和新的功能分子FMi1，若不满足 上述条件，则不做调整；
情形2：若T×N1≤N′Fi≤N1，则不做出调整；
情形3：若N1＜N′Fi≤C×N1，且满足T×N1≤C×(ΔNFi1+ΔNFi2)≤N1，则对功能分 子组F′i1和F′i2采用两两合并重组调整方法，重组得到新的功能分子组FM′i1和新的功 能分子FMi1；
情形4：若N′Fi＞C×N1，则首先需要对功能分子组进行一次切割调整，切割成C×ai倍个整一帧资源量和C×ΔNFi的资源余量，若资源余量满足C×ΔNFi＜T×N1，则参考情 形1进行调整；若资源余量满足T×N1≤C×ΔNFi≤N1，则参考情形2无需调整；若资 源余量满足N1＜C×ΔNFi≤C×N1，则参考情形3进行调整；
经调整后，生成(C×ai+1)个新的功能分子组和(ai+1)个新的功能分子。
有益效果：本发明与现有技术相比，具有以下优点：
1、本发明结合了胚胎电子硬件分布式自主容错的多细胞阵列电路特点和动态部分 重构技术，能够有效提高系统可靠性、降低资源利用率和降低底层控制配置过程的复杂度，并为FPGA芯片的设计开发人员提供了一种通用性的FPGA自修复设计方法；
2、本发明的功能细胞具有均匀功能分配特点，能够有效提高系统资源利用率和解决由于系统功能故障率不均匀而导致的可靠性降低问题；
3、本发明提出的功能细胞内故障分类处理容错方法在任意故障环境下，修复性能优于擦洗刷新容错方法，最大修复性能可提升25倍；在瞬时故障发生比例大于50％时， 优于N模冗余容错方法，最大修复性能可提升10倍，能够有效适用于瞬时故障频发的 空天辐射环境。
附图说明
图1是基于细胞阵列电路特点的FPGA自修复结构示意图；
图2是功能细胞FC内部结构图；
图3是功能细胞中的配置信息图；
图4是故障分类处理自修复策略工作过程图；
图5是三种容错方法的Q-CN-S'对比分析模型图
图6是故障分类处理方法较N模冗余法最大可修复次数提升率图
图7是故障分类处理方法较擦洗刷新法最大可修复次数提升率图
图8是控制细胞在FPGA底层物理域约束示意图；
图9是控制细胞间故障自修复策略工作过程图；
图10是功能细胞的优化设计方法图；
图11是功能分子内部电路结构图；
图12是功能分子逻辑资源量分布情况图；
图13是功能分子组合并重组和切割方法示意图；
图14是功能分子组的调整决策图。
具体实施方式
下面结合附图对本发明作进一步说明：
实施例1：
本实施例的一种基于细胞阵列电路特点的FPGA自修复结构，应用于FPGA容错设计中，如图1所示，该自修复结构主要由功能细胞、控制细胞、辅助重布线模块、配置 信息传输模块、处理器硬件系统、内部配置接口和外部配置存储器六个主要组成模块构 成。现对各模块介绍如下：
功能细胞指在FPGA底层分布式布局，用于放置数字系统子功能逻辑的可重构区域。 这些子功能逻辑具有故障自测试能力，为功能细胞中的功能分子，同一功能细胞中的功 能分子实现相同逻辑功能但使用不同底层硬件资源。同一时刻每个功能细胞只有一个功 能分子工作，其他功能分子以配置信息形式保存于外部配置存储器中，不占用逻辑资源。 如图2所示为功能细胞的结构示意图。
控制细胞负责接收功能细胞的故障信号，并在特定容错策略指导下，根据功能细胞 的工作状态信息向配置信息传输模块发送自修复控制信号，同时其自身也具备故障自检 测能力；
辅助重布线模块主要由多路选择器构成，负责接收控制细胞的故障信号，并在特定 容错策略指导下，完成控制细胞间的动态替换修复；
配置信息传输模块主要由片内微处理器核和内部配置接口控制器构成，接收到自修 复控制信号后，将所需功能分子的配置信息从外部配置存储器传输并配置到FPGA的内部配置接口，完成对故障功能细胞的动态自修复；
内部配置接口连通FPGA架构和配置控制寄存器，用于动态地将功能分子配置信息写入内部配置控制寄存器中；
处理器硬件系统，包括一个处理器硬核和存储控制器，用于传输部分位流文件；
外部配置存储器是位于FPGA片外的非易失性存储器，用于存放包含功能分子配置信息的部分位流文件。
实施例2：
本实施例在实施例1的基础上，公开了一种基于该自修复结构的功能细胞内故障分 类处理自修复策略，容错对象为功能细胞。
功能细胞的自修复原理是当功能细胞中正在工作的功能分子出现故障时，通过重配 置功能细胞的方式，用相同逻辑功能的无故障功能分子代替故障功能分子，完成故障修复。同一时间在每个功能细胞中正在工作的功能分子只占用1/C的逻辑资源，能够在保 障系统安全的同时有效降低系统运行功耗。
具体方法：首先由在FPGA底层分布式布局的功能细胞检测自身内部故障，将故障信号传输给对应控制细胞；控制细胞接收到故障信号后，会在特定容错策略的指导下根 据故障功能细胞的工作状态信息计算出需要用于修复的功能分子配置，并在计算完成后 将自修复控制信号发送给配置信息传输模块；最后，配置信息传输模块接收到自修复控 制信号后，将所需功能分子的配置信息从外部配置存储器传输并配置到FPGA的内部配 置接口，完成对故障功能细胞的动态自修复。
如图3所示，M0、M1、M2和M3分别为功能细胞的四套配置信息(配置信息数 由系统容错需求在特定容错策略的指导下确定)，控制细胞会在自修复系统检测出故障 信号后，为功能细胞重新加载配置信息完成故障容错。其中，M1、M2和M3为实现相 同逻辑功能的配置信息，当分别加载M1.bit、M2.bit和M3.bit三个配置信息时，功能细 胞中工作的功能分子分别为FM01、FM02和FM03。而M0为黑盒配置信息，当加载 M0.bit配置信息时，功能细胞中没有工作的功能分子，实现功能细胞内逻辑屏蔽功能。
本实施例结合功能细胞的自修复原理，提出了一种功能细胞内故障分类处理的自修 复策略。
功能细胞内故障分类处理自修复策略原理：
面向空天辐射环境下复杂的故障表征形式，故障的分类容错能够有效地提高系统的 可靠性和减少冗余硬件资源。故障分类处理自修复策略将功能细胞发生的故障按照故障 持续的时间划分为瞬时故障和永久故障，分别做容错处理。
故障分类处理自修复策略采用“修复后再检测”的方法，通过比较故障类型评估时间 (FTET)和瞬时故障排除时间(IFET)两个指标参数，判断该次修复是否为有效修复。 故障类型评估时间是指功能细胞从当次重配置修复结束后，到下一次故障发生时所经历 的时间；瞬时故障排除时间指从当次功能细胞重配置修复结束后，到下一次故障发生时， 能够判断该故障为瞬时故障的最短时间。
若故障类型评估时间不超过瞬时故障排除时间，则认为上次重配置修复无法有效处 理故障，那么当次故障修复则采用永久故障修复方法，即更换功能分子重新配置；若故障类型评估时间已经超过瞬时故障排除时间，即该功能细胞在本次故障发生和上次故障修复之间保持了较长的无故障时间，可以认为上次重配置修复能够有效处理故障，则当 次故障修复则采用瞬时故障修复方法，即用正在工作的功能分子配置刷新修复。采用该 策略同一功能细胞可以有效容错(C-1)次永久故障并能持续容错瞬时故障，对于间歇故障 也具有很强的容错能力。
如图4所示，功能细胞内故障分类处理自修复策略工作过程如下：
图4(a)功能细胞中的功能分子FM01发生了瞬时故障，当系统第一次检测到故障后会尝试使用瞬时故障修复方法去修复故障细胞，如图4(b)所示，通过对功能细胞加载配 置信息M1消除了该瞬时故障并开始监测故障类型评估时间FTET1。
图4(c)中，在上次故障修复完成，功能细胞安全工作了足够长的时间后(FTET1＞IFET)，FM01又发生了一个永久故障，此时如图4(d)所示，通过FTET1＞IFET判断出 当次故障修复采用瞬时修复方法，使用配置信息M1重配置该功能细胞同时开始监测故 障类型评估时间FTET2，由于FM01发生的故障类型为永久故障，故障并未被修复。
图4(e)所示，由于图4(c)中FM01发生的永久故障并未在图4(d)中被修复，紧接着下一个故障检测周期到来时，故障再次被检测，此时停止累计故障类型评估时间FTET2。 通过FTET1≤IFET，判断出当次故障修复采用瞬时修复方法，使用配置信息M2重配置 该功能细胞同时开始监测故障类型评估时间FTET3，此时故障功能分子FM01被功能分 子FM02所代替，完成该永久故障修复。
上述分别分析了故障分类处理自修复策略分别在修复瞬时故障和永久故障的工作 过程。当面临的故障为一个间歇故障时，该自修复策略也会根据间歇故障的影响持续时间来判断将它当作瞬时故障还是永久故障处理。
如图4(g)中，图4(f)中的功能分子FM02在持续无故障工作一段时间后，发生了一个间歇故障。假设功能细胞距离上次修复已经维持足够长的无故障时间(FTET3＞IFET)，在图4(h)中使用了瞬时故障修复方法，使用配置信息M2重配置该功能细胞同时开始监 测故障类型评估时间FTET4，此时该间歇故障暂时被修复。
由于间歇故障发生时间具有不确定性，因此当功能分子FM02再次检测到故障时，通过判断FTET4和IFET的大小，决定将该间歇故障当作哪种故障处理。图4(j)表示若 FTET4≤IFET，则认为该间歇故障频繁发生，频繁刷新修复，功耗较大且影响系统正常 工作，应立即采用永久故障修复方法移除处理；图4(k)表示若FTET4＞IFET，则认为该 间歇故障发生频率较低，可以通过瞬时修复方法刷新修复它。
为了验证该策略下系统功能在空天辐射环境下的容错有效性，以最多可修复次数作 为评判系统功能容错能力的指标，将功能细胞内故障分类处理容错方法与N模冗余法和擦洗刷新法进行对比分析。N模冗余法和擦洗刷新法是普遍应用于FPGA芯片的两种容 错方法，N模冗余法指N备份相同功能的模块同时工作，通过N模表决器检测出故障 模块并选择无故障模块结果输出，擦洗刷新法指通过处理器对FPGA进行周期的动态全 局重配置；其中，N模冗余法能够有效容错永久故障、擦洗刷新能够有效容错瞬时故障。
以下基于最大可修复次数、硬件资源消耗量和瞬时故障发生比例建立分析模型，验 证功能细胞内故障分类处理自修复策略在空天辐射环境下适用性。
设未做容错设计的数字系统消耗硬件资源量为N，容错设计后系统的硬件资源量为 N×CN，CN越大则系统资源消耗量越大。容错后系统最大可修复次数为Q，Q越大则 系统的修复能力越强。系统所处环境的瞬时故障比例参数为S，S越大则系统故障中瞬 时故障的比例越大。如图5所示，为三种容错方法的Q-CN-S'对比分析模型图，其中 S'＝100×S，目的是使最大可修复次数随瞬时故障比例的变化趋势更加明显。可见，当 瞬时故障比例小于50％时，N模冗余法的修复性能稍微优于故障分类处理法和擦洗刷新 法，当瞬时故障比例大于50％时，故障分类处理法的修复性能开始优于N模冗余法， 随着瞬时故障比例继续增大到80％以上，故障分类处理法的修复性能大幅优于N模冗 余法和擦洗刷新法，N模冗余法彻底失去优势。由于重配置能够有效修复瞬时故障的特 性，可以推断在瞬时故障比例达到100％时，故障分类处理法与擦洗刷新法将能够容错 所有故障。进一步分析，当瞬时故障比例一定时，硬件资源消耗越大，故障分类处理法 和N模冗余法的最大可修复次数越多，而擦洗刷新法几乎不变，这是由于擦洗刷新法的 周期性重配置效果不受冗余硬件资源量的影响，反而故障率随使用硬件资源面积增大而 增大；当相同消耗相同硬件资源时，随着瞬时故障比例的增大，故障分类处理法和擦洗 刷新法的最大可修复次数逐渐增大，而N模冗余法不变。这是由于随着瞬时故障比例增 加，故障分类处理法和刷新擦洗通过重配置的方法，能够修复更多的瞬时故障，而N模 冗余法的最大修复次数不受故障类型的影响。
如图6和图7所示，分别为故障分类处理方法较N模冗余法最大可修复次数提升率图和故障分类处理方法较擦洗刷新法最大可修复次数提升率图。可见所述功能细胞内故障分类处理容错方法在任意故障环境下，修复性能都优于擦洗刷新法，最大修复性能可 提升25倍；在瞬时故障发生比例大于50％时，优于N模冗余法，最大修复性能可提升 10倍，能够有效适用于瞬时故障频发的空天辐射环境。
实施例3：
本实施例在实施例1的基础上，公开了一种基于该自修复结构的控制细胞间细胞替 换自修复策略，容错对象为控制细胞。
控制细胞的自修复原理是控制细胞阵列中包括具有相同的控制逻辑功能的工作控 制细胞和空闲控制细胞，工作控制细胞发生故障时，空闲控制细胞被激活，代替故障细胞成为新的工作控制细胞。具体方法：首先由控制细胞检测自身内部故障，将故障信号 和所控制功能细胞的工作状态信息传输给辅助重布线模块；辅助重布线模块接收到故障 信号后，会在特定容错策略的指导下计算出用于替换修复的空闲控制细胞；完成计算后， 辅助重布线模块激活空闲控制细胞并将功能细胞的工作状态信息传输给空闲控制细胞； 最后，辅助重布线模块会切断对应功能细胞及配置信息传输模块与故障控制细胞之间的 信号连线，并将这些信号连线重新连接到用于替换修复的空闲控制细胞上，完成对故障 控制细胞在逻辑域的动态自修复。如图5所示，在自修复结构设计时会预先将控制细胞 布局在FPGA底层不同的物理区域，因此控制细胞在逻辑域的替换修复，也会映射到其 在FPGA底层物理域的替换修复。
以下结合控制细胞的自修复原理，提出了一种控制细胞间细胞替换自修复策略。
在该容错策略下，控制细胞间的自修复过程始终遵循“空闲细胞按优先级激活”原则， 即当故障发生时，在未激活的空闲细胞中选择优先级最高的进行替换修复。预先根据空 闲控制细胞在控制细胞阵列中的行列编号为其分配行优先级和列优先级，其中行优先级 高于列优先级且行号越小，列号越小，空闲细胞的激活优先级越高。已激活使用的空闲细胞不再拥有优先级，当故障发生时所有空闲细胞都已被激活，则无法再修复。该策略 容错次数等于冗余的空闲控制细胞数，容错过程具有灵活性。
如图9所示，控制细胞间故障自修复策略的工作过程如下：
如图9(a)所示为加入空闲细胞的控制细胞阵列，控制细胞CC00～CC12分别接收来自功能细胞FC00～FC12的故障检测信号，CC20～CC22为冗余空闲控制细胞，CC20～CC22 按照行列编号遵循“空闲细胞按优先级激活”原则。
图9(b)中，控制细胞CC00发生了故障，该故障控制细胞会将自身故障信号和关于功能细胞FC00正在工作的功能分子信息发送给辅助重布线模块。辅助重布线模块会从 空闲控制细胞中按照编号选择优先级最高的空闲细胞激活并替代该故障细胞。图(7b)中， 优先级最高的制细胞CC20被激活，并代替故障控制细胞CC00接收来自功能细胞FC00 的故障信号，并负责FC00的重配置控制。
图9(c)中，控制细胞CC02也发生了故障，在CC02向辅助布线模块传输完自身故 障信号和FC02中正在工作的功能分子信息后，辅助布线块激活此时最高优先级空闲细 胞CC21代替CC02继续工作。
图9(d)中，原空闲控制细胞CC20在被激活成为工作控制细胞后，发生了故障。CC20向辅助布线模块传输自身故障信号和FC00中正在工作的功能分子信息后，辅助布线块 激活此时最高优先级空闲细胞CC22代替CC20继续工作。至此该阵列中所有空闲控制 细胞已经全部激活过，当再次有控制细胞故障，将无法再容错。
实施例4：
基于功能细胞还具有均匀功能分配特点，功能细胞能够有效利用可重配置区域内的 硬件资源，减少复杂数字系统分解时的时序问题以及解决由于各细胞内故障率不均匀而 导致的可靠性降低问题，故本实施例基于功能细胞均匀功能分配特点，通过分析FPGA可重配置区域的约束限制条件，给出以下功能细胞的优化设计方法：
如图10(a)所示，对于功能细胞的输入信号，使穿过功能细胞边界的信号成为单个扇出网络并在扇出之前将信号记录在功能细胞内部，功能分子根据需要在功能细胞内部对这些信号进行复用，由此增强功能细胞在实际设计中的输入驱动能力。
如图10(b)所示，对于功能细胞的输出信号，将多次跨越功能细胞边界的信号设为单个扇出网络并在扇出进行复用和优化之前将信号在静态设计中进行寄存，由此增强功能细胞在实际设计中的输出驱动能力，有利于自修复结构的规模扩大。
如图10(c)所示，对于功能细胞间的交互信号，要在静态设计中添加同步端点以确保系统在任何配置上始终满足时序；如图10(d)所示，对于穿过功能细胞的静态逻辑信 号，选择绕开功能细胞内部从静态区域走线，能够有效减小在重配置时功能分子切换对 静态逻辑的影响。
功能细胞边界约束时，需要将功能细胞的端口放置位置尽量分开且对端口数量较多 的功能细胞划分更大的Pblock面积，从而解决大量端口紧密放置可能会导致的时序和路 由问题。
实施例5：
本实施例的基于功能细胞均匀功能分配特点，以适应可重配置区域设计规则为前提， 提高资源利用率为目的，给出使用该自修复结构进行设计时的电路分解方法，该电路分 解方法步骤如下：
第一步、自顶而下分析给定数字系统电路模块的结构分层，将系统压缩成两层电路 结构，即在原电路层次基础上，在可以再分的电路层中只放置连线逻辑，所有功能逻辑压缩到底层或直接保留在顶层。
第二步、对两层电路结构中的所有实现逻辑功能子模块做自测试容错设计，初步生 成功能分子。图11为功能分子内部电路结构图，基本设计方法如下：
根据子模块的特点增加自测试设计，用于实时检测故障信号；
为子模块的IO口做三模冗余设计，能够有效判断故障发生于功能分子内部的功能模块中还是传输连线上，并且对连线故障有一定的容错能力。
第三步、对初步生成的功能分子按容错需求冗余后进行合并重组和切割，生成最终 的功能分子，从而提高可重配置区域资源利用率和均匀分配可重配置资源。
将初步生成的功能分子按照占用逻辑资源量由大到小依次排列为F1、F2…Fn，资源使用量分别为NF1、NF2…NFn。图12所示为功能分子逻辑资源量分布图，理想情况下 如图12(a)所示，希望各功能分子资源使用量相同且能够完全利用每个可重配置帧所控 制区域的资源。但实际数字系统分布情况复杂，如图12(b)和12(c)所示尤其是当各功能 分子资源占用量极度小或分布极度不均时，想要最大化利用RP资源和均匀分布RP资 源，就需要对这些功能分子按容错需求冗余后形成功能分子组，再进行合并重组和切割。
如图13所示，功能分子组的合并重组和切割方法示意图。合并重组指通过合并若干占用资源面积互补的功能分子组以生成新的功能分子组，新的功能分子组在RP中具 有更高的资源利用率，但原始功能分子组只要有一个检测到故障，就会触发组成新功能 分子组中所有原功能分子组的自修复，且当合并较多功能分子组时，分布规模会大幅减 小，从而导致自修复结构的分布式自主性降低，降低了系统可靠性；切割指当资源分布 不均时，通过将占用逻辑资源量较大的功能分子组再拆分为若干资源量较小且资源利用 率较高的新功能分子组，从而能够增强系统的自主可控性和可靠性，但切割后产生的新 功能分子组会多出额外用于自测试功能的表决逻辑资源，且拆分粒度越小，拆出的新功 能分子组越多，产生的额外表决逻辑资源影响也就越大。因此，需要在保证系统可靠性 的同时，通过合理使用合并重组和切割的方法，提高功能分子的资源利用率和资源分布 的均匀度。另外，合并重组和切割方式只适用于用户可修改的设计模块或开源IP，对于 包含不开源IP的设计，无法对这些不开源IP做重组和切割操作。
根据用户容错次数需求，将初步功能分子F1、F2…Fn增加C倍冗余资源后形成功能分子组F′1、F′2…F′n，它们在对应功能细胞中的总资源占用量分别为 N′F1、N′F2…N′Fn。则任一功能分子组在对应功能细胞中的总资源占用量N′Fi可以表 达为N′Fi＝C×NFi＝C×(ai×N1+ΔNFi)，其中N′Fi为任一功能分子的资源使用量，C为 需要容错的次数，ai表示Fi中包含1帧硬件资源量N1的整数倍数，ΔNFi表示NFi中不 满一帧的硬件资源量。
如图14所示，分别从四种情况进行分类讨论并给出对初步功能分子的调整方法：(T 表示一帧资源量中容许的最小资源占比)
①N′Fi＜T×N1
此时，N′Fi不满最小容许资源量，即ai＝0，N′Fi＝C×ΔNFi。
若功能分子组F′i1、F′i2…F′ix的资源量N′Fi1、N′Fi2…N′Fix都小于T×N1，且满足 T×N1≤C×(ΔNFi1+ΔNFi2+…+ΔNFix)≤N1，则对功能分子组F′i1、F′i2…F′ix采用合并 重组调整方法，重组为新的功能分子组FM′i1和新的功能分子FMi1。若不满足上述条件， 则不做调整。
② T×N1≤N′Fi≤N1
此时，N’Fi不满一帧资源量但已经达到最小容许资源量，因此无需做出调整。
③ N1＜N′Fi≤C×N1
此时，N′Fi超过一帧资源量但NFi不足一帧资源量，N′Fi＝C×(ai×N1+ΔNFi)。
若功能分子组F′i1和F′i2的资源量N′Fi1和N′Fi2都满足N1＜N′Fi≤C×N1，且满足 T×N1≤C×(ΔNFi1+ΔNFi2)≤N1，则对功能分子组F′i1和F′i2采用合并重组调整方法，重 组为新的功能分子组FM′i1和新的功能分子FMi1。与第一种情况不同的是，由于这类功 能分子组资源量较多，选择的调整方法为两两合并重组调整，从而避免资源大量合并堆 积。若不满足上述条件则不做调整。
④ N′Fi＞C×N1
此时，NFi超过一帧资源量，N′Fi＝C×(ai×N1+ΔNFi)。
首先需要对功能分子组一次切割调整，切割成C×ai倍个整一帧资源量和C×ΔNFi的 资源余量。若资源余量满足C×ΔNFi＜T×N1，则参考情形1进行调整；若资源余量满足 T×N1≤C×ΔFFi≤N1，则参考情形2无需调整；若资源余量满足N1＜C×ΔNFi≤C×N1， 则参考情形3进行调整。无论哪种调整方式，最终将生成(C×ai+1)个新的功能分子组 和(ai+1)个新的功能分子。
第四步、将调整后的功能分子按照资源量由大到小重新排列到功能细胞阵列中，形 成最终的功能分子FM00、FM01…FMmn，由此完成电路分解过程。
Claims (10)
1.一种基于细胞阵列电路的FPGA自修复结构，应用于FPGA系统容错设计中，其特征在于：包括FPGA逻辑电路、处理器硬件系统和外部配置存储器
所述FPGA逻辑电路包括功能细胞、控制细胞、配置信息传输模块和连通FPGA架构与外部处理器的内部配置接口；
所述功能细胞为分布式布局在FPGA架构底层的可重构区域，用于放置实现逻辑功能的子模块，且每个功能细胞均包括多个功能分子，多个所述功能分子均具有相同逻辑功能并使用不同底层硬件资源，且同一时刻每个功能细胞中只有一个功能分子工作，其他功能分子以配置信息形式保存于外部配置存储器中；
所述控制细胞，用于负责接收功能细胞的故障信号，并根据功能细胞的工作状态信息向配置信息传输模块发送自修复控制信号；
所述配置信息传输模块，用于根据接收到的自修复控制信号，将所需功能分子的配置信息从外部配置存储器传输并配置到FPGA的内部配置接口；
所述内部配置接口，用于将功能分子配置信息写入内部配置控制寄存器中；
所述处理器硬件系统，包括一个处理器硬核和存储控制器，用于传输部分位流文件；
所述外部配置存储器，用于存放包括功能分子配置信息的部分位流文件。
2.根据权利要求1所述的一种基于细胞阵列电路的FPGA自修复结构，其特征在于：所述控制细胞布局在FPGA架构底层不同的物理区域上，其包括具有相同的控制逻辑功能的工作控制细胞和空闲控制细胞，所述空闲控制细胞用于在工作控制细胞发生故障时，被激活代替故障细胞成为新的工作控制细胞；
在所述FPGA逻辑电路中增加用于接收控制细胞的故障信号，并根据故障信号将故障细胞切换成空闲控制细胞的辅助重布线模块，所述辅助重布线模块主要由多路选择器电路构成。
3.基于权利要求1所述的一种基于细胞阵列电路的FPGA自修复结构的自修复方法，其特征在于：包括以下步骤：
功能细胞进行自身内部故障检测，获得故障功能细胞并将其对应的故障信号传输给对应控制细胞；
控制细胞根据接收到的故障信号和对应故障功能细胞的工作状态信息计算得到需要用于修复的功能分子配置，并在计算完成后将自修复控制信号发送给配置信息传输模块；
配置信息传输模块根据接收到的自修复控制信号，将需要用于修复的功能分子的配置信息从外部配置存储器传输并配置到内部配置接口，完成对故障功能细胞的自修复。
4.基于权利要求3所述的自修复结构的容错方法，其特征在于：包括以下步骤：
引入故障类型评估时间和瞬时故障排除时间，所述故障类型评估时间为功能细胞从当次重配置修复结束后，到下一次故障发生时所经历的时间；所述瞬时故障排除时间为从当次功能细胞重配置修复结束后，到下一次故障发生时，能够判断该故障为瞬时故障的最短时间；
通过比较故障类型评估时间和瞬时故障排除时间，获取修复当前功能细胞发生的故障的修复方法；若故障类型评估时间不超过瞬时故障排除时间，则采用永久故障修复方法对当前故障进行修复；若故障类型评估时间超过瞬时故障排除时间，则采用瞬时故障修复方法对当前故障进行修复；所述瞬时故障修复方法为刷新正在工作的功能分子配置；所述永久故障修复方法为采用权利要求3所述的自修复方法，更换功能分子配置。
5.基于权利要求2所述的一种基于细胞阵列电路的FPGA自修复结构的自修复方法，其特征在于：包括以下步骤：
控制细胞进行自身内部故障检测，获得故障控制细胞并将其对应的故障信号和所控制的功能细胞的工作状态信息传输给辅助重布线模块；
辅助重布线模块根据接收到的故障信号，计算得到用于替换修复的空闲控制细胞；
辅助重布线模块激活空闲控制细胞并将故障控制细胞所控制的功能细胞的工作状态信息传输给空闲控制细胞；
辅助重布线模块切断对应的功能细胞及配置信息传输模块与故障控制细胞之间的信号连线，并将这些信号连线重新连接到用于替换修复的空闲控制细胞上，完成对故障控制细胞在逻辑域的自修复。
6.基于权利要求5所述的自修复结构的容错方法，其特征在于：包括以下步骤：
根据空闲控制细胞在控制细胞阵列中的行列编号为其分配行优先级和列优先级，行优先级高于列优先级，行号越小，列号越小，空闲细胞的激活优先级越高；
工作控制细胞发生故障时，在未激活的空闲控制细胞中选择优先级最高的空闲控制细胞代替故障细胞成为新的工作控制细胞，已激活使用的空闲控制细胞不再拥有优先级。
7.基于权利要求4所述的容错方法的功能细胞优化设计方法，其特征在于：包括：
将穿过功能细胞边界时的输入信号设为单个扇出网络并在扇出之前将信号记录在功能细胞内部，功能分子根据需要在功能细胞内部对这些信号进行复用；
将多次跨越功能细胞边界的输出信号设为单个扇出网络并在扇出进行复用和优化之前将信号在静态设计中进行寄存；
对于功能细胞间的交互信号，在静态设计中添加同步端点；
对于穿过功能细胞的静态逻辑信号，绕开功能细胞内部从静态区域走线。
8.基于权利要求1所述的一种基于细胞阵列电路的FPGA自修复结构的功能分子设计方法，其特征在于：包括以下步骤：
步骤1：对自修复系统中的所有实现逻辑功能的子模块做自测试容错设计，初步生成功能分子；
步骤2：对初步生成的功能分子按容错需求冗余后进行调整，得到最终的功能分子；所述调整包括对冗余后的功能分子进行合并重组和切割；
步骤3：将步骤2得到的功能分子按照占用逻辑资源量由大到小重新排列到功能细胞阵列中。
9.根据权利要求8所述的功能分子设计方法，其特征在于：所述步骤2中的对初步生成的功能分子按容错需求冗余，具体操作如下：
将步骤1中初步生成的功能分子按照占用逻辑资源量由大到小依次排列为F1、F2…Fn，资源使用量分别为NF1、NF2…NFn，根据用户容错次数需求，将初步生成的功能分子增加C倍冗余资源后形成功能分子组F'1、F'2…F'n，其在对应功能细胞中的总资源占用量分别为N'F1、N'F2…N'Fn，任一功能分子组在对应功能细胞中的总资源占用量N'Fi可以表达为N'Fi＝C×NFi＝C×(ai×N1+ΔNFi)，其中N'Fi为任一功能分子的资源使用量，C为需要容错的次数，ai表示Fi中包含1帧硬件资源量N1的整数倍数，ΔNFi表示NFi中不满一帧的硬件资源量。
10.根据权利要求9所述的功能分子设计方法，其特征在于：对冗余后的功能分子按照以下情况进行调整：T表示一帧资源量中容许的最小资源占比；
情形1：若功能分子组F'i1、F'i2…F'ix的资源量N'Fi1、N'Fi2…N'Fix都小于T×N1，且满足T×N1≤C×(ΔNFi1+ΔNFi2+…+NFix)≤N1，则对功能分子组F'i1、F'i2…F'ix采用合并重组调整方法，重组得到新的功能分子组FM'i1和新的功能分子FMi1，若不满足上述条件，则不做调整；
情形2：若T×N1≤N'Fi≤N1，则不做出调整；
情形3：若N1＜N'Fi≤C×N1，且满足T×N1≤C×(ΔNFi1+ΔNFi2)≤N1，则对功能分子组F'i1和F'i2采用两两合并重组调整方法，重组得到新的功能分子组FM'i1和新的功能分子FMi1；
情形4：若N'Fi＞C×N1，则首先需要对功能分子组进行一次切割调整，切割成C×ai倍个整一帧资源量和C×ΔNFi的资源余量，若资源余量满足C×ΔNFi＜T×N1，则参考情形1进行调整；若资源余量满足T×N1≤C×ΔNFi≤N1，则参考情形2无需调整；若资源余量满足N1＜C×ΔNFi≤C×N1，则参考情形3进行调整；
经调整后，生成(C×ai+1)个新的功能分子组和(ai+1)个新的功能分子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911222530.XA CN110991128B (zh) | 2019-12-03 | 2019-12-03 | 一种基于细胞阵列电路的fpga自修复结构及其容错方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911222530.XA CN110991128B (zh) | 2019-12-03 | 2019-12-03 | 一种基于细胞阵列电路的fpga自修复结构及其容错方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110991128A true CN110991128A (zh) | 2020-04-10 |
| CN110991128B CN110991128B (zh) | 2024-06-07 |
Family
ID=70089790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911222530.XA Active CN110991128B (zh) | 2019-12-03 | 2019-12-03 | 一种基于细胞阵列电路的fpga自修复结构及其容错方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110991128B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112269686A (zh) * | 2020-10-29 | 2021-01-26 | 南京航空航天大学 | 一种基于冷备份双模检错码的lutram自修复结构及自修复方法 |
| CN116107726A (zh) * | 2023-04-13 | 2023-05-12 | 上海思尔芯技术股份有限公司 | Fpga资源调度方法、装置、设备以及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020157071A1 (en) * | 2001-04-13 | 2002-10-24 | Schiefele Walter P. | Method for creating circuit redundancy in programmable logic devices |
| CN104392149A (zh) * | 2014-12-11 | 2015-03-04 | 南京航空航天大学 | 一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法 |
| CN109635315A (zh) * | 2018-10-29 | 2019-04-16 | 南京航空航天大学 | 面向胚胎硬件细胞重用策略的可靠性建模和设计指导方法 |
-
2019
- 2019-12-03 CN CN201911222530.XA patent/CN110991128B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020157071A1 (en) * | 2001-04-13 | 2002-10-24 | Schiefele Walter P. | Method for creating circuit redundancy in programmable logic devices |
| CN104392149A (zh) * | 2014-12-11 | 2015-03-04 | 南京航空航天大学 | 一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法 |
| CN109635315A (zh) * | 2018-10-29 | 2019-04-16 | 南京航空航天大学 | 面向胚胎硬件细胞重用策略的可靠性建模和设计指导方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112269686A (zh) * | 2020-10-29 | 2021-01-26 | 南京航空航天大学 | 一种基于冷备份双模检错码的lutram自修复结构及自修复方法 |
| CN112269686B (zh) * | 2020-10-29 | 2024-04-26 | 南京航空航天大学 | 一种基于冷备份双模检错码的lutram自修复结构及自修复方法 |
| CN116107726A (zh) * | 2023-04-13 | 2023-05-12 | 上海思尔芯技术股份有限公司 | Fpga资源调度方法、装置、设备以及存储介质 |
| CN116107726B (zh) * | 2023-04-13 | 2023-07-18 | 上海思尔芯技术股份有限公司 | Fpga资源调度方法、装置、设备以及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110991128B (zh) | 2024-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dugan et al. | Dynamic fault-tree models for fault-tolerant computer systems | |
| Koren et al. | On area and yield considerations for fault-tolerant VLSI processor arrays | |
| Koren et al. | Modeling the effect of redundancy on yield and performance of VLSI systems | |
| US5931959A (en) | Dynamically reconfigurable FPGA apparatus and method for multiprocessing and fault tolerance | |
| CN105550074B (zh) | 航天计算机 | |
| US20090144669A1 (en) | Method and arrangement for enhancing process variability and lifetime reliability through 3d integration | |
| CN110991128B (zh) | 一种基于细胞阵列电路的fpga自修复结构及其容错方法 | |
| CN104392149A (zh) | 一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法 | |
| Yu et al. | Defect-tolerant FPGA switch block and connection block with fine-grain redundancy for yield enhancement | |
| Fuchs et al. | A fault-tolerant MPSoC for CubeSats | |
| CN107807902A (zh) | 一种抗单粒子效应的fpga动态重构控制器 | |
| Yang et al. | Architecture design for reliable and reconfigurable FPGA-based GNC computer for deep space exploration | |
| CN105589768B (zh) | 一种可自愈的容错计算机系统 | |
| Yu et al. | FPGA defect tolerance: Impact of granularity | |
| US9484919B1 (en) | Selection of logic paths for redundancy | |
| CN110263371A (zh) | 基于aadl的ima动态重构过程配置路径生成方法 | |
| Howells et al. | A reconfiguration scheme for yield enhancement of large area binary tree architectures | |
| Prager et al. | A fault tolerant signal processing computer | |
| Cai et al. | Implementation of a reconfigurable computing system for space applications | |
| Ebrahimi et al. | A switch box architecture to mitigate bridging and short faults in SRAM-based FPGAs | |
| Psarakis | Reliability-aware overlay architectures for FPGAs: features and design challenges | |
| Bagherzadeh et al. | R2D3: A reliability engine for 3D parallel systems | |
| Zabihi et al. | A partial task replication algorithm for fault-tolerant FPGA-based soft-multiprocessors | |
| Lahrach et al. | Fault tolerance of multiple logic faults in sram-based fpga systems | |
| Portaluri et al. | SEU Mitigation on SRAM-based FPGAs through Domains-based Isolation Design Flow |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |