CN110980630A - 一种表面贴装用的tgv集成垂直互连结构及其制作方法 - Google Patents

一种表面贴装用的tgv集成垂直互连结构及其制作方法 Download PDF

Info

Publication number
CN110980630A
CN110980630A CN201911316288.2A CN201911316288A CN110980630A CN 110980630 A CN110980630 A CN 110980630A CN 201911316288 A CN201911316288 A CN 201911316288A CN 110980630 A CN110980630 A CN 110980630A
Authority
CN
China
Prior art keywords
glass substrate
tgv
copper
integrated vertical
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911316288.2A
Other languages
English (en)
Inventor
杨卓青
李亚辉
郑玮
张浩东
王艳
丁桂甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201911316288.2A priority Critical patent/CN110980630A/zh
Publication of CN110980630A publication Critical patent/CN110980630A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种表面贴装用的TGV集成垂直互连结构,包括:玻璃基板,所述玻璃基板具有第一表面和与第一表面相对的第二表面;以及金属填充通孔,所述金属填充通孔贯穿所述玻璃基板的第一表面和第二表面。本发明提出的TGV可用作集成全金属MEMS冲击阈值传感器及其后续表面贴装应用的理想基板,实现垂直维度上的电学互连。并且,基于本发明提出的TGV玻璃基板还可以明显提高整体MEMS器件的抗冲击性,稳定性及可靠性。

Description

一种表面贴装用的TGV集成垂直互连结构及其制作方法
技术领域
本发明涉及半导体封装技术领域,具体地,尤其涉及一种表面贴装用的TGV集成垂直互连结构及其制作方法。
背景技术
振动阈值传感器是在超过特定阈值加速度时会断开或闭合电路的设备,例如,它可用于监测电源受限或仅周期性发生的事件。基于MEMS的振动阈值传感器通常在设计中利用特定的微型可移动组件以获得更高的精度,因此,器件必须进行封装以保护其内部可移动的微结构。然而,在封装过程中,帽和器件之间的横向电气互连或引线键合将导致整体芯片所占面积较大。最近研究表明,基于硅加工的硅通孔技术(TSV)能够将器件中的芯片和倒片封装模块的尺寸最小化。
洛桑联邦理工学院的Y.Temi等人于2011年在《Die-level TSV fabricationplatform for COMS-MEMS Integration》中开发了用于芯片级异构集成并完全兼容CMOS的TSV制造平台。该技术包含嵌入式芯片的晶圆重构,聚对二甲苯沉积,模板光刻和自下而上电镀等工艺。其中通过刻蚀完成硅通孔的制作,并且在通孔侧壁沉积聚对二甲苯进行钝化,最后通过自下而上的电镀工艺进行铜的填充。微加工过程和对准测试结果表明,提出的芯片级3D异构集成平台可用于制作中等密度TSV,并且能够满足中等对准精度的应用需求。硅作为一类半导体材料,因此在垂直互连结构的应用中,必须将其侧壁进行钝化以防止金属离子的扩散,从而保证电信号的垂直传输以及器件的可靠性。然而,繁琐的钝化工艺将直接提高器件的时间及费用成本,并降低器件的应用精度。此外,硅是一种脆性材料,在高阈值振动传感器的应用中,由于受到外界较大的冲击加速度,因此保证器件的完整性及可靠性也是面临的一个棘手问题
日本印刷株式会社的Seiichi Yoshimi等人于2013年在《Development of 300mmTSV interposer with redistribution layers on both sides using MEMS processes》中提出了一种基于TSV的3D封装中介层制造工艺。通过深反应离子刻蚀(DRIE)工艺在晶圆上形成TSV,并采用SiO2层隔离通孔,然后沉积Ti/Cu充当阻挡层/种子层。此外,使用优化的周期性脉冲反向(PPR)电镀技术,在TSV中填充固态铜,并且还开发了化学机械抛光(CMP)工艺来去除冗余的铜。为了实现无空隙的TSV互连并提高均匀性,研究人员对铜的电镀过程进行了仿真,并根据仿真结果进行了开发。电镀铜的工艺均匀性与仿真结果相当,并且成功形成了无空隙的TSV互连。最后,通过电镀铜的方式在TSV上形成RDL线路,并且测量了RDL泄漏电流和通孔电阻的电气特性。结果表明,RDL线路是电气隔离的。通孔电阻的平均值为2.43Ω,通孔电阻呈正态分布,具有明显的电气特性。同样,作者采用SiO2钝化工艺保证电信号垂直传输,考虑到硅的材料属性,因此器件的完整性及可靠性依然是面临的一个重要问题。
因此,本领域的研究人员致力于提高电学信号垂直传输的可靠性,以及器件的完整性,获得具有稳定的输出信号并且能够抵抗外界强烈冲击的传感器。同时,希望能够精简垂直互连结构的制作工艺,提高器件的精度,并降低生产成本。
发明内容
本发明的目的在于基于微加工工艺,提出一种基于玻璃通孔的TGV(Through-Glass-Via)衬底引出封装形式,使MEMS惯性开关的动/静电极引线通过通孔从衬底背面引出,从而解决正面引线引脚带来的封装尺寸偏大问题,进一步缩小惯性开关的体积,也为后续的表面贴装实施提供便利。同时,本发明提出的TGV可用作集成全金属MEMS冲击阈值传感器及其后续表面贴装应用的理想基板。并且,基于本发明提出的TGV玻璃基板还可以明显提高阈值加速度传感器的抗冲击能力,从而保证器件的可靠性和稳定性。
根据本发明的一个实施例,提供一种表面贴装用的TGV集成垂直互连结构,包括:
玻璃基板,所述玻璃基板具有第一表面和与第一表面相对的第二表面;以及
金属填充通孔,所述金属填充通孔贯穿所述玻璃基板的第一表面和第二表面。
在本发明的一个实施例中,所述金属填充通孔是通过在所述玻璃基板的第一表面和第二表面分别进行喷砂工艺形成的对称结构通孔。
在本发明的一个实施例中,所述金属填充通孔是铜填充的通孔,采用周期性脉冲反向沉积工艺完成沉积。
在本发明的一个实施例中,所述金属填充通孔的口径大小为200-800微米。
根据本发明的另一个实施例,提供一种表面贴装用的TGV集成垂直互连结构的制作方法,包括:
对玻璃基板进行预处理;
在玻璃基板表面形成铜-PDMS复合掩膜;
进行玻璃通孔的制作;以及
形成金属铜填充互连通孔。
在本发明的另一个实施例中,对玻璃基板进行预处理包括:
利用去离子水、氢氧化钠溶液及重铬酸钾溶液对所述玻璃基板进行常规超声清洗;以及
采用等离子体清洗机对玻璃基板进行二次清洗以进一步去除表面的杂质。
在本发明的另一个实施例中,在玻璃基板表面形成铜-PDMS复合掩膜包括:
在所述玻璃基底表面溅射电镀种子层;
在电镀种子层上旋涂一层光刻胶,完成曝光、显影和图形化转移;
采用电沉积工艺制备复合掩膜的铜层;
将PDMS材料填充到通过光刻胶曝光显影形成的微结构沟槽中,并位于电镀铜层的表面;
对PDMS材料进行固化;以及
并采用横向切割技术将多余的PDMS去除,并除去光刻胶。
在本发明的另一个实施例中,进行玻璃通孔的制作包括:
基于铜-PDMS复合掩膜,通过喷砂工艺刻蚀玻璃基板的第一表面,然后再采用相同的工艺参数刻蚀玻璃基板的第二表面。
在本发明的另一个实施例中,喷砂工艺采用的颗粒材料为Al2O3粉末,粒径大小为15微米,喷砂过程压缩气体的压强为0.1-0.2MPa,喷嘴距离基板的距离为8-10mm。
在本发明的另一个实施例中,形成金属铜填充互连通孔包括:
去除铜-PDMS复合掩膜;
在玻璃通孔的两侧壁溅射种子层;
采用电沉积工艺完成铜材料的填充,其中电镀波形包括:电流密度为15-25mA/cm2、沉积时间为400-600ms的正向沉积脉冲,时间为40-60ms、电流密度为20-60mA/cm2的反向溶解脉冲,正向沉积脉冲和反向溶解脉冲之间的暂停时间为400-600ms。
与现有技术相比较,本发明的有益效果如下:本发明针对以往MEMS器件封装过程中采用引线键合的封装方式,导致封装尺寸偏大,以及硅基互连通孔较脆,不适宜应用于冲击加速度阈值传感器等问题,提出一种基于表面贴装用的TGV集成垂直互连结构。通过玻璃衬底上的通孔结构,实现器件上下之间的电学互连,使MEMS惯性开关的动/静电极引线通过通孔从衬底背面引出,从而消除正面引线引脚带来的封装尺寸偏大问题。同时,基于玻璃的电学互连通孔,使得器件具有更好的抗冲击性、稳定性及可靠性。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构的整体示意图。
图2示出根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构的截面示意图。
图3示出根据本发明的一个实施例的集成MEMS惯性开关的整体示意图。
图4示出根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构的制作流程图。
图5A至图5E示出根据本发明的一个实施例形成铜-PDMS复合掩膜的过程的截面截面图。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
本发明提出一种基于玻璃通孔的TGV(Through-Glass-Via)衬底引出封装形式,使MEMS惯性开关的动/静电极引线通过通孔从衬底背面引出,从而解决正面引线引脚带来的封装尺寸偏大问题,进一步缩小惯性开关的体积,也为后续的表面贴装实施提供便利。同时,本发明提出的TGV可用作集成全金属MEMS冲击阈值传感器及其后续表面贴装应用的理想基板,实现垂直维度上的电学互连。并且,基于本发明提出的TGV玻璃基板还可以明显提高整体MEMS器件的抗冲击性,稳定性及可靠性。
本发明以微加工工艺为基础,提供一种基于表面贴装用的TGV集成垂直互连结构及其制作方法。本发明采用在玻璃基底上制作铜填充通孔结构,实现器件上下之间的电学互连,使MEMS惯性开关的动/静电极引线通过通孔从衬底背面引出,从而消除正面引线引脚带来的封装尺寸偏大问题。同时,基于玻璃的电学互连通孔,使得器件具有更好的抗冲击性、稳定性及可靠性。
下面结合图1和图2来详细介绍根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构。图1示出根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构100的整体示意图。图2示出根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构的截面示意图。如图1和图2所示,该基于表面贴装用的TGV集成垂直互连结构100包括基板110及金属填充通孔120。
在本发明的一个具体实施例中,基板110可以是型号为Pyrex 7740的玻璃基板。玻璃基板110的厚度为250-1000微米,直径在3至12英寸的范围内。并且在进行微加工之前,对基板110进行双重预处理,即溶液超声清洗和等离子体清洗。基板110具有第一表面111和与第一表面111相对的第二表面112。
金属填充通孔120可以是铜填充的通孔,并采用周期性脉冲反向沉积工艺完成沉积,其中铜通孔的口径大小为200-800微米。通孔是通过在基板110的第一表面和第二表面分别进行喷砂工艺形成的对称结构通孔,单侧孔深为250微米。金属填充通孔120贯穿基板110的第一表面111和第二表面112。即,金属填充通孔120的第一端121在第一表面111处,金属填充通孔120的第二端122在第二表面112处。
图3示出根据本发明的一个实施例的集成MEMS惯性开关300的整体示意图。在本发明的一个具体实施例中,集成的高阈值MEMS惯性开关300通过互不干扰的叠层电镀工艺完成,并且采用的结构材料为金属镍。MEMS开关300和TGV垂直互连通孔310通过表面贴装工艺完成结合。
下面再结合图4来详细说明制作基于表面贴装用的TGV垂直互连结构的流程。图4示出根据本发明的一个实施例的基于表面贴装用的TGV集成垂直互连结构的制作流程图。
首先,在步骤410,进行玻璃基板的预处理。在本发明的一个实施例中,将玻璃基板采用去离子水、氢氧化钠溶液及重铬酸钾溶液进行常规超声清洗,之后采用等离子体清洗机进行二次清洗以进一步去除表面的杂质。所述玻璃基板的大小可以是3-12英寸规格,清洗基板所使用的的氢氧化钠溶液为低浓度的溶液,每次常规超声清洗的时间控制在5分钟之内即可,进行等离子体清洗前,将基板放置在80℃烘箱中进行干燥处理以去除表面水分。
接下来,在步骤420,在玻璃基板表面形成铜-PDMS(聚二甲基硅氧烷)复合掩膜。图5A至图5E示出根据本发明的一个实施例形成铜-PDMS复合掩膜的过程的截面截面图。首先如图5A所示,在洁净的玻璃基底510表面溅射电镀种子层520。种子层520可以是Cr/Cu种子层。然后,旋涂一层光刻胶530,完成曝光、显影和图形化转移,如图5B所示。接下来,如图5C所示,采用电沉积工艺制备复合掩膜的铜层540。随后,如图5D所示,将PDMS填充到通过光刻胶曝光显影形成的微结构沟槽中,并位于电镀铜层的表面,然后将PDMS层550进行固化。最后,并采用横向切割技术将多余的PDMS去除,并除去光刻胶,完成铜-PDMS复合掩膜的制作,如图5E所示。横向切割技术可以包括化学机械研磨、抛光等工艺。在本发明的一个具体实施例中,旋涂所使用的光刻胶为SU-8负性光刻胶,旋涂厚度大约为100-200微米,通过电沉积制备铜掩膜层的厚度为20-50微米,PDMS固化所使用的的温度和时间分别为120-150℃和2-3小时。
然后,在步骤430,进行玻璃通孔的制作。在本发明的一个实施例中,基于铜-PDMS复合掩膜,考虑到刻蚀效率和纵横比,通过喷砂工艺刻蚀玻璃基板的单侧,然后再采用相同的工艺参数刻蚀玻璃基板的另外一侧,在刻蚀过程中需要确保对齐以形成具有对称结构的玻璃通孔。在本发明的一个具体实施例中,喷砂刻蚀工艺采用的颗粒材料为Al2O3粉末,粒径大小为15微米,喷砂过程压缩气体的压强为0.1-0.2MPa,喷嘴距离基板的距离为8-10mm,掩膜开口的形状为圆形,直径尺寸为200-800微米。
最后,在步骤440,进行金属铜填充互连通孔的加工。在本发明的一个实施例中,将铜-PDMS复合掩膜去除,并在玻璃通孔的两侧壁溅射种子层,然后采用电沉积工艺完成铜材料的填充。在本发明的一个具体实施例中,溅射Cr/Cu种子层的厚度为20-50nm和100-200nm,并采用周期性脉冲反向沉积工艺,其中所使用的电解质为碱性甲烷磺酸铜电解液,Cu的密度为60-100g/L,硫酸的密度为10-30g/L,Cl的密度为20-60mg/L,另外,在电解质中还使用了包括促进剂,抑制剂和整平剂在内的三种商业添加剂。在电沉积过程中,采用磁力搅拌的方式加强对流传质,搅拌速度为150-200rpm,电沉积温度为室温。其中电镀波形由电流密度较低(15-25mA/cm2)和沉积时间较长(400-600ms)的正向脉冲沉积脉冲,时间较短(40-60ms)和电流密度较高(20-60mA/cm2)的反向脉冲溶解脉冲组成,正向和反向脉冲电流之间的暂停时间为400-600ms。
以上各尺寸及实验参数条件的选取,使得器件的制备工艺过程简单且可靠,在保证缩小封装体积及便于贴装应用的同时,不失其稳定性和可靠性,增强了TGV通孔工艺在电子封装互连领域的应用。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种表面贴装用的TGV集成垂直互连结构,包括:
玻璃基板,所述玻璃基板具有第一表面和与第一表面相对的第二表面;以及
金属填充通孔,所述金属填充通孔贯穿所述玻璃基板的第一表面和第二表面。
2.如权利要求1所述的表面贴装用的TGV集成垂直互连结构,其特征在于,所述金属填充通孔是通过在所述玻璃基板的第一表面和第二表面分别进行喷砂工艺形成的对称结构通孔。
3.如权利要求1所述的表面贴装用的TGV集成垂直互连结构,其特征在于,所述金属填充通孔是铜填充的通孔,采用周期性脉冲反向沉积工艺完成沉积。
4.如权利要求1所述的表面贴装用的TGV集成垂直互连结构,其特征在于,所述金属填充通孔的口径大小为200-800微米。
5.一种表面贴装用的TGV集成垂直互连结构的制作方法,包括:
对玻璃基板进行预处理;
在玻璃基板表面形成铜-PDMS复合掩膜;
进行玻璃通孔的制作;以及
形成金属铜填充互连通孔。
6.如权利要求5所述的表面贴装用的TGV集成垂直互连结构的制作方法,其特征在于,对玻璃基板进行预处理包括:
利用去离子水、氢氧化钠溶液及重铬酸钾溶液对所述玻璃基板进行常规超声清洗;以及
采用等离子体清洗机对玻璃基板进行二次清洗以进一步去除表面的杂质。
7.如权利要求5所述的表面贴装用的TGV集成垂直互连结构的制作方法,其特征在于,在玻璃基板表面形成铜-PDMS复合掩膜包括:
在所述玻璃基底表面溅射电镀种子层;
在电镀种子层上旋涂一层光刻胶,完成曝光、显影和图形化转移;
采用电沉积工艺制备复合掩膜的铜层;
将PDMS材料填充到通过光刻胶曝光显影形成的微结构沟槽中,并位于电镀铜层的表面;
对PDMS材料进行固化;以及
并采用横向切割技术将多余的PDMS去除,并除去光刻胶。
8.如权利要求5所述的表面贴装用的TGV集成垂直互连结构的制作方法,其特征在于,进行玻璃通孔的制作包括:
基于铜-PDMS复合掩膜,通过喷砂工艺刻蚀玻璃基板的第一表面,然后再采用相同的工艺参数刻蚀玻璃基板的第二表面。
9.如权利要求8所述的表面贴装用的TGV集成垂直互连结构的制作方法,其特征在于,喷砂工艺采用的颗粒材料为Al2O3粉末,粒径大小为15微米,喷砂过程压缩气体的压强为0.1-0.2MPa,喷嘴距离基板的距离为8-10mm。
10.如权利要求5所述的表面贴装用的TGV集成垂直互连结构的制作方法,其特征在于,形成金属铜填充互连通孔包括:
去除铜-PDMS复合掩膜;
在玻璃通孔的两侧壁溅射种子层;
采用电沉积工艺完成铜材料的填充,其中电镀波形包括:电流密度为15-25mA/cm2、沉积时间为400-600ms的正向沉积脉冲,时间为40-60ms、电流密度为20-60mA/cm2的反向溶解脉冲,正向沉积脉冲和反向溶解脉冲之间的暂停时间为400-600ms。
CN201911316288.2A 2019-12-19 2019-12-19 一种表面贴装用的tgv集成垂直互连结构及其制作方法 Withdrawn CN110980630A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911316288.2A CN110980630A (zh) 2019-12-19 2019-12-19 一种表面贴装用的tgv集成垂直互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911316288.2A CN110980630A (zh) 2019-12-19 2019-12-19 一种表面贴装用的tgv集成垂直互连结构及其制作方法

Publications (1)

Publication Number Publication Date
CN110980630A true CN110980630A (zh) 2020-04-10

Family

ID=70096025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911316288.2A Withdrawn CN110980630A (zh) 2019-12-19 2019-12-19 一种表面贴装用的tgv集成垂直互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110980630A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812442B (zh) * 2022-08-31 2023-08-11 晶呈科技股份有限公司 玻璃通孔載板的填孔方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129934A (ja) * 2008-11-30 2010-06-10 Sintokogio Ltd ガラス回路基板及びガラス回路基板の製造方法
CN102020417A (zh) * 2009-09-16 2011-04-20 昆山汉白精密设备有限公司 电子产品用玻璃的加工工艺
CN102380828A (zh) * 2010-08-25 2012-03-21 不二制作所股份有限公司 喷砂切削加工方法
CN102431955A (zh) * 2011-11-25 2012-05-02 上海交通大学 用于喷砂微加工的pdms掩膜微结构的制备方法
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
CN102854556A (zh) * 2011-06-30 2013-01-02 精工电子有限公司 用于照度传感器的滤光器的制造方法
TW201527047A (zh) * 2012-05-30 2015-07-16 Choung-Lii Chao 玻璃的加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129934A (ja) * 2008-11-30 2010-06-10 Sintokogio Ltd ガラス回路基板及びガラス回路基板の製造方法
CN102020417A (zh) * 2009-09-16 2011-04-20 昆山汉白精密设备有限公司 电子产品用玻璃的加工工艺
CN102380828A (zh) * 2010-08-25 2012-03-21 不二制作所股份有限公司 喷砂切削加工方法
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
CN102854556A (zh) * 2011-06-30 2013-01-02 精工电子有限公司 用于照度传感器的滤光器的制造方法
CN102431955A (zh) * 2011-11-25 2012-05-02 上海交通大学 用于喷砂微加工的pdms掩膜微结构的制备方法
TW201527047A (zh) * 2012-05-30 2015-07-16 Choung-Lii Chao 玻璃的加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王亚: "基于复合掩膜的喷砂微加工工艺研究"", 《万方数据知识服务平台》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812442B (zh) * 2022-08-31 2023-08-11 晶呈科技股份有限公司 玻璃通孔載板的填孔方法

Similar Documents

Publication Publication Date Title
Yu et al. Fabrication of high aspect ratio TSV and assembly with fine-pitch low-cost solder microbump for Si interposer technology with high-density interconnects
Zoschke et al. TSV based silicon interposer technology for wafer level fabrication of 3D SiP modules
WO2016091222A1 (zh) 玻璃基板上埋入无源元件的圆片级制造方法
CN102749167B (zh) 一种含有硅通孔的压力传感器封装结构
US20140008816A1 (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
US7696064B2 (en) Methods for forming a through via
CN108022870B (zh) 封装基板及其制作方法
Yu et al. Embedded Si fan out: A low cost wafer level packaging technology without molding and de-bonding processes
CN101638212A (zh) 微机电系统圆片级真空封装导线互连结构及其制造方法
CN103681390A (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
CN108598061A (zh) 一种陶瓷转接板结构及其制造方法
US20190341320A1 (en) Glass based electronics packages and methods of forming thereof
CN110980630A (zh) 一种表面贴装用的tgv集成垂直互连结构及其制作方法
CN102956540A (zh) 含聚合物材料和金属通孔的互连结构的制造方法
Spiesshoefer et al. Z-axis interconnects using fine pitch, nanoscale through-silicon vias: Process development
CN100434354C (zh) 具有y形通孔的圆片级气密性封装工艺
Souriau et al. System-on-wafer: 2-D and 3-D technologies for heterogeneous systems
WO2022012474A1 (zh) 晶圆级封装方法以及封装结构
CN102683309A (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法
Li et al. 3D Microelectronic Packaging: From Architectures to Applications
Dixit et al. Via technologies for MEMS
Li et al. 21-layer 3-D chip stacking based on Cu-Sn bump bonding
Schröder et al. Very high aspect ratio through silicon vias (TSVs) using wire bonding
Ren et al. Etching process development for 3D wafer level via last TSV package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200410