CN110955512B - 缓存处理方法、装置、存储介质、处理器及计算设备 - Google Patents

缓存处理方法、装置、存储介质、处理器及计算设备 Download PDF

Info

Publication number
CN110955512B
CN110955512B CN201811132016.2A CN201811132016A CN110955512B CN 110955512 B CN110955512 B CN 110955512B CN 201811132016 A CN201811132016 A CN 201811132016A CN 110955512 B CN110955512 B CN 110955512B
Authority
CN
China
Prior art keywords
cache line
priority
cache
enabling
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811132016.2A
Other languages
English (en)
Other versions
CN110955512A (zh
Inventor
罗犇
张扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alibaba Group Holding Ltd
Original Assignee
Alibaba Group Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba Group Holding Ltd filed Critical Alibaba Group Holding Ltd
Priority to CN201811132016.2A priority Critical patent/CN110955512B/zh
Publication of CN110955512A publication Critical patent/CN110955512A/zh
Application granted granted Critical
Publication of CN110955512B publication Critical patent/CN110955512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种缓存处理方法、装置、存储介质、处理器及计算设备。其中，该方法包括：获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。本发明解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。

Description

缓存处理方法、装置、存储介质、处理器及计算设备
技术领域
本发明涉及计算机领域，具体而言，涉及一种缓存处理方法、装置、存储介质、处理器及计算设备。
背景技术
通用计算机的本质特点是通过多个执行进程对物理服务器资源共享,而对共享的资源进行分配和调度将会影响进程性能和稳定性，从而影响用户的体验。
CPU缓存的共享会造成高速缓存行冲刷。例如，同时运行的多个进程之间，缓存行的竞争将导致缓存被冲刷，而一些不重要的进程(如监控服务进程)本身对性能不敏感，但在缓存的冲刷过程中，却会对重要的客户进程(如虚拟机)造成了性能影响。
针对上述同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响进程性能和稳定性的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种缓存处理方法、装置、存储介质、处理器及计算设备，以至少解决同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
根据本发明实施例的一个方面，提供了一种缓存处理方法，包括：获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行。
根据本发明实施例的另一方面，还提供了一种缓存处理方法，包括：接收到运行新进程的请求；响应于所述请求，获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行。
根据本发明实施例的另一方面，还提供了一种缓存处理方法，包括：接收到切换进程的切换请求；响应于所述切换请求，获取待切换进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；在所述待切换进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行。
根据本发明实施例的另一方面，还提供了一种缓存处理装置，包括：第一获取模块，用于获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；第一使能模块，用于在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行。
根据本发明实施例的另一方面，还提供了一种缓存处理装置，包括：第一接收模块，用于接收到运行新进程的请求；第二获取模块，用于响应于所述请求，获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；第二使能模块，用于在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行。
根据本发明实施例的另一方面，还提供了一种缓存处理装置，其特征在于，包括：第二接收模块，用于接收到切换进程的切换请求；第三获取模块，用于响应于所述切换请求，获取待切换进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；第三使能模块，用于在所述待切换进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行。
根据本发明实施例的另一方面，还提供了一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行上述所述的缓存处理方法。
根据本发明实施例的另一方面，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时上述所述的缓存处理方法。
根据本发明实施例的另一方面，还提供了一种计算设备，包括：存储器和处理器，其中，所述存储器存储有计算机程序，所述处理器，用于执行所述存储器中存储的计算机程序，所述计算机程序运行时执行上述所述的缓存处理方法。
在本发明实施例中，获取运行进程的系统依据进程的重要性确定的待运行进行的优先级，然后在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存使用，使高优先级的进程能够优先使用缓存，达到保证高优先级运行进程性能的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了一种缓存处理方法的计算机终端的硬件结构框图；
图2是根据本发明实施例的一种可选的缓存处理方法的示意图；
图3是根据本发明实施例的一种可选的缓存处理方法的示意图；
图4是根据本发明实施例的一种可选的缓存处理方法的示意图；
图5是根据本发明实施例的一种可选的缓存处理方法的示意图；
图6是本发明实施例的一种可选的控制寄存器示意图；
图7是本发明实施例的一种可选的内存访问流程的示意图；
图8是根据本发明实施例的一种可选的缓存处理装置的示意图；
图9是根据本发明实施例的一种可选的缓存处理装置的示意图；
图10是根据本发明实施例的一种可选的缓存处理装置的示意图；
图11是根据本发明实施例的一种计算机终端的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，在对本申请实施例进行描述的过程中出现的部分名词或术语适用于如下解释：
CPU缓存(cache)：是CPU中的高速数据存储器，存取速度比计算机内存快，用于加速CPU的数据和指令读写速度。根据不同的CPU设计，可能会有L1，L2，L3三个级别或更多级别的缓存。本发明涵盖其中的一种或多种的组合。
缓存行(cache line)：以X86架构为例，CPU是以64字节为单位的块(chunk)拿取，称为一个缓存行(cache line)。当读一个特定的内存地址，整个缓存行将从主存换入缓存，并且访问同一个缓存行内的其它值的开销很小。而缓存比主存(计算机的内存，即memory)要小的多，所有的主存地址以一定的方式共享有限的缓存行，所以同一个缓存行必然被多个内存地址块共享。
缓存冲刷：由于缓存行是共享资源，当某个缓存行发生映射关系改变(存在竞争关系的另一个主存地址获得缓存行使用权)或者在多处理器系统中(某些级别的缓存是每个CPU独享的，可能有多个CPU的缓存同时映射了同一个主存地址)，某个CPU修改对应主存地址的内容时，必须将相应的缓存行设置为无效，成为缓存冲刷。
高速缓存模拟缺失/命中(Cache miss/hit)：缓存速度很快但是可能本身容量很小，所以如果需要的数据在L1缓存里没找到，那么就需要在下一级的缓存里找，如果还未找到，就需取内存里找。这种情况通常称为高速缓存模拟缺失，反之只要从任意一级缓存中找到，就称为高速缓存模拟命中。
实施例1
根据本发明实施例，还提供了一种缓存处理方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请实施例1所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。图1示出了一种用于实现缓存处理方法的计算机终端(或移动设备)的硬件结构框图。如图1所示，计算机终端10(或移动设备10)可以包括一个或多个(图中采用102a、102b，……，102n来示出)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)、用于存储数据的存储器104。除此以外，还可以包括：传输模块、显示器、输入/输出接口(I/O接口)、通用串行总线(USB)端口(可以作为I/O接口的端口中的一个端口被包括)、网络接口、电源和/或相机。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述电子装置的结构造成限定。例如，计算机终端10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
应当注意到的是上述一个或多个处理器102和/或其他数据处理电路在本文中通常可以被称为“数据处理电路”。该数据处理电路可以全部或部分的体现为软件、硬件、固件或其他任意组合。此外，数据处理电路可为单个独立的处理模块，或全部或部分的结合到计算机终端10(或移动设备)中的其他元件中的任意一个内。如本申请实施例中所涉及到的，该数据处理电路作为一种处理器控制(例如与接口连接的可变电阻终端路径的选择)。
存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的缓存处理方法对应的程序指令/数据存储装置，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的应用程序的漏洞检测方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
上述传输模块用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端10的通信供应商提供的无线网络。在一个实例中，传输模块包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输模块可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
显示器可以例如触摸屏式的液晶显示器(LCD)，该液晶显示器可使得用户能够与计算机终端10(或移动设备)的用户界面进行交互。
此处需要说明的是，在一些可选实施例中，上述图1所示的计算机设备(或移动设备)可以包括硬件元件(包括电路)、软件元件(包括存储在计算机可读介质上的计算机代码)、或硬件元件和软件元件两者的结合。应当指出的是，图1仅为特定具体实例的一个实例，并且旨在示出可存在于上述计算机设备(或移动设备)中的部件的类型。
在上述运行环境下，本申请提供了如图2所示的缓存处理方法。图2是根据本发明实施例1的缓存处理方法的流程图，图2所示的方法可以包括如下步骤：
步骤S201，获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的。
在上述步骤S201中，运行进程的系统可以基于进程的重要性与预先确定各进程的优先级。
步骤S203，在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
在上述步骤S203中，可以进程的重要程度预先设定缓存行的使能阈值，在待运行进程需要的情况下，可以先获取该待运行进程的优先级，并判断该优先级是否高于缓存行的使能阈值，可以确定优先级高于缓存行的使能阈值的待运行进程为比较重要的进程，使能缓存行，从而使优先级较高的进程可以优先使用缓存。
作为一种可选的实施例，使能阈值依据中央处理器CPU所处理的业务的业务类型确定。
在本发明实施例中，获取运行进程的系统依据进程的重要性确定的待运行进行的优先级，然后在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存使用，使高优先级的进程能够优先使用缓存，达到保证高优先级运行进程性能的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
作为一种可选的实施例，如图3所示，该方法还可以包括：
步骤S205，在待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；
步骤S207，在计数器统计的未被击中次数达到预定阈值的情况下，使能缓存行。
本发明上述实施例，在待运行进程的优先级低于缓存行的使能阈值的情况下，通过计数器对缓存行的未被击中次数进行统计，并在缓存行未被击中的次数达到预定阈值的情况下，使能缓存行，从而保证低优先级的进程也可以使用缓存。
作为一种可选的实施例，该方法还可以包括：使用计数器对缓存行的未被击中次数进行统计包括：设置计数器的初始值为预定阈值；每次缓存行未被击中时，计数器减1，直到计数器减至0，确定计数器统计的未被击中次数达到预定阈值。
本发明上述实施例，在使用计数器对缓存行的未被击中次数进行统计的过程中，计数器的初始值可以设置为预定阈值，每次缓存行未被击中时，计数器将减1，直至计数器减少至0，则在计数器为0的情况下，确定计数器统计的未被击中次数达到预定阈值，完成对缓存行未被击中次数的统计。
作为一种可选的实施例，该方法还可以包括：每次缓存行被击中时，计数器加1，直到计数器增加至预定阈值。
本发明上述实施例，在使用计数器对缓存行的未被击中次数进行统计的过程中，若缓存行被击中，则计数器加1，直到计数器增加值预定阈值，实现对缓存行被击中次数的统计。
作为一种可选的实施例，该方法还可以包括：接收对缓存行强制禁用的指令；根据指令禁用缓存行。
具体地，可以限时缓存行是否允许使用。在接收到缓存行的强制禁用的指令的情况下，可以根据该指令禁用缓存行，从而待运行进程也并不会使能缓存行。
作为一种可选的实施例，该方法还可以包括：设置使能位，其中，使能位用于标识是否使能缓存行。
具体地，通过设置使能位，可以根据该使能为标识是否使用缓存行，在使能位为标识使能缓存行，则可以根据待运行进程的优先级进一步确定使能缓存行；在使能位为标识未能使能缓存行，则禁用缓存行。
在上述运行环境下，本申请提供了如图4所示的缓存处理方法。图4是根据本发明实施例1的缓存处理方法的流程图，图4所示的方法可以包括如下步骤：
步骤S401，接收到运行新进程的请求；
步骤S403，响应于请求，获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；
步骤S405，在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
在本发明实施例中，在需要运行新进程的情况下，可以接收运行新进程的请求，并响应该请求，获取运行进程的系统依据进程的重要性确定的该新的待运行进程的优先级，然后在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存行使用，使高优先级的进程能够优先使用缓存行，达到保证高优先级的新的待运行进程优先运行的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
在上述运行环境下，本申请提供了如图5所示的缓存处理方法。图5是根据本发明实施例1的缓存处理方法的流程图，图5所示的方法可以包括如下步骤：
步骤S501，接收到切换进程的切换请求；
步骤S503，响应于切换请求，获取待切换进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；
步骤S505，在待切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
在本发明实施例中，在需要切换进程的情况下，可以接收切换进程的切换请求，并响应该切换请求，获取待运行进程的系统依据进程的重要性确定的待切换进程的优先级，然后在待切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存行使用，使高优先级的待切换进程能够优先使用缓存行，达到保证高优先级的待切换进程优先运行的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
本发明还提供了一种优选实施例，该优选实施例提供了一种基于优先级的CPU缓存策略。
本发明提供了一种新的基于优先级的CPU缓存机制，可以利用进程优先级来控制缓存使用，达到保证高优先级的进程优先运行的目的。
需要说明的是，缓存分配技术(Cache Allocation Technology，简称为CAT)为对缓存进行隔离划分，对属于不同的即服务等级(CLOS，全称Class of Service)的进程配置不同的缓存使用范围；这样可以一定程度上隔离同时运行的属于不同服务等级的进程之间对缓存的竞争
需要说明的是，编码和数据优先次序化(Code and Data Prioritization，简称为CDP)为在CAT的基础上区别对待资料(data)和代码缓存(code cache)。
可选地，在没有CAT、CDP的情况下，由于没有区分进程的优先级，当低优先级进程所访问的内存和高优先级内存的地址产生缓存行竞争的时候，会导致高优先级进程缓存被冲刷，而造成高速缓存缺失。
需要说明的是，CAT、CDP技术是根据软件配置进程所属的服务等级来限制其对缓存的使用，而并不是根据进程本身优先级来决定是否使用缓存。
需要说明的是，CAT技术无法从硬件层面动态调整缓存使用策略，一旦划定进程的服务等级和对应的容量位掩码(Capacity Bitmasks，简称CBM)，进程可以使用的缓存就固定了，容易造成资源错配和浪费。
本发明提供的技术方案，可以根据优先级来管理缓存的使用，避免低优先级的进程与高优先级进程竞争缓存行。保证高优先级进程的访存性能不受低优先级进程运行的影响。优先级是操作系统已有的对进程重要性的划分机制，不需要引入服务等级的机制对进程进行划分。
本发明提供的技术方案，基于缓存命中计数器(Cache Hit Counter，简称CHC)的自主探测机制，可以动态灵活的充分利用资源，而避免静态划分缓存范围造成的资源错配和浪费。
图6是本发明实施例的一种可选的控制寄存器示意图，如图6所示，在CPU中增加一个32字节(bit)大小的缓存控制寄存器，其中，该控制寄存器的最高位(第31位)表示当前是否使用缓存，称缓存的使能位(CE)，占用1字节。
可选地，在使能位(CE)0表示CPU不允许访问缓存，1表示允许访问缓存。这里还需要增加CPU的硬件逻辑，当缓存被禁用时，所有的内存访问不经过缓存，由于缓存行竞争造成的缓存冲刷将不存在。而已经被缓存行映射的内存内容发生改变或者该映射关系被解除，还是会造成缓存冲刷，以保证数据一致性。
可选地，从第0位到第30位，称作缓存命中计数器，占用31字节。
可选地，当缓存使能时，也就是缓存使能位为1的情况下，每次缓存命中一次，计数加一。直到缓存控制寄存器所有字节都为1，则不再增加。
可选地，每次高速缓存缺失，无论缓存是否使能，计数减一。此时如果缓存已经禁用，所有的访存行为都会造成高速缓存缺失。直到缓存命中计数器所有字节都为0，则不再减少。
可选地，当缓存禁用时，如果此时缓存命中计数器减少到0，则CPU自动使能缓存，设置使能位(CE)为1。但操作系统可以主动将使能位(CE)清零，禁用缓存。
可选地，使能位(CE)和对应的缓存命中计数器只在控制寄存器(CR0)的缓存禁止(Cache Disable，简称CD)和不可写入(Not-Write through，简称NW)同时为0时(即NormalCache Mode，正常缓存模式)起作用，其他情况将遵循原来CD和NW的对缓存影响的设计行为，无论使能位(CE)为何值。
图7是本发明实施例的一种可选的内存访问流程的示意图，如图7所示，包括如下步骤：
步骤S701，CPU访问内存数据。
步骤S702，判断缓存是否使能。如果是，则执行步骤S703；如果否，则执行步骤S707。
步骤S703，访问缓存。
步骤S704，判断缓存是否命中。如果命中，则执行步骤S705；如果未命中，则执行步骤S707。
步骤S705，判断缓存命中计数器中的字节是否全部为1，如果否，则执行步骤S706。
步骤S706，缓存命中计数器增加1。
步骤S707，访问主存。
步骤S708，判断缓存命中计数器中的字节是否全部为0，如果否，则执行步骤S709。
步骤S709，缓存命中计数器减少1。
步骤S710，判断控制器是否全部为0，如果是，则执行步骤S711。
步骤S711，使能位设置为1，使能缓存。
可选地，使能位(CE)使能阈值(Cache Enable Threshold，CET)由操作系统设定。该数值将在操作系统进行进程切换的时候与进程优先级作比较，从而影响对缓存使能和禁用的决策。
可选地，操作系统根据即将调度运行的进程的优先级、缓存控制器状态和缓存使能阈值决定是否使能或禁用缓存。
可选地，在运行的进程优先级高于或等于cache使能阈值的情况下，操作系统将无条件使能缓存，设置缓存控制器最高位(CE)为1。
可选地，在运行的进程优先级低于cache使能阈值的情况下，当且仅当缓存控制器为全0时，才使能缓存，将缓存控制器的使能位(CE)设置为1。
本发明提供的技术方案，采用优先级机制禁用和使能缓存的机制，保证高优先级进程对缓存行资源占有的优先权。
本发明采用了高速缓存缺失衰减计数方式，保证了低优先级进程也有机会使用缓存。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
实施例2
根据本发明实施例，还提供了一种用于实施上述缓存处理方法的缓存处理装置，如图8所示，该装置包括：第一获取模块81和第一使能模块83。
其中，第一获取模块81，用于获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；第一使能模块83，用于在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
此处需要说明的是，上述第一获取模块81和第一使能模块83对应于实施例1中的步骤S201至步骤S203，两个模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例1所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在实施例1提供的计算机终端10中。
在本发明实施例中，获取运行进程的系统依据进程的重要性确定的待运行进行的优先级，然后在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存使用，使高优先级的进程能够优先使用缓存行，达到保证高优先级的进程优先运行的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
根据本发明实施例，还提供了一种用于实施上述缓存处理方法的缓存处理装置，如图9所示，该装置包括：第一接收模块91、第二获取模块93和第二使能模块95。
其中，第一接收模块91，用于接收到运行新进程的请求；第二获取模块93，用于响应于请求，获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；第二使能模块95，用于在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
此处需要说明的是，上述第一接收模块91、第二获取模块93和第二使能模块95对应于实施例1中的步骤S401、步骤S403和步骤S405，上述模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例1所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在实施例1提供的计算机终端10中。
在本发明实施例中，在需要运行新进程的情况下，可以接收运行新进程的请求，并响应该请求，获取运行进程的系统依据进程的重要性确定的待运行进程的优先级，然后在该新的待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存行使用，使高优先级的进程的新进程能够优先使用缓存行，达到保证高优先级的新进程能够优先运行的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
根据本发明实施例，还提供了一种用于实施上述缓存处理方法的缓存处理装置，如图10所示，该装置包括：第二接收模块101、第三获取模块103和第三使能模块105。
其中，第二接收模块101，用于接收到切换进程的切换请求；第三获取模块103，用于响应于切换请求，获取待切换进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；第三使能模块105，用于在待切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
此处需要说明的是，上述第二接收模块101、第三获取模块103和第三使能模块105对应于实施例1中的步骤S501、步骤S503和步骤S505，上述模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例1所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在实施例1提供的计算机终端10中。
在本发明实施例中，在需要切换进程的情况下，可以接收切换进程的切换请求，并响应该切换请求，获取待运行进程的系统依据进程的重要性确定的切换进程的优先级，然后在切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存行使用，使高优先级的进程能够优先使用缓存，达到保证高优先级的切换进程优先运行的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题。
实施例3
本发明的实施例可以提供一种计算机终端，该计算机终端可以是计算机终端群中的任意一个计算机终端设备。可选地，在本实施例中，上述计算机终端也可以替换为移动终端等终端设备。
可选地，在本实施例中，上述计算机终端可以位于计算机网络的多个网络设备中的至少一个网络设备。
在本实施例中，上述计算机终端可以执行应用程序的漏洞检测方法中以下步骤的程序代码：获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
可选地，图11是根据本发明实施例的一种计算机终端的结构框图。如图11所示，该计算机终端10可以包括：一个或多个(图中仅示出一个)处理器102、存储器104、以及传输装置106。
其中，存储器可用于存储软件程序以及模块，如本发明实施例中的安全漏洞检测方法和装置对应的程序指令/模块，处理器通过运行存储在存储器内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的系统漏洞攻击的检测方法。存储器可包括高速随机存储器，还可以包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器可以通过传输装置调用存储器存储的信息及应用程序，以执行下述步骤：获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
可选的，上述处理器还可以执行如下步骤的程序代码：在待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在计数器统计的未被击中次数达到预定阈值的情况下，使能缓存行。
可选的，上述处理器还可以执行如下步骤的程序代码：设置计数器的初始值为预定阈值；每次缓存行未被击中时，计数器减1，直到计数器减至0，确定计数器统计的未被击中次数达到预定阈值。
可选的，上述处理器还可以执行如下步骤的程序代码：每次缓存行被击中时，计数器加1，直到计数器增加至预定阈值。
可选的，上述处理器还可以执行如下步骤的程序代码：接收对缓存行强制禁用的指令；根据指令禁用缓存行。
可选的，上述处理器还可以执行如下步骤的程序代码：设置使能位，其中，使能位用于标识是否使能缓存行。
可选的，使能阈值依据中央处理器CPU所处理的业务的业务类型确定。
处理器可以通过传输装置调用存储器存储的信息及应用程序，以执行下述步骤：接收到运行新进程的请求；响应于请求，获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
处理器可以通过传输装置调用存储器存储的信息及应用程序，以执行下述步骤：接收到切换进程的切换请求，其中，优先级为运行进程的系统依据进程的重要性确定的；响应于切换请求，获取待切换进程的优先级；在待切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
采用本发明实施例，提供了一种缓存处理方案。在需要切换进程的情况下，可以接收切换进程的切换请求，并响应该切换请求，获取待运行进程的系统依据进程的重要性确定的切换进程的优先级，然后在切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行，可以利用各运行进程的优先级来控制缓存行使用，使高优先级的进程能够优先使用缓存行，达到保证高优先级的切换进程优先运行的目的，进而解决了同时运行多个进程的情况下，缓存行的竞争将导致缓存被冲刷，影响重要进程运行的技术问题
本领域普通技术人员可以理解，图11所示的结构仅为示意，计算机终端也可以是智能手机(如Android手机、iOS手机等)、平板电脑、掌声电脑以及移动互联网设备(MobileInternet Devices，MID)、PAD等终端设备。图11其并不对上述电子装置的结构造成限定。例如，计算机终端10还可包括比图11中所示更多或者更少的组件(如网络接口、显示装置等)，或者具有与图11所示不同的配置。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令终端设备相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器(Read-Only Memory，ROM)、随机存取器(RandomAccess Memory，RAM)、磁盘或光盘等。
实施例4
本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以用于保存上述实施例1所提供的缓存处理方法所执行的程序代码。
可选地，在本实施例中，上述存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：在待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在计数器统计的未被击中次数达到预定阈值的情况下，使能缓存行。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：设置计数器的初始值为预定阈值；每次缓存行未被击中时，计数器减1，直到计数器减至0，确定计数器统计的未被击中次数达到预定阈值。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：每次缓存行被击中时，计数器加1，直到计数器增加至预定阈值。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：接收对缓存行强制禁用的指令；根据指令禁用缓存行。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：设置使能位，其中，使能位用于标识是否使能缓存行。
可选地，使能阈值依据中央处理器CPU所处理的业务的业务类型确定。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：接收到运行新进程的请求；响应于请求，获取待运行进程的优先级，其中，优先级为运行进程的系统依据进程的重要性确定的；在待运行进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
可选地，在本实施例中，存储介质被设置为存储用于执行以下步骤的程序代码：接收到切换进程的切换请求，其中，优先级为运行进程的系统依据进程的重要性确定的；响应于切换请求，获取待切换进程的优先级；在待切换进程的优先级高于缓存行的使能阈值的情况下，使能缓存行。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以进程到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以进程在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元进程在一个单元中。上述进程的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述进程的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种缓存处理方法，其特征在于，包括：
获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；
在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行；
其中，所述方法还包括：在所述待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对所述缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在所述计数器统计的未被击中次数达到预定阈值的情况下，使能所述缓存行。
2.根据权利要求1所述的方法，其特征在于，还包括：使用所述计数器对所述缓存行的未被击中次数进行统计包括：
设置所述计数器的初始值为所述预定阈值；
每次所述缓存行未被击中时，所述计数器减1，直到所述计数器减至0，确定所述计数器统计的未被击中次数达到所述预定阈值。
3.根据权利要求2所述的方法，其特征在于，还包括：
每次所述缓存行被击中时，所述计数器加1，直到所述计数器增加至所述预定阈值。
4.根据权利要求1所述的方法，其特征在于，还包括：
接收对所述缓存行强制禁用的指令；
根据所述指令禁用所述缓存行。
5.根据权利要求4所述的方法，其特征在于，还包括：
设置使能位，其中，所述使能位用于标识是否使能所述缓存行。
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述使能阈值依据中央处理器CPU所处理的业务的业务类型确定。
7.一种缓存处理方法，其特征在于，包括：
接收到运行新进程的请求；
响应于所述请求，获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；
在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行；
其中，所述方法还包括：在所述待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对所述缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在所述计数器统计的未被击中次数达到预定阈值的情况下，使能所述缓存行。
8.一种缓存处理方法，其特征在于，包括：
接收到切换进程的切换请求；
响应于所述切换请求，获取待切换进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；
在所述待切换进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行；
其中，所述方法还包括：在所述待切换进程的优先级低于缓存行的使能阈值的情况下，使用计数器对所述缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在所述计数器统计的未被击中次数达到预定阈值的情况下，使能所述缓存行。
9.一种缓存处理装置，其特征在于，包括：
第一获取模块，用于获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；
第一使能模块，用于在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行；
其中，所述第一使能模块还用于：在所述待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对所述缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在所述计数器统计的未被击中次数达到预定阈值的情况下，使能所述缓存行。
10.一种缓存处理装置，其特征在于，包括：
第一接收模块，用于接收到运行新进程的请求；
第二获取模块，用于响应于所述请求，获取待运行进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；
第二使能模块，用于在所述待运行进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行；
其中，所述第二使能模块还用于：在所述待运行进程的优先级低于缓存行的使能阈值的情况下，使用计数器对所述缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在所述计数器统计的未被击中次数达到预定阈值的情况下，使能所述缓存行。
11.一种缓存处理装置，其特征在于，包括：
第二接收模块，用于接收到切换进程的切换请求；
第三获取模块，用于响应于所述切换请求，获取待切换进程的优先级，其中，所述优先级为运行进程的系统依据进程的重要性确定的；
第三使能模块，用于在所述待切换进程的优先级高于缓存行的使能阈值的情况下，使能所述缓存行；
其中，所述第三使能模块还用于：在所述待切换进程的优先级低于缓存行的使能阈值的情况下，使用计数器对所述缓存行的未被击中次数进行统计，其中，缓存行未被击中表示一次数据请求所请求的数据在该缓存行中未找到；在所述计数器统计的未被击中次数达到预定阈值的情况下，使能所述缓存行。
12.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行权利要求1至8中任意一项所述的缓存处理方法。
13.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至8中任意一项所述的缓存处理方法。
14.一种计算设备，包括：存储器和处理器，其中，
所述存储器存储有计算机程序，
所述处理器，用于执行所述存储器中存储的计算机程序，所述计算机程序运行时执行权利要求1至8中任意一项所述的缓存处理方法。
CN201811132016.2A 2018-09-27 2018-09-27 缓存处理方法、装置、存储介质、处理器及计算设备 Active CN110955512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811132016.2A CN110955512B (zh) 2018-09-27 2018-09-27 缓存处理方法、装置、存储介质、处理器及计算设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811132016.2A CN110955512B (zh) 2018-09-27 2018-09-27 缓存处理方法、装置、存储介质、处理器及计算设备

Publications (2)

Publication Number Publication Date
CN110955512A CN110955512A (zh) 2020-04-03
CN110955512B true CN110955512B (zh) 2023-05-30

Family

ID=69967927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811132016.2A Active CN110955512B (zh) 2018-09-27 2018-09-27 缓存处理方法、装置、存储介质、处理器及计算设备

Country Status (1)

Country Link
CN (1) CN110955512B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112100093B (zh) * 2020-08-18 2023-11-21 海光信息技术股份有限公司 保持多处理器共享内存数据一致性的方法和多处理器系统
CN112433961B (zh) * 2020-12-02 2022-07-08 海光信息技术股份有限公司 复合缓存目录系统及其管理方法
CN113505087B (zh) * 2021-06-29 2023-08-22 中国科学院计算技术研究所 一种兼顾服务质量和利用率的缓存动态划分方法及系统
CN113821324B (zh) * 2021-09-17 2022-08-09 海光信息技术股份有限公司 处理器的高速缓存系统、方法、设备和计算机介质
CN114595037A (zh) * 2022-03-17 2022-06-07 阿里巴巴（中国）有限公司 一种数据处理方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825290A (zh) * 2005-02-12 2006-08-30 美国博通公司 一种管理存储器的方法及一种存储器
CN103399824A (zh) * 2013-07-17 2013-11-20 北京航空航天大学 一种计算机处理器中高速缓存中缓存不命中的状态保持方法与装置
CN104199731A (zh) * 2014-09-12 2014-12-10 北京奇虎科技有限公司 对应用程序的进程进行管理的方法及装置
CN105302497A (zh) * 2015-11-24 2016-02-03 浪潮(北京)电子信息产业有限公司 一种缓存管理方法与系统
CN107589994A (zh) * 2017-08-16 2018-01-16 深圳市爱培科技术股份有限公司 应用进程优先级管理的方法、设备、系统及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405706B2 (en) * 2014-09-25 2016-08-02 Intel Corporation Instruction and logic for adaptive dataset priorities in processor caches

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825290A (zh) * 2005-02-12 2006-08-30 美国博通公司 一种管理存储器的方法及一种存储器
CN103399824A (zh) * 2013-07-17 2013-11-20 北京航空航天大学 一种计算机处理器中高速缓存中缓存不命中的状态保持方法与装置
CN104199731A (zh) * 2014-09-12 2014-12-10 北京奇虎科技有限公司 对应用程序的进程进行管理的方法及装置
CN105302497A (zh) * 2015-11-24 2016-02-03 浪潮(北京)电子信息产业有限公司 一种缓存管理方法与系统
CN107589994A (zh) * 2017-08-16 2018-01-16 深圳市爱培科技术股份有限公司 应用进程优先级管理的方法、设备、系统及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Dong Li等.Priority-based cache allocation in throughput processors.《2015 IEEE 21st International Symposium on High Performance Computer Architecture (HPCA)》.2015,全文. *
李新国 ; 胡恩博 ; .路由器缓存管理算法之比较研究.计算机应用研究.2007,(04),全文. *

Also Published As

Publication number Publication date
CN110955512A (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
CN110955512B (zh) 缓存处理方法、装置、存储介质、处理器及计算设备
CN107992436B (zh) 一种NVMe数据读写方法及NVMe设备
JP5598493B2 (ja) 情報処理装置、演算装置および情報転送方法
US10303618B2 (en) Power savings via dynamic page type selection
US7574537B2 (en) Method, apparatus, and computer program product for migrating data pages by disabling selected DMA operations in a physical I/O adapter
EP2478441B1 (en) Read and write aware cache
KR100775406B1 (ko) Ｄｍａ 데이터 전송 장치 및 ｄｍａ 데이터 전송 방법
ES2710887T3 (es) Utilización de palabras de dirección de datos indirectos de trasladador de datos asíncronos extendidos
US8843707B2 (en) Dynamic inclusive policy in a hybrid cache hierarchy using bandwidth
US20130151779A1 (en) Weighted History Allocation Predictor Algorithm in a Hybrid Cache
CN111737173B (zh) I2c总线通信控制方法、装置、系统及可读存储介质
US10810133B1 (en) Address translation and address translation memory for storage class memory
CN110119304B (zh) 一种中断处理方法、装置及服务器
WO2020001287A1 (zh) 数据校验方法及装置，存储介质
EP3944091B1 (en) Cache allocation method and device, storage medium, and electronic device
CN103052945A (zh) 管理计算机存储器的方法、程序产品及数据存储设备
US10762137B1 (en) Page table search engine
WO2014206078A1 (zh) 内存访问方法、装置及系统
US10310759B2 (en) Use efficiency of platform memory resources through firmware managed I/O translation table paging
WO2017091257A2 (en) Technologies for automatic processor core association management and communication using direct data placement in private caches
CN115033352A (zh) 多核处理器任务调度方法、装置及设备、存储介质
US10705985B1 (en) Integrated circuit with rate limiting
CN111158905A (zh) 调整资源的方法和装置
CN111427806A (zh) 一种双核amp系统共用串口的方法、存储介质及智能终端
CN116401043A (zh) 一种计算任务的执行方法和相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40026980

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant