CN110950300B - 集成芯片及其形成方法 - Google Patents

集成芯片及其形成方法 Download PDF

Info

Publication number
CN110950300B
CN110950300B CN201910122377.7A CN201910122377A CN110950300B CN 110950300 B CN110950300 B CN 110950300B CN 201910122377 A CN201910122377 A CN 201910122377A CN 110950300 B CN110950300 B CN 110950300B
Authority
CN
China
Prior art keywords
layer
getter
substrate
integrated chip
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910122377.7A
Other languages
English (en)
Other versions
CN110950300A (zh
Inventor
陈亭蓉
曾李全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110950300A publication Critical patent/CN110950300A/zh
Application granted granted Critical
Publication of CN110950300B publication Critical patent/CN110950300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/01Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/033Thermal bonding
    • B81C2203/036Fusion bonding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本发明的实施例提供一种集成芯片,包含:第一衬底;第二衬底,上覆于第一衬底;以及第三衬底,上覆于第二衬底。第一衬底、第二衬底以及第三衬底至少部分地定义空腔,且第二衬底包含第一衬底与第三衬底之间的空腔中的可移动块。吸气剂结构处于空腔中,且包含吸气剂层和过滤层。吸气剂层包括吸气剂材料。过滤层具有邻接吸气剂层的第一侧,且进一步具有与第一侧相对且面向空腔的第二侧。过滤层配置成在阻挡任何杂质时将吸气剂材料从第一侧传递到第二侧。

Description

集成芯片及其形成方法
技术领域
本发明的实施例涉及一种集成芯片及其形成方法。
背景技术
微机电系统(Microelectromechanical systems;MEMS)是将微型化机械元件和机电元件集成在集成芯片上的技术。通常使用微制造技术制造MEMS器件。近年来,MEMS器件已见到各种应用。举例来说,MEMS器件可见于手机(例如,加速计、陀螺仪、数字罗盘)、压力传感器、微流体元件(例如,阀门、泵)、光学开关(例如,反射镜)等。
发明内容
本发明的实施例提供一种集成芯片,其特征在于,包括:第一衬底;第二衬底,上覆于所述第一衬底;第三衬底,上覆于所述第二衬底,其中所述第一衬底、所述第二衬底以及所述第三衬底至少部分地定义空腔,且其中所述第二衬底包括位于所述空腔中且位于所述第一衬底与所述第三衬底之间的可移动块;以及吸气剂结构,位于所述空腔中且包括吸气剂层和过滤层,其中所述吸气剂层包括吸气剂材料,其中所述过滤层具有邻接所述吸气剂层的第一侧,且进一步具有与所述第一侧相对且面向所述空腔的第二侧,且其中所述过滤层配置成在阻挡任何杂质时将所述吸气剂材料从所述第一侧传递到所述第二侧。
此外,本发明的其他实施例提供一种集成芯片,其特征在于,包括:载体衬底;顶盖衬底,上覆于所述载体衬底;微机电系统(MEMS)衬底,夹在所述载体衬底与所述顶盖衬底之间,其中所述载体衬底、所述顶盖衬底以及所述微机电系统衬底至少部分地定义空腔,且其中所述微机电系统衬底包括位于所述空腔中且位于所述载体衬底与所述顶盖衬底之间的可移动块;以及吸气剂结构,位于所述空腔中且包含吸气剂层、氧化层以及扩散层,其中所述吸气剂层包括第一材料,所述氧化层包括所述第一材料的氧化物,且所述扩散层包括第二材料,且其中所述扩散层位于所述吸气剂层与所述氧化层之间。
另外,本发明的其他实施例提供一种形成集成芯片的方法,其特征在于,包括:在顶盖衬底上形成多层膜,其中所述多层膜包括含有第一材料的吸收层,且进一步包括含有与所述第一材料不同的第二材料的吸收增强层;在所述多层膜中执行刻蚀工艺,以划定所述多层膜的粘结环部分和所述多层膜的吸气剂部分;在所述多层膜的所述吸气剂部分中执行薄化工艺,以减小所述吸气剂部分处的所述吸收增强层的厚度而不减小所述粘结环部分处的所述吸收增强层的厚度;以及将所述多层膜粘结到微机电系统结构,使得所述吸气剂部分上覆于所述微机电系统结构中的可移动块且密封空腔,所述可移动块处于所述空腔内。
另外,本发明的其他实施例提供一种集成芯片,其特征在于,包括:第一衬底;第二衬底,上覆于所述第一衬底;其中所述第一衬底以及所述第二衬底至少部分地定义空腔;吸收层,位于所述空腔中且包括反应材料;以及吸收增强层,沿吸收层设置且位于所述空腔中,其中所述吸收增强层被配置为将所述反应材料从所述吸收增强层的顶部表面传送到所述吸收增强层的底部表面。
另外,本发明的其他实施例提供一种集成芯片,其特征在于,包括:微机电系统衬底,包括可移动块;顶盖衬底,上覆于所述微机电系统衬底,其中所述微机电系统衬底以及所述顶盖衬底至少部分地定义所述可移动块位于其中的空腔;吸气剂层,位于所述空腔中且覆盖所述可移动块,其中所述吸气剂层包括第一材料;以及扩散层,沿着吸气剂层的底部表面设置,其中所述扩散层包括所述第一材料及与所述第一材料不同的第二材料。
另外,本发明的其他实施例提供一种形成集成芯片的方法,其特征在于,包括:在顶盖衬底上形成多层膜,其中所述多层膜包括含有反应材料的吸气剂层,且进一步包括含有与所述反应材料不同的非反应材料的过滤层;刻蚀所述多层膜中以划定所述多层膜的粘结环部分和所述多层膜的吸气剂部分;以及将所述多层膜粘结到载体衬底,从而密封空腔,所述多层膜的所述吸气剂部分位于所述空腔中。
附图说明
当结合附图阅读时,从以下详细描述最好地理解本公开的实施例的方面。应注意,根据业界中的标准惯例,各种特征未按比例绘制。实际上,为了论述清楚起见,可任意增大或减小各种特征的尺寸。
图1说明包含具有吸气剂结构的微机电系统(MEMS)器件的集成芯片的一些实施例的横截面图。
图2A到图2D说明图1的吸气剂结构的一些替代实施例的横截面图。
图3说明其中吸气剂结构接触粘结环结构的图1的集成芯片的一些替代实施例的横截面图。
图4说明其中接触垫上覆于MEMS衬底的图1的集成芯片的一些替代实施例的横截面图。
图5说明其中自组装单层(self-assembled monolayer;SAM)包封多个柔软可移动元件的图1的集成芯片的一些替代实施例的横截面图。
图6到图12说明形成包含具有吸气剂结构的微机电系统(MEMS)器件的集成芯片的一些实施例的横截面图。
图13说明图6到图12的方法的一些实施例的流程图。
附图标号说明
100、300、400、500:集成芯片;
102:互补金属氧化物半导体结构;
104:半导体衬底;
106:晶体管器件;
108:金属内连线层;
110:层间介电层;
112:钝化层;
113:电极;
114:微机电衬底;
116:柔软可移动元件;
118:空腔;
120:顶盖衬底;
120a:第一侧;
122:粘结环结构;
124:粘结环吸气剂;
125:顶部粘结环;
126:粘结环过滤层;
128:粘结界面;
130:底部粘结环;
132:粘结环氧化层;
134:吸气剂结构;
136:吸气剂层;
138:过滤层;
138a:第一过滤侧;
138b:第二过滤侧;
140:吸气剂结构氧化层;
200a、200b、200c、200d、600、700、800、900、1000、1100、1200:横截面图;
202:界面区;
301:金属层;
302:多晶硅层;
304:下部氧化层;
402:集成电路管芯;
404:接触垫;
502:自组装单层;
602:反应层;
702:非反应层;
802:反应过滤层;
804:非反应膜;
901a:第一开口;
901b:第二开口;
902:顶部粘结结构;
904:多层吸气剂结构;
906:中心非反应结构;
908:中心反应过滤层;
1300:方法;
1302、1304、1306、1308、1310、1312:动作;
Tob、Tsw1、Tsw2、Tsw3、Tbr、Tcg:厚度。
具体实施方式
本公开的实施例提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然,这些只是实例且并不意欲为限制性的。举例来说,在以下描述中,第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成的实施例,且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。另外,本公开的实施例可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的,且本身并不指示所论述的各种实施例和/或配置之间的关系。
此外,为易于描述,可在本文中使用空间相对术语,如“在…下方”、“在…下”、“下部”、“在…上方”、“上部”以及类似术语,以描述如图式中所说明的一个元件或特征与另一(一些)元件或特征的关系。除图式中所描绘的定向以外,空间相对术语意欲涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向),且本文中所使用的空间相对描述词同样可相应地进行解释。
微机电系统(MEMS)器件通常包括邻接空腔的可移动软机械结构,所述空腔允许软机械结构在MEMS器件的操作期间自由地移动。根据用于形成MEMS器件的一些工艺,空腔形成于顶盖衬底中,且然后顶盖衬底粘结到MEMS衬底。粘结工艺是高温,且空腔的至少一部分安置于MEMS衬底与顶盖衬底之间。此外,在高温粘结工艺前或后,使用另一高温粘结工艺将MEMS衬底粘结到CMOS结构(具有一或多个晶体管器件)。
应理解,以上用于形成MEMS器件的工艺可存在许多实际困难。举例来说,顶盖衬底可支持包括反应材料(例如,钛)的吸气剂层,以防止释气且维持空腔的真空密封。可通过溅镀工艺形成吸气剂层,所述溅镀工艺导致吸气剂层内的杂质(例如,吸气剂层是75%反应材料和25%杂质)。吸气剂层内的杂质可降低反应材料吸收空腔内的释气物质(例如,氧气(O2)、氢气(H2)和/或水(H2O))的能力,从而导致低吸气效率、高吸气剂活化温度(例如,300摄氏度),增大空腔压力,且降低器件性能。低吸气效率在低温条件下(例如,小于高吸气剂活化温度的温度)加剧,因为释气物质释气而吸气剂层可能不吸气。此外,粘结环结构可用于将顶盖衬底与MEMS衬底粘结在一起。然而,粘结环结构可包括第二离散层(例如,具有铝铜)上方的第一离散层(具有锗)。由于第一离散层与第二离散层之间的不佳粘结界面和/或在操作条件期间的高温(例如,高达425摄氏度的高温),因此离散层可导致粘结环泄漏。此外,用于形成吸气剂层的工艺可导致吸气剂层的底部表面平坦。MEMS衬底内的可移动软机械结构更可能粘附到吸气剂层的底部表面且使得器件不稳定。
本申请的各种实施例是关于用于形成具有MEMS器件的集成芯片的改进型方法。在一些实施例中,改进型方法包含藉由溅镀工艺在顶盖衬底的第一侧上形成反应层,和在吸气剂层上形成非反应层。反应层包括用于吸气的反应材料(例如,钛),且进一步包括杂质。非反应层包括非反应材料(例如,金)。执行退火工艺以使吸气剂层与非反应层之间的界面处的反应材料和非反应材料相互扩散。在反应层、非反应层以及顶盖衬底中执行刻蚀。刻蚀将反应层和非反应层划分成吸气剂结构和第一粘结层。吸气剂结构包括吸气剂层和过滤层,且第一粘结层包括粘结环吸气剂和粘结环过滤层。吸气剂层和粘结环吸气剂对应于反应层部分,且过滤层和粘结环过滤层对应于非反应层部分。刻蚀进一步形成顶盖衬底中的开口,所述开口分离第一粘结层与吸气剂结构。薄化工艺执行于过滤层上但不执行于粘结环吸气剂上,且减小过滤层的厚度。提供上覆于且粘结到CMOS衬底的MEMS衬底。第二粘结层上覆于MEMS衬底。顶盖衬底的第一侧在第一粘结层与第二粘结层之间的粘结界面处粘结到MEMS衬底。在低温(例如,大致150摄氏度与大致200摄氏度之间)下执行顶盖衬底与MEMS衬底的粘结。低温粘结定义且密封顶盖衬底的第一侧与CMOS衬底之间的空腔。第一粘结层和第二粘结层在第一粘结层与第二粘结层之间的粘结界面处包括相同材料(例如,金)。
过滤层配置成在阻挡杂质时将反应材料从过滤层的第一侧传递到过滤层的第二侧。过滤层的第二侧上的纯反应材料吸收释气物质而不受杂质影响。因此,相对于过滤层的第一侧上的反应材料,过滤层的第二侧上的纯反应材料具有较低吸气剂活化温度(例如,200摄氏度)和较高吸气效率。这继而在器件的形成和/或操作期间促进在低温下(例如,在200摄氏度而非300摄氏度下)吸收释气物质,且进一步减小空腔的压力。此外,包括金的第一粘结层和第二粘结层减少因低温粘结工艺所致的释气。此外,过滤层的第二侧是粗糙的且充当防粘滞层,由此可移动软机械结构不大可能粘附到过滤层的第二侧。
图1说明具有微机电(MEMS)衬底114和吸气剂结构134的集成芯片100的一些实施例的横截面图。
集成芯片100包括具有其中安置有一或多个晶体管器件106的半导体衬底104的互补金属氧化物半导体(complementary metal oxide semiconductor;CMOS)结构102。在一些实施例中,可通过CMOS制造工艺的方式形成一或多个晶体管器件106。后段工艺(back-end-of-the-line;BEOL)金属堆叠安置于半导体衬底104上方。BEOL金属堆叠包括多个金属内连线层108。多个金属内连线层108耦合到一或多个晶体管器件106,所述一或多个晶体管器件安置于包括一或多个介电层的层间介电(inter-layer dielectric;ILD)层110内。通常,多个金属内连线层108包括金属层,所述金属层的大小随着与半导体衬底104的距离增大而增大。
钝化层112位于CMOS结构102与MEMS衬底114之间。MEMS衬底114包括空腔118内的多个柔软可移动元件116。空腔118定义在顶盖衬底120的第一侧120a与ILD层110的顶部表面之间。多个柔软可移动元件116的至少一部分位于空腔118内的电极113上方。粘结环结构122位于MEMS衬底114与顶盖衬底120之间。粘结环结构122包含底部粘结环130、顶部粘结环125、粘结环过滤层126以及粘结环吸气剂124。底部粘结环130在粘结界面128处直接接触顶部粘结环125。在一些实施例中,顶部粘结环125和底部粘结环130包括相同材料(例如,金)。包括相同材料的顶部粘结环125和底部粘结环130有助于均匀粘结界面,其减少粘结环泄漏(例如,粒子从粘结环结构122的外部侧壁外进入空腔118)。这继而使得空腔118维持真空密封,且提高集成芯片100的稳定性、耐久性以及性能。在一些实施例中,顶部粘结环125和底部粘结环130是或包括金或一些其它适合的材料,所述材料允许低温(例如,小于200摄氏度)下的共熔粘结。低温减少粘结期间的释气,且减少释气允许空腔118更好地维持真空密封且提高集成芯片100的稳定性、耐久性以及性能。在一些实施例中,粘结环氧化层132形成于粘结环吸气剂124的内部侧壁上。在一些实施例中,粘结环氧化层132包括3个离散宽度。在一些实施例中,粘结环氧化层132的宽度从粘结环吸气剂124的顶部表面到顶部粘结环125的顶部表面增大。
吸气剂结构134位于空腔118内的粘结环结构122的内部侧壁之间。吸气剂结构134包含吸气剂层136、过滤层138以及吸气剂结构氧化层140。吸气剂层136(在一些实施例中,称为吸收层)包括反应材料(例如,钛)和杂质。吸气剂层136吸收空腔118内的释气物质。在一些实施例中,释气物质可以(例如)是或包括氧气(O2)、氢气(H2)和/或水(H2O),或类似物。因此,吸气剂层136配置成在集成芯片100的操作和/或形成期间维持空腔118的真空密封。在一些实施例中,释气物质由于集成芯片100的形成和/或操作而形成于空腔118内。反应材料与空腔118内的释气物质反应以沿吸气剂层136的外部侧壁形成吸气剂结构氧化层140。吸气剂层136内的杂质的存在降低吸气剂层136的吸气效率(例如,反应材料与释气物质反应的能力)。此外,杂质降低吸气剂层136的吸气剂温度(例如,吸气剂层136的反应材料开始与释气物质反应的温度)。这继而阻碍释气物质的吸收和吸气剂结构氧化层140的形成。此外,从吸气剂层136防止/去除杂质是麻烦的,因为在反应材料的形成(例如,溅镀工艺)期间杂质形成于吸气剂层136内。
过滤层138的第一过滤侧138a邻接于吸气剂层136。过滤层138的第二过滤侧138b邻接于吸气剂结构氧化层140。过滤层138(在一些实施例中,称为吸收增强层)包括反应材料与非反应材料(例如,金)的组合。在一些实施例中,过滤层138内的反应材料的浓度从第一过滤侧138a到第二过滤侧138b持续地减小。过滤层138配置成在阻挡杂质从吸气剂层136传递到第一过滤侧138a时将反应材料从第一过滤侧138a传递到第二过滤侧138b。在一些实施例中,过滤层138将反应材料从过滤层138的第一过滤侧138a传递到第二过滤侧138b和/或相对的外部侧壁。在一些实施例中,反应材料从吸气剂层136扩散到过滤层138的第二过滤侧138b,且与释气物质反应,以形成/增加与第二过滤侧138b直接接触的吸气剂结构氧化层140的厚度。因此,过滤层138使得反应材料在无杂质存在的情况下与释气物质反应。因此,过滤层138具有比吸气剂层136的吸气效率更高的吸气效率和比吸气剂层136的吸气剂温度(例如,300摄氏度)更低的吸气剂温度(例如,200摄氏度)。
随着过滤层138的吸气效率增大,空腔118内的压力可减小,进而有助于维持空腔118内的真空密封。过滤层138的吸气剂温度可(例如)允许反应材料在低于吸气剂层136的吸气剂温度的温度下与释气物质反应。在较低温度下与释气物质反应减小集成芯片100的形成/操作期间/后的空腔118的最终压力。在一些实施例中,不具有过滤层138的空腔118(未绘示)的第一压力可(例如)是具有过滤层138的空腔118的第二压力的至少两倍。在一些实施例中,过滤层138用作过滤器,所述过滤器配置成传递反应材料且阻挡杂质。因此,过滤层138减小空腔118的压力,这继而提高集成芯片100的性能、稳定性以及耐久性。
在一些实施例中,过滤层138充当用于反应材料的扩散层,使得反应材料从过滤层138的第一过滤侧138a扩散到第二过滤侧138b和外部侧壁。过滤层138阻挡杂质从第一过滤侧138a扩散到第二过滤侧138b。在一些实施例中,反应材料的扩散始于过滤层138的吸气剂温度(例如,大致200摄氏度),且反应材料在过滤层138上的扩散随温度而增大。此外,空腔118内的释气物质的释气将随温度而增大,因此空腔118中的压力将随温度而增大。然而,反应材料因温度升高而增大的扩散可减缓压力因释气增加而增大。这继而在器件温度升高时维持空腔118内的真空密封。因此,反应材料随温度升高而增大的扩散减小过滤层138的吸气效率随温度升高的波动。
在一些实施例中,粘结环吸气剂124和吸气剂层136可以(例如)是或包括反应材料(例如,钛、钌、锆或类似物),和/或可(例如)以大致10纳米到50纳米范围内的厚度而形成。在一些实施例中,粘结环吸气剂124配置成以上描述的吸气剂层136。在一些实施例中,吸气剂层136和粘结环吸气剂124可(例如)具有一种组成物,所述组成物具有90%反应材料和10%杂质、80%反应材料和20%杂质或在大致70%到95%反应材料和大致30%到5%杂质范围内。在一些其它实施例中,杂质可以(例如)是或包括银、铝、硼、铋、钙、镉、碳、铬、铜、铁、钾、锂、镁、锰、钼、钠、镍、磷、铅、硅、锡、钍、铀、钒、钨、锌、锆、铍、汞、氧、氮、氢、氯、硫或类似物。在一些实施例中,过滤层138可以(例如)是或包括金和钛、金和钌、金和锆或类似物的化合物,和/或可(例如)以大致7纳米到20纳米范围内的厚度而形成。在一些实施例中,粘结环过滤层126可以(例如)是或包括金和钛、金和钌、金和锆或类似物的化合物,和/或可(例如)以大致25纳米到150纳米范围内的厚度而形成。在一些实施例中,粘结环过滤层126配置成以上描述的过滤层138。在一些实施例中,吸气剂结构氧化层140可以(例如)是或包括反应材料、释气物质、氧化钛、氧化钌、氧化锆、氢化钛、氢化钌、氢化锆、一些其它适合的材料或前述内容的任何组合,和/或可(例如)包括大致10纳米到100纳米范围内的厚度。在一些实施例中,吸气剂结构氧化层140可以是或包括吸气剂层136包括的材料的氧化物和/或氢化物。在一些实施例中,吸气剂结构氧化层140的底部表面是粗糙的,这继而减小柔软可移动元件116将在集成芯片100的操作/形成期间粘附到吸气剂结构氧化层140的可能性。在一些实施例中,第二过滤侧138b是粗糙的(例如,锯齿形),由此第二过滤侧138b的表面积大于所述第二过滤侧平坦的情况。高表面积增大释气物质的吸收率,且因此进一步增大过滤层138的吸气效率。
在一些实施例中,如果过滤层138不存在,那么吸气剂结构134(仅具有吸气剂层136)配置成在第一温度(例如,大致300摄氏度)下与释气物质反应。在前述实施例中,当过滤层138存在时,吸气剂结构134(具有吸气剂层136和过滤层138两者)配置成在小于第一温度的第二温度(例如,大致200摄氏度)下与释气物质反应。在另外的实施例中,如果过滤层138不存在,那么吸气剂结构134(仅具有吸气剂层136)具有第一吸气效率(例如,大致70%到95%)。在前述实施例中,当过滤层138存在时,吸气剂结构134(具有吸气剂层136和过滤层138两者)具有大于第一吸气效率的第二吸气效率(例如,大致95%到100%)
参考图2A,提供根据图1的吸气剂结构134的一些替代实施例的吸气剂结构134的横截面图200a,其中吸气剂结构氧化层140不存在于沿吸气剂层136的外部侧壁。
吸气剂层136包括界面区202内的多个突出部,所述突出部直接接触沿过滤层138的第一过滤侧138a定义的多个凹部。可理解图2A仅是实例且界面区202可具有许多不同轮廓。过滤层138的第二过滤侧138b与吸气剂结构氧化层140的顶部表面直接接触。吸气剂结构氧化层140的底部表面是粗糙的,和/或包括多个突出部。吸气剂结构氧化层140的最高点与吸气剂结构氧化层140的最底点之间定义的厚度Tob介于大致10纳米到100纳米范围内。
参考图2B,提供根据图1的吸气剂结构134的一些替代实施例的吸气剂结构134的横截面图200b,其中第二过滤侧138b是平坦或大体上平坦的。
吸气剂层136在平坦或大体上平坦的界面区202处直接接触过滤层138的第一过滤侧138a。可理解图2A仅是实例且界面区202可具有许多不同轮廓。过滤层138的第二过滤侧138b在平坦或大体上平坦的界面处与吸气剂结构氧化层140的顶部表面直接接触。吸气剂结构氧化层140的底部表面是粗糙的,和/或包括多个突出部。吸气剂结构氧化层140的顶部表面与吸气剂结构氧化层140的最底点之间定义的厚度Tob介于大致10纳米到100纳米范围内。
参考图2C,提供根据图1的吸气剂结构134的一些替代实施例的吸气剂结构134的横截面图200c,其中吸气剂结构氧化层140包括三个离散厚度。
吸气剂结构134包含吸气剂层136、过滤层138以及吸气剂结构氧化层140。吸气剂结构氧化层140具有U形且包封吸气剂层136和过滤层138的外部侧壁。吸气剂结构氧化层140的最底点与第二过滤侧138b的最高点之间定义的吸气剂结构氧化层140的厚度Tob介于大致10纳米到100纳米范围内。吸气剂结构氧化层140的厚度Tsw1定义于界面区202下、过滤层138的外部侧壁处,且介于大致10纳米到100纳米范围内。吸气剂结构氧化层140的厚度Tsw2定义于界面区202处,且介于大致10纳米到50纳米范围内。吸气剂结构氧化层140的厚度Tsw3定义于界面区202上方、吸气剂层136的外部侧壁处,且介于大致0.1纳米到2纳米范围内。
在一些实施例中,吸气剂结构氧化层140中的厚度(例如,Tsw1、Tsw2、Tsw3)的差异是由于反应材料扩散到吸气剂层136和/或过滤层138的表面且与释气物质反应的能力。由于过滤层138阻挡杂质,界面区202下的过滤层138内的反应材料能够与释气物质反应而因此不受杂质影响,且因此具有最大厚度范围。由于界面区202内的反应材料因吸气剂层136内存在杂质因此可被部分地阻碍,因此使得厚度Tsw2小于厚度Tsw1。当界面区202上方的吸气剂层136内的反应材料与释气物质反应时,所述反应材料受杂质影响,且因此具有最小厚度。在一些实施例中,厚度Tob大致等于厚度Tsw1。在一些实施例中,厚度Tob大于厚度Tsw1,厚度Tsw1大于厚度Tsw2,且厚度Tsw2大于厚度Tsw3。在一些实施例中,厚度Tob是比厚度Tsw1大至少两倍,厚度Tsw1比厚度Tsw2大至少2倍,且厚度Tsw2比厚度Tsw3大至少4倍。
参考图2D,提供根据图1的吸气剂结构134的一些替代实施例的吸气剂结构134的横截面图200d,其中吸气剂结构氧化层140包括两个离散厚度。
吸气剂结构氧化层140具有U形且包封吸气剂层136和过滤层138的外部侧壁。吸气剂结构氧化层140的厚度Tob定义于过滤层138的底部表面与吸气剂结构氧化层140的底部表面之间,且介于大致10纳米到100纳米范围内。吸气剂结构氧化层140的厚度Tsw1定义于界面区202下、过滤层138的外部侧壁处,且介于大致10纳米到100纳米范围内。吸气剂结构氧化层140的厚度Tsw3定义于界面区202上方、吸气剂层136的外部侧壁处,且介于大致0.1纳米到2纳米范围内。在一些实施例中,吸气剂结构氧化层140的底部表面是粗糙的(图2D中未绘示)。
参考图3,提供根据图1的集成芯片100的一些替代实施例的集成芯片300的横截面图,其中吸气剂结构134与粘结环结构122直接接触。
CMOS结构102上覆于吸气剂结构134,使得多个金属内连线层108中的金属层301与吸气剂层136直接接触。吸气剂结构134的外部侧壁与粘结环结构122的内部侧壁直接接触。多晶硅层302位于粘结环结构122与MEMS衬底114之间。多晶硅层302上覆于柔软可移动元件116。下部氧化层304位于多晶硅层302与顶盖衬底120之间。在一些实施例中,多晶硅层302的顶部表面是粗糙的(例如,具有锯齿形轮廓或一些其它适合的轮廓),且配置成减少柔软可移动元件116与吸气剂结构134之间的粘滞。
参考图4,提供根据图1的集成芯片100的一些替代实施例的集成芯片400的横截面图,其中接触垫404上覆于MEMS衬底114。
MEMS衬底114上覆于集成电路(integrated circuit;IC)管芯402。在一些实施例中,IC管芯402包括具有多个器件(例如,晶体管、变容二极管、电阻器、电容器、电感器等)的衬底,所述器件安置于IC管芯402内且经由内连线结构(未绘示)电耦合至MEMS衬底114。多个接触垫404安置于MEMS衬底114的上部表面上。在一些实施例中,多个接触垫404分别提供与MEMS衬底114和/或IC管芯402中的器件的欧姆接触。在一些实施例中,多个接触垫404包括与底部粘结环130相同的材料。在一些实施例中,多个接触垫404的顶部表面与底部粘结环130的顶部表面对准。在一些实施例中,粘结环氧化层132形成于粘结环结构122的外部侧壁上。
参考图5,提供根据图1的集成芯片100的一些替代实施例的集成芯片500的横截面图,其中自组装单层(SAM)502包封多个柔软可移动元件116。
SAM 502包围且保形地包封多个柔软可移动元件116。SAM 502充当多个柔软可移动元件116与吸气剂结构氧化层140之间的防粘滞层。此外,SAM 502充当多个柔软可移动元件116与IC管芯402之间的防粘滞层。在一些实施例中,顶部粘结环125和底部粘结环130是或包括金或一些其它适合的材料,这允许低温(例如,小于约200摄氏度)下的共熔粘结。用于将顶部粘结环125粘结到底部粘结环130的低温可(例如)减小SAM 502将从MEMS衬底114剥离的可能性。在一些实施例中,当高粘结温度(例如,大致425摄氏度)用于将顶部粘结环125粘结到底部粘结环130时,SAM 502可能剥离。举例来说,当SAM 502包括四氯化硅(silicon-chlorine)时,SAM 502可由于高粘结温度而从多个柔软可移动元件116剥离。
图6到图12说明根据本公开的实施例的形成包含具有吸气剂结构的微机电系统(MEMS)器件的集成芯片的方法的一些实施例的横截面图600到横截面图1200。虽然参考方法描述图6到图12中所绘示的横截面图600到横截面图1200,但应了解,图6到图12中所绘示的结构不限于所述方法而实际上可单独独立于所述方法。虽然图6到图12被描述为一系列动作,但应了解,这些动作是非限制性的,因为所述动作的次序可在其它实施例中更改,且所公开的方法还适用于其它结构。在其它实施例中,说明和/或描述的一些动作可完全或部分地省略。在一些实施例中,图6到图12可(例如)用于形成图1的集成芯片100。
如图6的横截面图600所示,反应层602形成于顶盖衬底120上方。在一些实施例中,通过溅镀工艺形成反应层602。在一些实施例中,反应层602包括反应材料和杂质。杂质可(例如)从溅镀工艺的使用中固有地和/或不合期望地形成。在一些其它实施例中,来自反应材料源的杂质可以(例如)是或包括银、铝、硼、铋、钙、镉、碳、铬、铜、铁、钾、锂、镁、锰、钼、钠、镍、磷、铅、硅、锡、钍、铀、钒、钨、锌、锆、铍、汞或类似物。在又其它实施例中,来自用于在顶盖衬底120上方形成反应材料的制造环境和/或工具的杂质可以(例如)是或包括氧、碳、氮、氢、氯、硫或类似物。在一些实施例中,在温度介于大致100摄氏度到125摄氏度范围内的情况下形成反应层602。
在一些实施例中,反应材料可以(例如)是钛、钌、锆或类似物,和/或可(例如)以大致10纳米到50纳米范围内的厚度而形成。在一些实施例中,反应层602可(例如)具有一种组成物,所述组成物具有90%反应材料和10%杂质、80%反应材料和20%杂质或在大致70%到95%反应材料和大致30%到5%杂质的范围内。顶盖衬底120可以是(例如)块状衬底(例如,块状硅衬底)、单晶硅、P掺杂硅或N掺杂硅。
如图7的横截面图700所示,非反应层702形成于反应层602上方。在一些实施例中,非反应层702可以(例如)是或包括非反应材料(例如,金或类似物),和/或可(例如)以大致200纳米到800纳米范围内的厚度而形成。在一些实施方式中,非反应层702是或包括阻挡反应层602的杂质扩散通过非反应层702同时还允许反应层602的反应材料扩散或者移动通过非反应层702的材料。在一些实施例中,在温度介于大致100摄氏度到125摄氏度范围内的情况下形成非反应层702。
如图8的横截面图800所示,执行退火工艺以使来自非反应层(图7的702)的非反应材料与来自反应层602的反应材料相互扩散或者组合,进而定义反应过滤层802。在一些实施例中,退火工艺达到大致250摄氏度的最大温度。在一些其它实施例中,退火工艺包括大致150摄氏度到250摄氏度范围内的温度。在一些实施例中,反应过滤层802可以(例如)是或包括具有反应材料和非反应材料的化合物,和/或可(例如)以大致7纳米到20纳米范围内的厚度而形成。此类化合物可以(例如)是或包括钛金(TiAu3)、钌金、锆金或类似物。非反应膜804位于反应过滤层802上方,且包括来自非反应层(图7的702)的在进行退火工艺时并未与反应材料组合的非反应材料。在一些实施例中,非反应膜804可以(例如)是或包括非反应材料,和/或可(例如)以大致180纳米到780纳米范围内的厚度而形成。
如图9的横截面图900所示,在反应层(图8的602)、反应过滤层(图8的802)、非反应膜(图8的804)以及顶盖衬底120中执行刻蚀工艺以定义第一开口901a、第二开口901b、顶部粘结结构902以及多层吸气剂结构904。顶部粘结结构902包含:顶部粘结环125;粘结环过滤层126,位于顶部粘结环125之下;以及粘结环吸气剂124,位于粘结环过滤层126之下。此外,粘结环吸气剂124直接接触顶盖衬底120。粘结环过滤层126和顶部粘结环125的厚度Tbr可(例如)介于大致200纳米到800纳米的范围内。多层吸气剂结构904包含中心非反应层906、中心反应过滤层908以及吸气剂层136。中心反应过滤层908和中心非反应层906的厚度Tcg可(例如)介于大致200纳米到800纳米范围内。在一些实施例中,藉由以下执行刻蚀工艺:在非反应膜(图8的804)上方形成掩模层(未绘示);根据掩模层执行刻蚀以定义第一开口901a和第二开口901b;以及去除掩模层。在一些实施例中,当自上而下观测时,第一开口901a和第二开口901b是包围多层吸气剂结构904的环形沟槽的区段。
如图10的横截面图1000所示,在多层吸气剂结构(图9的904)中执行刻蚀工艺以去除中心非反应层(图9的906)且去除中心反应过滤层908的一部分,从而定义过滤层138和吸气剂结构134。刻蚀工艺有助于使得过滤层138的第二过滤侧138b粗糙,这减小粘滞的可能性。在一些实施例中,刻蚀工艺将厚度Tcg减小到大致7纳米到20纳米范围内。在一些实施例中,刻蚀工艺并不减小顶部粘结环结构902的厚度Tbr。在一些实施例中,藉由以下执行刻蚀工艺:在顶盖衬底120和顶部粘结结构902上方形成掩模层(未绘示);根据掩模层执行刻蚀以去除中心非反应层(图9的906)且减小中心反应过滤层(图9的908)的厚度;以及去除掩模层。
在一些实施例中,在图6到图10中所概述的先前步骤中的每一个之后/期间,反应材料可与释气物质反应且在反应层(图6的602)、非反应层(图7的702)、反应过滤层(图8的802)、非反应膜(图8的804)、多层吸气剂结构(图9的904)、顶部粘结结构902、吸气剂结构134或前述内容的任何组合的暴露于空气的任一表面上形成氧化物。因此,在一些实施例中,在图6到图10的每一步骤和/或任何子步骤之后执行清洁工艺以去除氧化物。清洁工艺可在彼此上方形成层和/或将层粘结在一起之前减缓由氧化物存在造成的剥离问题。
如图11的横截面图1100所示,将来自图10的结构旋转180度且粘结到上覆于MEMS衬底114的底部粘结环130,进而形成且密封空腔118。粘结工艺包含:使顶部粘结环125在底部粘结环130上方对准;使顶部粘结环125和底部粘结环130接触;以及执行退火工艺以沿粘结界面128将顶部粘结环125粘结到底部粘结环130。顶部粘结环125和底部粘结环130包括相同材料(例如,金或一些其它适合的材料),使得粘结界面128包括相同材料。在一些实施例中,粘结工艺达到大致200摄氏度的最大温度。在一些实施例中,粘结工艺的最大温度小于吸气剂层136的吸气剂活化温度(例如,300摄氏度)且大于或等于过滤层140的吸气剂活化温度(例如,200摄氏度)。举例来说,过滤层138可在粘结工艺期间吸收空腔118内的释气物质,且吸气剂层136可在粘结工艺期间不吸收空腔118内的释气物质。因此,吸气剂结构氧化层140将形成于过滤层138的底部表面和过滤层138的外部侧壁周围。在一些实施例中,底部粘结环130可以(例如)是或包括金,和/或可(例如)以大致500纳米到1000纳米范围内的厚度而形成。
如图12的横截面图1200所示,在集成芯片的后续处理步骤和/或操作期间,氧化物沿吸气剂层136的侧壁和粘结环吸气剂124的侧壁出现。在一些实施例中,在大于吸气剂层136的吸气剂活化温度的处理和/或操作温度下,氧化物沿吸气剂层136的侧壁出现。在一些实施例中,在集成芯片的5,000个周期后,氧化物可(例如)沿过滤层138的表面出现。在一些实施例中,在集成芯片的10,000个周期后,氧化物可(例如)沿吸气剂层136的表面出现。
过滤层138配置成在阻挡杂质从吸气剂层136传递到第一过滤侧138a时将反应材料从第一过滤侧138a传递到第二过滤侧138b。因此,过滤层138使得反应材料在无杂质存在的情况下与空腔118内的释气物质反应。因此,过滤层138具有比吸气剂层136的吸气效率更大的吸气效率。过滤层138的吸气效率可减小空腔118内的压力,进而有助于维持空腔118内的真空密封。
图13说明形成包含具有吸气剂结构的微机电系统(MEMS)器件的集成芯片的方法1300的一些额外实施例的流程图。
虽然所公开的方法1300在本文中说明且描述为一系列动作或事件,但应了解,不应以限制意义来解释此类动作或事件的所说明排序。举例来说,除本文中所说明和/或所描述的动作或事件之外,一些动作可与其它动作或事件以不同次序和/或同时出现。另外,可能需要并非所有的所说明动作,以实施本文中的描述的一或多个方面或实施例。另外,本文中所描绘的动作中的一或多个可以一或多个单独动作和/或阶段进行。
在1302处,包括反应材料的反应层形成于顶盖衬底上方。图6说明对应于动作1302的一些实施例的横截面图。
在1304处,包括非反应材料的非反应层形成于反应层上方。图7说明对应于动作1304的一些实施例的横截面图。
在1306处,执行退火工艺以形成反应材料与非反应材料的合金。合金定义反应过滤层且形成于非反应层的第一部分内。非反应层的其余第二部分上覆于反应过滤层。图8说明对应于动作1306的一些实施例的截面图。
在1308处,在顶盖衬底、反应层、反应过滤层以及非反应层的第二部分中执行刻蚀工艺以定义两个开口、吸气剂结构以及粘结环结构。图9说明对应于动作1308的一些实施例的横截面图。
在1310处,在吸气剂结构上执行薄化工艺以去除上覆于反应过滤层的非反应层的第二部分和反应过滤层的一部分,进而定义具有粗糙顶部表面的过滤层。图10说明对应于动作1310的一些实施例的横截面图。
在1312处,执行粘结工艺以将粘结环结构粘结到底部粘结环结构。底部粘结环结构上覆于MEMS衬底,且粘结工艺定义并密封MEMS衬底之下的载体衬底与顶盖衬底之间的空腔。图11说明对应于动作1312的一些实施例的横截面图。
因此,在一些实施例中,本申请涉及具有增强吸气剂结构的MEMS器件。增强吸气剂结构包含过滤层和吸气剂层。过滤层包括非反应材料,而吸气剂层包括反应材料和杂质。此外,过滤层的第一侧邻接于吸气剂层,且过滤层的第二侧面向空腔,MEMS器件位于所述空腔内。过滤层配置成在阻挡杂质时将反应材料从过滤层的第一侧传递到第二侧。
在各种实施例中,本申请提供集成芯片,所述集成芯片包含:第一衬底;第二衬底,上覆于第一衬底;第三衬底,上覆于第二衬底,其中第一衬底、第二衬底以及第三衬底至少部分地定义空腔,且其中第二衬底包括位于空腔中且位于第一衬底与第三衬底之间的可移动块;以及吸气剂结构,位于空腔中且包含吸气剂层和过滤层,其中吸气剂层包括吸气剂材料,其中过滤层具有邻接吸气剂层的第一侧,且进一步具有与第一侧相对且面向空腔的第二侧,且其中过滤层配置成在阻挡任何杂质时将吸气剂材料从第一侧传递到第二侧。
根据一些实施例,所述吸气剂材料配置成与所述空腔中的释气物质反应以在所述过滤层的所述第二侧上形成氧化层。
根据一些实施例,所述过滤层包括金,所述吸气剂材料包括钛,且所述释气物质包括氧气。
根据一些实施例,所述吸气剂层的外部侧壁与所述过滤层的外部侧壁对准。
根据一些实施例,所述的集成芯片,进一步包括:粘结环结构,位于所述第二衬底与所述第三衬底之间,其中所述粘结环结构包括上覆于第二粘结环层的第一粘结环层,其中所述第一粘结环层包括所述吸气剂材料且所述第二粘结环层包括与所述吸气剂材料不同的材料,且其中所述吸气剂结构横向地位于所述粘结环结构的内部侧壁之间。
根据一些实施例,所述吸气剂层的底部表面包括多个突出部,其中所述过滤层的所述第一侧包括与所述多个突出部相接的多个凹部。
根据一些实施例,所述过滤层的所述第二侧具有粗糙表面。
根据一些实施例,所述吸气剂材料从所述过滤层的顶部表面传送到所述过滤层的底部表面。
根据一些实施例,所述吸气剂材料从所述过滤层的所述第一侧传送到相对的外部侧壁。
在各种实施例中,本申请提供集成芯片,所述集成芯片包含:载体衬底;顶盖衬底,上覆于载体衬底;微机电系统(MEMS)衬底,夹在载体衬底与顶盖衬底之间,其中载体衬底、顶盖衬底以及MEMS衬底至少部分地定义空腔,且其中MEMS衬底包括位于空腔中且位于载体衬底与顶盖衬底之间的可移动块;以及吸气剂结构,位于空腔中且包含吸气剂层、氧化层以及扩散层,其中吸气剂层包括第一材料,氧化层包括第一材料的氧化物,且扩散层包括第二材料,且其中扩散层位于吸气剂层与氧化层之间。
根据一些实施例,所述第一材料为钛、钌或锆,且所述第二材料为金。
根据一些实施例,所述吸气剂层的外部侧壁与所述扩散层的外部侧壁对准,且其中所述氧化层对所述吸气剂层和所述扩散层的所述外部侧壁进行加衬。
根据一些实施例,所述氧化层具有U形且直接地接触所述吸气剂层的外部侧壁、所述扩散层的外部侧壁以及所述扩散层的底部表面。
根据一些实施例,所述氧化层沿所述吸气剂层的所述外部侧壁的第一宽度小于所述氧化层沿所述扩散层的所述外部侧壁的第二宽度。
根据一些实施例,所述氧化层直接接触所述吸气剂层的下部表面与所述扩散层的上部表面之间的界面,其中所述氧化层包括所述界面处的第三宽度,且其中所述第三宽度大于所述第一宽度且小于所述第二宽度。
根据一些实施例,所述的集成芯片,进一步包括:粘结环结构,位于所述微机电系统衬底与所述顶盖衬底之间,其中所述粘结环结构具有一对侧壁区段,其中所述侧壁区段位于所述空腔中且位于所述空腔的相对侧上,且其中所述集成芯片进一步包括:粘结环氧化层,直接接触所述侧壁区段,其中所述粘结环氧化层包括与所述氧化层相同的材料。
根据一些实施例,所述粘结环结构包括:底部粘结环区;粘结环吸气剂区,上覆于所述底部粘结环区;以及粘结环扩散区,夹在所述粘结环吸气剂区与所述底部粘结环区之间;其中所述粘结环氧化层从所述粘结环吸气剂区的上部表面延伸到所述底部粘结环区的上部表面,其中所述粘结环氧化层具有从所述粘结环吸气剂区的所述上部表面到所述粘结环吸气剂区的下部表面的第一氧化物宽度,且进一步具有从所述粘结环吸气剂区的所述下部表面到所述底部粘结环区的所述上部表面的第二氧化物宽度,且其中所述第一氧化物宽度小于所述第二氧化物宽度。
在各种实施例中,本申请提供形成集成芯片的方法,所述方法包含:在顶盖衬底上形成多层膜,其中多层膜包括含有第一材料的吸收层,且进一步包括含有与第一材料不同的第二材料的吸收增强层;在多层膜中执行刻蚀工艺以划定多层膜的粘结环部分和多层膜的吸气剂部分;在多层膜的吸气剂部分中执行薄化工艺以减小吸收增强层在吸气剂部分处的厚度而不减小吸收增强层在粘结环部分处的厚度;以及将多层膜粘结到MEMS结构,使得吸气剂部分上覆于MEMS结构中的可移动块且密封空腔,可移动块处于所述空腔内。
根据一些实施例,所述多层膜的所述形成包括:在所述顶盖衬底上沉积所述第一材料以形成所述吸收层;在所述吸收层上沉积所述第二材料以形成所述吸收增强层;以及执行退火工艺以在所述吸收增强层中形成所述第一材料与所述第二材料的化合物。
根据一些实施例,所述多层膜具有吸气剂活化温度,且其中所述粘结达到大于或等于所述吸气剂活化温度的最大粘结温度。
前文概述若干实施例的特征以使得本领域的技术人员可更好地理解本公开的实施例的各方面。所属领域的技术人员应了解,其可以易于使用本公开的实施例作为设计或修改用于进行本文中所引入的实施例的相同目的和/或获得相同优势的其它工艺和结构的基础。所属领域的技术人员还应认识到,此类等效构造并不脱离本公开的实施例的精神和范围,且其可在不脱离本公开的实施例的精神和范围的情况下在本文中进行各种改变、替代和更改。

Claims (36)

1.一种集成芯片,其特征在于,包括:
第一衬底;
第二衬底,上覆于所述第一衬底;
第三衬底,上覆于所述第二衬底,其中所述第一衬底、所述第二衬底以及所述第三衬底至少部分地定义空腔,且其中所述第二衬底包括位于所述空腔中且位于所述第一衬底与所述第三衬底之间的可移动块;以及
吸气剂结构,位于所述空腔中且包括吸气剂层和过滤层,其中所述吸气剂层包括吸气剂材料,其中所述过滤层具有邻接所述吸气剂层的第一侧,且进一步具有与所述第一侧相对且面向所述空腔的第二侧,且其中所述过滤层配置成在阻挡任何杂质时将所述吸气剂材料从所述第一侧传递到所述第二侧,
其中所述吸气剂层的底部表面包括多个突出部,其中所述过滤层的所述第一侧包括与所述多个突出部相接的多个凹部,所述过滤层的所述第二侧具有粗糙表面。
2.根据权利要求1所述的集成芯片,其特征在于,所述吸气剂材料配置成与所述空腔中的释气物质反应以在所述过滤层的所述第二侧上形成氧化层。
3.根据权利要求2所述的集成芯片,其特征在于,所述过滤层包括金,所述吸气剂材料包括钛,且所述释气物质包括氧气。
4.根据权利要求2所述的集成芯片,其特征在于,所述吸气剂层的外部侧壁与所述过滤层的外部侧壁对准。
5.根据权利要求1所述的集成芯片,其特征在于,进一步包括:
粘结环结构,位于所述第二衬底与所述第三衬底之间,其中所述粘结环结构包括上覆于第二粘结环层的第一粘结环层,其中所述第一粘结环层包括所述吸气剂材料且所述第二粘结环层包括与所述吸气剂材料不同的材料,且其中所述吸气剂结构横向地位于所述粘结环结构的内部侧壁之间。
6.根据权利要求1所述的集成芯片,其特征在于,所述吸气剂材料从所述过滤层的顶部表面传送到所述过滤层的底部表面。
7.根据权利要求1所述的集成芯片,其特征在于,所述吸气剂材料从所述过滤层的所述第一侧传送到相对的外部侧壁。
8.一种集成芯片,其特征在于,包括:
载体衬底;
顶盖衬底,上覆于所述载体衬底;
微机电系统衬底,夹在所述载体衬底与所述顶盖衬底之间,其中所述载体衬底、所述顶盖衬底以及所述微机电系统衬底至少部分地定义空腔,且其中所述微机电系统衬底包括位于所述空腔中且位于所述载体衬底与所述顶盖衬底之间的可移动块;以及
吸气剂结构,位于所述空腔中且包含吸气剂层、氧化层以及扩散层,其中所述吸气剂层包括第一材料,所述氧化层包括所述第一材料的氧化物,且所述扩散层包括第二材料,且其中所述扩散层位于所述吸气剂层与所述氧化层之间,
其中所述吸气剂层的底部表面包括多个突出部,其中所述扩散层的第一侧包括与所述多个突出部相接的多个凹部,所述扩散层的第二侧具有粗糙表面。
9.根据权利要求8所述的集成芯片,其特征在于,所述第一材料为钛、钌或锆,且所述第二材料为金。
10.根据权利要求8所述的集成芯片,其特征在于,所述吸气剂层的外部侧壁与所述扩散层的外部侧壁对准,且其中所述氧化层对所述吸气剂层和所述扩散层的所述外部侧壁进行加衬。
11.根据权利要求8所述的集成芯片,其特征在于,所述氧化层具有U形且直接地接触所述吸气剂层的外部侧壁、所述扩散层的外部侧壁以及所述扩散层的底部表面。
12.根据权利要求11所述的集成芯片,其特征在于,所述氧化层沿所述吸气剂层的所述外部侧壁的第一宽度小于所述氧化层沿所述扩散层的所述外部侧壁的第二宽度。
13.根据权利要求12所述的集成芯片,其特征在于,所述氧化层直接接触所述吸气剂层的下部表面与所述扩散层的上部表面之间的界面,其中所述氧化层包括所述界面处的第三宽度,且其中所述第三宽度大于所述第一宽度且小于所述第二宽度。
14.根据权利要求8所述的集成芯片,其特征在于,进一步包括:
粘结环结构,位于所述微机电系统衬底与所述顶盖衬底之间,其中所述粘结环结构具有一对侧壁区段,其中所述侧壁区段位于所述空腔中且位于所述空腔的相对侧上,且其中所述集成芯片进一步包括:
粘结环氧化层,直接接触所述侧壁区段,其中所述粘结环氧化层包括与所述氧化层相同的材料。
15.根据权利要求14所述的集成芯片,其特征在于,所述粘结环结构包括:
底部粘结环区;
粘结环吸气剂区,上覆于所述底部粘结环区;以及
粘结环扩散区,夹在所述粘结环吸气剂区与所述底部粘结环区之间;
其中所述粘结环氧化层从所述粘结环吸气剂区的上部表面延伸到所述底部粘结环区的上部表面,其中所述粘结环氧化层具有从所述粘结环吸气剂区的所述上部表面到所述粘结环吸气剂区的下部表面的第一氧化物宽度,且进一步具有从所述粘结环吸气剂区的所述下部表面到所述底部粘结环区的所述上部表面的第二氧化物宽度,且其中所述第一氧化物宽度小于所述第二氧化物宽度。
16.一种形成集成芯片的方法,其特征在于,包括:
在顶盖衬底上形成多层膜,其中所述多层膜包括含有第一材料的吸收层,且进一步包括含有与所述第一材料不同的第二材料的吸收增强层;
在所述多层膜中执行刻蚀工艺,以划定所述多层膜的粘结环部分和所述多层膜的吸气剂部分;
在所述多层膜的所述吸气剂部分中执行薄化工艺,以减小所述吸气剂部分处的所述吸收增强层的厚度而不减小所述粘结环部分处的所述吸收增强层的厚度;以及
将所述多层膜粘结到微机电系统结构,使得所述吸气剂部分上覆于所述微机电系统结构中的可移动块且密封空腔,所述可移动块处于所述空腔内。
17.根据权利要求16所述的形成集成芯片的方法,其特征在于,所述多层膜的所述形成包括:
在所述顶盖衬底上沉积所述第一材料以形成所述吸收层;
在所述吸收层上沉积所述第二材料以形成所述吸收增强层;以及
执行退火工艺以在所述吸收增强层中形成所述第一材料与所述第二材料的化合物。
18.根据权利要求17所述的形成集成芯片的方法,其特征在于,所述多层膜具有吸气剂活化温度,且其中所述粘结达到大于或等于所述吸气剂活化温度的最大粘结温度。
19.一种集成芯片,其特征在于,包括:
第一衬底;
第二衬底,上覆于所述第一衬底;其中所述第一衬底以及所述第二衬底至少部分地定义空腔;
吸收层,位于所述空腔中且包括反应材料;以及
吸收增强层,沿吸收层设置且位于所述空腔中,其中所述吸收增强层被配置为将所述反应材料从所述吸收增强层的顶部表面传送到所述吸收增强层的底部表面,
其中所述吸收层的所述底部表面包括第一多个突起且所述吸收增强层的底部表面包括第二多个突起。
20.根据权利要求19所述的集成芯片,其特征在于,所述吸收增强层包括与所述反应材料不同的非反应材料。
21.根据权利要求19所述的集成芯片,其特征在于,所述吸收层的外部侧壁与所述吸收增强层的外部侧壁对准。
22.根据权利要求19所述的集成芯片,其特征在于,进一步包括:
氧化层,连续地横向地环绕所述吸收层与所述吸收增强层,其中所述氧化层包括所述反应材料的氧化物,且其中所述氧化层连续地横向地延伸穿过所述吸收增强层的所述底部表面。
23.根据权利要求22所述的集成芯片,其特征在于,所述氧化层的宽度从所述吸收层的顶部表面到所述吸收增强层的所述底部表面增加。
24.根据权利要求19所述的集成芯片,其特征在于,进一步包括:
粘结环结构横向包封所述吸收增强层,其中所述粘结环结构包括上覆于第二粘结环层的第一粘结环层,其中所述第一粘结环层包括所述反应材料且所述第二粘结环层包括与所述吸收增强层相同的材料。
25.根据权利要求24所述的集成芯片,其特征在于,所述第一粘结环层的顶部表面与所述吸收层的顶部表面对准。
26.一种集成芯片,其特征在于,包括:
微机电系统衬底,包括可移动块;
顶盖衬底,上覆于所述微机电系统衬底,其中所述微机电系统衬底以及所述顶盖衬底至少部分地定义所述可移动块位于其中的空腔;
吸气剂层,位于所述空腔中且覆盖所述可移动块,其中所述吸气剂层包括第一材料;以及
扩散层,沿着吸气剂层的底部表面设置,其中所述扩散层包括所述第一材料及与所述第一材料不同的第二材料,
其中所述吸气剂层的所述底部表面包括第一多个突起且所述扩散层的底部表面包括第二多个突起。
27.根据权利要求26所述的集成芯片,其特征在于,所述第一材料在所述扩散层的浓度从所述扩散层的顶部表面到所述扩散层的底部表面持续地减小。
28.根据权利要求26所述的集成芯片,其特征在于,进一步包括:
氧化层,沿着所述扩散层的底部表面设置。
29.根据权利要求28所述的集成芯片,其特征在于,其中所述氧化层包括所述第一材料的氧化物。
30.根据权利要求26所述的集成芯片,其特征在于,进一步包括:
载体衬底,位于所述顶盖衬底下方,其中所述微机电系统衬底夹在所述载体衬底与所述顶盖衬底之间。
31.根据权利要求26所述的集成芯片,其特征在于,进一步包括:
第一粘结环层,位于所述微机电系统衬底与所述顶盖衬底之间,其中所述第一粘结环层包括所述第一材料;以及
第二粘结环层,位于所述第一粘结环层与所述微机电系统衬底之间,其中所述第二粘结环层包括所述第一材料以及所述第二材料,且其中所述第一粘结环层与所述第二粘结环层分别连续地横向地环绕所述扩散层。
32.一种形成集成芯片的方法,其特征在于,包括:
在顶盖衬底上形成多层膜,其中所述多层膜包括含有反应材料的吸气剂层,且进一步包括含有与所述反应材料不同的非反应材料的过滤层;
刻蚀所述多层膜中以划定所述多层膜的粘结环部分和所述多层膜的吸气剂部分;以及
将所述多层膜粘结到微机电衬底,从而密封空腔,所述多层膜的所述吸气剂部分位于所述空腔中。
33.根据权利要求32所述的形成集成芯片的方法,其特征在于,进一步包括:
对所述多层膜执行薄化工艺,以减小所述过滤层在所述吸气剂部分处的厚度。
34.根据权利要求33所述的形成集成芯片的方法,其特征在于,其中所述过滤层在所述粘结环部分处的厚度在所述薄化工艺中不改变。
35.根据权利要求32所述的形成集成芯片的方法,其特征在于,在所述多层膜粘结到所述微机电衬底之前在所述过滤层与吸气剂层执行清洁工艺,以将第一材料由所述过滤层的表面及所述吸气剂层的表面移除,其中所述第一材料包括所述反应材料的氧化物。
36.根据权利要求32所述的形成集成芯片的方法,其特征在于,其中所述多层膜的所述形成包括:
执行退火工艺以在所述过滤层中形成所述反应材料与所述非反应材料的化合物。
CN201910122377.7A 2018-09-27 2019-02-19 集成芯片及其形成方法 Active CN110950300B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737296P 2018-09-27 2018-09-27
US62/737,296 2018-09-27
US16/229,736 US10526199B1 (en) 2018-09-27 2018-12-21 High efficiency getter design in vacuum MEMS device
US16/229,736 2018-12-21

Publications (2)

Publication Number Publication Date
CN110950300A CN110950300A (zh) 2020-04-03
CN110950300B true CN110950300B (zh) 2023-09-29

Family

ID=69058521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910122377.7A Active CN110950300B (zh) 2018-09-27 2019-02-19 集成芯片及其形成方法

Country Status (3)

Country Link
US (2) US10526199B1 (zh)
CN (1) CN110950300B (zh)
TW (1) TWI727273B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10526199B1 (en) * 2018-09-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. High efficiency getter design in vacuum MEMS device
US11312615B2 (en) * 2020-07-29 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a rough crystalline surface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2883099A1 (fr) * 2005-03-14 2006-09-15 Commissariat Energie Atomique Protection d'un getter en couche mince
FR2922202A1 (fr) * 2007-10-15 2009-04-17 Commissariat Energie Atomique Structure comportant une couche getter et une sous-couche d'ajustement et procede de fabrication.
FR2967150A1 (fr) * 2010-11-09 2012-05-11 Commissariat Energie Atomique Procédé de réalisation de substrat a couches enfouies de matériau getter
TW201511196A (zh) * 2013-09-11 2015-03-16 Taiwan Semiconductor Mfg Co Ltd 用吸氣劑吸氣之方法、成型吸氣劑層之方法及微機電系統結構
CN108249386A (zh) * 2018-01-23 2018-07-06 苏州大学 激活温度可控的非蒸散型薄膜吸气剂及其应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6923625B2 (en) * 2002-01-07 2005-08-02 Integrated Sensing Systems, Inc. Method of forming a reactive material and article formed thereby
FR2898597B1 (fr) * 2006-03-16 2008-09-19 Commissariat Energie Atomique Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems
FR2950876B1 (fr) * 2009-10-07 2012-02-10 Commissariat Energie Atomique Procede de traitement d'un materiau getter et procede d'encapsulation d'un tel materiau getter
US10526199B1 (en) * 2018-09-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. High efficiency getter design in vacuum MEMS device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2883099A1 (fr) * 2005-03-14 2006-09-15 Commissariat Energie Atomique Protection d'un getter en couche mince
FR2922202A1 (fr) * 2007-10-15 2009-04-17 Commissariat Energie Atomique Structure comportant une couche getter et une sous-couche d'ajustement et procede de fabrication.
FR2967150A1 (fr) * 2010-11-09 2012-05-11 Commissariat Energie Atomique Procédé de réalisation de substrat a couches enfouies de matériau getter
TW201511196A (zh) * 2013-09-11 2015-03-16 Taiwan Semiconductor Mfg Co Ltd 用吸氣劑吸氣之方法、成型吸氣劑層之方法及微機電系統結構
CN108249386A (zh) * 2018-01-23 2018-07-06 苏州大学 激活温度可控的非蒸散型薄膜吸气剂及其应用

Also Published As

Publication number Publication date
US10526199B1 (en) 2020-01-07
TWI727273B (zh) 2021-05-11
TW202013626A (zh) 2020-04-01
CN110950300A (zh) 2020-04-03
US10875764B2 (en) 2020-12-29
US20200102215A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
US11192775B2 (en) Rough layer for better anti-stiction deposition
US9567204B2 (en) Microelectrochemical systems (MEMS) device having a seal layer arranged over or lining a hole in fluid communication with a cavity of the MEMS device
KR102401863B1 (ko) 기밀하게 밀봉된 진공 하우징 및 게터를 포함하는 장치의 제조 방법
TWI503271B (zh) 微機電系統結構、裝置及其製造方法
US10532925B2 (en) Heater design for MEMS chamber pressure control
US9567210B2 (en) Multi-pressure MEMS package
US9938134B2 (en) Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US8304861B2 (en) Substrate bonding with bonding material having rare earth metal
US10676343B2 (en) Multi-layer sealing film for high seal yield
CN110950300B (zh) 集成芯片及其形成方法
US9561954B2 (en) Method of fabricating MEMS devices having a plurality of cavities
JPH1167820A (ja) 半導体装置及びその製造方法
US20220348455A1 (en) Systems and methods for providing getters in microelectromechanical systems
KR102114561B1 (ko) 패키지 압력을 낮추기 위한 외부 게터의 사용
TW201727780A (zh) 微機電系統封裝之製造方法
TW201527205A (zh) 具密封構造的混合積體構件
US11713242B2 (en) MEMS device with dummy-area utilization for pressure enhancement
US10081539B2 (en) Two different conductive bump stops on CMOS-MEMS bonded structure
CN104051385B (zh) 堆叠式半导体结构及其形成方法
US20160229687A1 (en) Chip package and fabrication method thereof
TWI758666B (zh) 積體晶片及其製造方法
US20230382718A1 (en) Method for manufacturing semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment