CN110941570A - 基于存储空间分离处理技术的提高高速缓存存储密度方法 - Google Patents

基于存储空间分离处理技术的提高高速缓存存储密度方法 Download PDF

Info

Publication number
CN110941570A
CN110941570A CN201911078104.3A CN201911078104A CN110941570A CN 110941570 A CN110941570 A CN 110941570A CN 201911078104 A CN201911078104 A CN 201911078104A CN 110941570 A CN110941570 A CN 110941570A
Authority
CN
China
Prior art keywords
cache
storage
cache block
storage space
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911078104.3A
Other languages
English (en)
Inventor
刘强
康洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201911078104.3A priority Critical patent/CN110941570A/zh
Publication of CN110941570A publication Critical patent/CN110941570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开一种基于存储空间分离处理技术的提高高速缓存存储密度方法，包括如下步骤：1)Cache块的宽度为存储在Cache中数据信息的最大位宽；2)Cache块的深度由用户自行定义；3)当要存储位宽小于Cache块宽度的数据信息时，将Cache块内一部分存储空间与其他存储空间分离处理，并与其他Cache块内相同部分存储空间进行连接，组成新的存储空间。有效提高了Cache的存储密度，减少了存储空间浪费，提高了Cache内部存储资源的利用率。

Description

基于存储空间分离处理技术的提高高速缓存存储密度方法
技术领域
本发明属于高速缓存(Cache)存储技术领域，涉及Cache存储空间分离处理技术，具体涉及一种基于存储空间分离处理技术的提高高速缓存(Cache)存储密度的方法，在Cache存储结构与存储面积固定的前提下提高Cache存储密度。
背景技术
在嵌入式系统环境中，如果将原始待处理的数据信息存储在外部存储器中，会存在CPU处理速度与外部存储器访存速度不匹配问题，在系统中引入Cache技术可以解决此类问题，达到提高访存效率，减少对外部存储器中相同地址的反复访问的目的。
Cache内部包含若干个Cache块，Cache块内存储数据信息的最大位宽固定，若想在此相同Cache存储结构下存储不同位宽的数据信息，会造成Cache块内部分存储空间被浪费，导致Cache整体存储资源利用率低，严重影响Cache性能。
Cache存储空间分离处理技术是一种针对Cache存储不同位宽的像素信息情况，以提高Cache存储密度为目的，将Cache内一部分存储空间与其他存储空间进行分离处理，并将分离处理后的存储空间投入使用的方法。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于存储空间分离处理技术的提高高速缓存存储密度方法，在Cache内部存储结构和存储面积固定的基础上，实现不同位宽数据信息的存储，并且对于某些特定情况，可提高Cache内部存储密度，减少存储资源浪费。
本发明通过如下技术方案予以实现：基于存储空间分离处理技术的提高高速缓存存储密度方法，包括如下步骤：
1)Cache块的宽度为存储在Cache中数据信息的最大位宽；
2)Cache块的深度由用户自行定义；
3)当要存储位宽小于Cache块宽度的数据信息时，将Cache块内一部分存储空间与其他存储空间分离处理，并与其他Cache块内相同部分存储空间进行连接，组成新的存储空间。
通常，Cache内每个Cache块会连接一个地址比较器，对存储的数据信息的地址进行命中比较，此方案下Cache块与地址比较器连接结构如图1所示。
有益效果
与现有技术相比较，本发明在Cache内部存储结构与存储面积一定的情况下，Cache内可存储不同位宽的数据信息，并且对于一部分位宽小于Cache可存储的最大位宽的数据信息来说，有效提高了Cache的存储密度，减少了存储空间浪费，提高了Cache内部存储资源的利用率。
附图说明
图1是技术方案中Cache内部Cache块与比较器连接的结构示意图；
图2是具体实施方式中图像位深度不大于8bits时，图像像素信息在Cache块内存储格式；
图3是具体实施方式中图像位深度处于8bits到16bits之间时，图像像素信息在Cache块内存储格式；
图4是具体实施方式中图像位深度处于16bits到24bits之间时，图像像素信息在Cache块内存储格式；
图5是具体实施方式中图像位深度处于24bits到32bits之间时，图像像素信息在Cache块内存储格式。
具体实施方式
下面结合具体实施例对本发明进一步详细的说明。
以应用于图像处理方向的Cache为例进行分析。图像的位深度用于表示图像的色彩等级，代表存储每个像素所需要的位数(bit)，常见的图像位深度包括8位，16位，18位，24位，32位等。
设定Cache内可存储的图像最大位深度为32bits，则Cache块的宽度为32bits，此外，设定Cache块深度为64bits，Cache内部共包含64个Cache块。将每个Cache块内的存储空间按照图像位深度分为4组存储单元，分别标号为第1组-第4组，每组存储单元可存储64个8bits的像素数据。
1)当存储位深度不大于8bits的图像时，Cache块中每组存储单元存储64个图像像素，整个Cache块存储256个图像像素，存储结构如图2所示；
2)当存储位深度处于8bits到16bits之间的图像时，Cache块中每两组存储单元存储64个图像像素，整个Cache块存储128个图像像素，存储结构如图3所示；
3)当存储位深度处于16bits到24bits之间的图像时，Cache块内前三组存储单元存储64个图像像素，第4组存储单元空闲下来，与其他两个Cache块的第4组存储单元连接，构成一个额外的可存储64个图像像素的存储空间，存储结构如图4所示；
4)当存储位深度处于24bits到32bits之间的图像时，由Cache块内四组存储单元存储64个图像像素，存储结构如图5所示。
此方案下对于部分图像位深度小于Cache块宽度的图像来说，Cache存储空间利用率如下：
表1Cache存储空间利用率对比
Figure BDA0002263114490000031
应当理解的是，这里所讨论的实施方案及实例只是为了说明，对本领域技术人员来说，可以加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (4)

1.基于存储空间分离处理技术的提高高速缓存存储密度方法，其特征在于，包括如下步骤：
1)Cache块的宽度为存储在Cache中数据信息的最大位宽；
2)Cache块的深度由用户自行定义；
3)当要存储位宽小于Cache块宽度的数据信息时，将Cache块内一部分存储空间与其他存储空间分离处理，并与其他Cache块内相同部分存储空间进行连接，组成新的存储空间。
2.根据权利要求1所述的基于存储空间分离处理技术的提高高速缓存存储密度方法，其特征在于，Cache内每个Cache块会连接一个地址比较器，对存储的数据信息的地址进行命中比较。
3.根据权利要求1所述的基于存储空间分离处理技术的提高高速缓存存储密度方法，其特征在于，设定Cache内可存储的图像最大位深度为Mbits，则Cache块的宽度为Mbits，此外，设定Cache块深度为N，Cache内部共包含L个Cache块。
4.根据权利要求3所述的基于存储空间分离处理技术的提高高速缓存存储密度方法，其特征在于，将每个Cache块内的存储空间按照图像位深度分为4组存储单元，分别标号为第1组-第4组，每组存储单元可存储N个(M/4)bits的像素数据：
1)当存储位深度不大于(M/4)bits的图像时，Cache块中每组存储单元存储N个图像像素，整个Cache块存储(4*N)个图像像素；
2)当存储位深度处于(M/4)bits到(M/2)bits之间的图像时，Cache块中每两组存储单元存储N个图像像素，整个Cache块存储(2*N)个图像像素；
3)当存储位深度处于(M/2)bits到(3*M/4)bits之间的图像时，Cache块内前三组存储单元存储N个图像像素，第4组存储单元空闲下来，与其他两个Cache块的第4组存储单元连接，构成一个额外的可存储N个图像像素的存储空间；
4)当存储位深度处于(3*M/4)bits到Mbits之间的图像时，由Cache块内四组存储单元存储N个图像像素。
CN201911078104.3A 2019-11-06 2019-11-06 基于存储空间分离处理技术的提高高速缓存存储密度方法 Pending CN110941570A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911078104.3A CN110941570A (zh) 2019-11-06 2019-11-06 基于存储空间分离处理技术的提高高速缓存存储密度方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911078104.3A CN110941570A (zh) 2019-11-06 2019-11-06 基于存储空间分离处理技术的提高高速缓存存储密度方法

Publications (1)

Publication Number Publication Date
CN110941570A true CN110941570A (zh) 2020-03-31

Family

ID=69907426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911078104.3A Pending CN110941570A (zh) 2019-11-06 2019-11-06 基于存储空间分离处理技术的提高高速缓存存储密度方法

Country Status (1)

Country Link
CN (1) CN110941570A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105843360A (zh) * 2016-03-23 2016-08-10 中国电子科技集团公司第三十八研究所 一种降低指令高速缓冲存储器功耗的装置及方法
CN106227676A (zh) * 2016-09-22 2016-12-14 大唐微电子技术有限公司 一种高速缓存以及从高速缓存中读取数据的方法和装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105843360A (zh) * 2016-03-23 2016-08-10 中国电子科技集团公司第三十八研究所 一种降低指令高速缓冲存储器功耗的装置及方法
CN106227676A (zh) * 2016-09-22 2016-12-14 大唐微电子技术有限公司 一种高速缓存以及从高速缓存中读取数据的方法和装置

Similar Documents

Publication Publication Date Title
US20190266193A1 (en) Data processing method for bloom filter, and bloom filter
US10042576B2 (en) Method and apparatus for compressing addresses
WO2017041570A1 (zh) 向缓存写入数据的方法及装置
CN104102586B (zh) 一种地址映射处理的方法、装置
CN110059024B (zh) 一种内存空间数据缓存方法及装置
CN1819544A (zh) 一种基于bitmap表的缓存管理方法
US20070022261A1 (en) Method of interleaving asymmetric memory arrays
CN1299206C (zh) 扩展处理器的局部存储器地址空间的方法、设备和系统
US11567661B2 (en) Virtual memory management method and processor
TWI744111B (zh) 查找表建立暨記憶體位址查詢方法、主機記憶體位址查找表建立方法與主機記憶體位址查詢方法
CN110941570A (zh) 基于存储空间分离处理技术的提高高速缓存存储密度方法
CN106201918A (zh) 一种基于大数据量和大规模缓存快速释放的方法和系统
CN116644002A (zh) 一种基于rdma的内存管理方法和装置
US10579308B2 (en) Hardware system for data conversion and storage device
CN108459969B (zh) 一种64位多核服务器内数据存储及传输方法
CN100351813C (zh) 数字信号处理系统中访问存储单元的方法及其处理系统
KR19980036199A (ko) 타일 맵을 이용한 텍스쳐 캐쉬 메모리
US20180052773A1 (en) Memory managing method and apparatus associated with cache in image processing system
US20180108331A1 (en) Merged access units in frame buffer compression
CN111694777B (zh) 基于PCIe接口的DMA传输方法
CN113900622A (zh) 一种基于fpga的数据信息快速排序方法、系统、设备及存储介质
US9794580B2 (en) Cache management device, and motion picture system and method using the same
CN1633101A (zh) 一种数据包存储的管理方法和装置
CN101035187A (zh) 一种数据缓存方法、垂直缩放电路及终端
CN110795247B (zh) 一种应用于mcu的高效动态内存管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200331