CN110929844A - 芯片成品率预测方法、装置、设备及存储介质 - Google Patents
芯片成品率预测方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN110929844A CN110929844A CN201911056399.4A CN201911056399A CN110929844A CN 110929844 A CN110929844 A CN 110929844A CN 201911056399 A CN201911056399 A CN 201911056399A CN 110929844 A CN110929844 A CN 110929844A
- Authority
- CN
- China
- Prior art keywords
- neural network
- chip
- process steps
- process step
- yield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 404
- 238000003860 storage Methods 0.000 title claims abstract description 10
- 238000013528 artificial neural network Methods 0.000 claims abstract description 127
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims description 71
- 230000007613 environmental effect Effects 0.000 claims description 42
- 238000012549 training Methods 0.000 claims description 28
- 238000004590 computer program Methods 0.000 claims description 24
- 239000000428 dust Substances 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000003062 neural network model Methods 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 230000000875 corresponding effect Effects 0.000 description 25
- 230000000694 effects Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005315 distribution function Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013278 delphi method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004451 qualitative analysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本申请适用于本申请属于集成电路制造技术领域，提供了一种芯片成品率预测方法、装置、设备及存储介质。方法包括获取待测芯片的多个工艺步骤的参数值；将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率；神经网络预测模型的多个神经网络节点与多个工艺步骤一一对应，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。本申请实施例提供的芯片成品率预测方法，根据待测芯片的多个工艺步骤的参数值预测成品率，而不仅仅考虑单一工艺步骤对芯片成品率的影响，预测结果准确度高；且神经网络预测模型准确的描述了实际生产中待测芯片多个工艺步骤之间的关联关系，预测结果可信度高。
Description
技术领域
本申请属于集成电路制造技术领域，尤其涉及一种芯片成品率预测方法、装置、设备及存储介质。
背景技术
集成电路发展已经进入“后摩尔”时代，集成电路的最小特征尺寸不断缩小，越小的特征尺寸要求越复杂和精细的制造工艺，工艺参数的细微差别都将导致电路性能的差异，甚至导致芯片失效。半导体器件制造商都希望通过预测产品的成品率来预测产品的可生产性，为芯片的生产制造提供指导。
目前，一般通过分析关键工艺步骤(例如光刻阶段)对芯片成品率的影响进行芯片成品率的预测。考虑集成电路中有一些关键区域，如电极区域、梁结构或各种材料界面区域，这些区域的失效概率远高于非关键区域的失效概率，故通常通过大数据分析获取关键工艺步骤的关键区域的缺陷分布函数，通过考虑缺陷分布函数和集成电路布局中的临界面积来预测芯片的成品率。
然而现有的芯片成品率预测方法，仅考虑特定工艺以及特定区域的缺陷对成品率的影响，特征单一、数据不全面，从而导致成品率预测的准确度及可信度较低。
发明内容
有鉴于此，本申请实施例提供了一种芯片成品率预测方法、装置、设备及存储介质，以解决现有技术中集成电路芯片成品率预测准确度和可信度低的技术问题。
第一方面，本申请实施例提供了一种芯片成品率预测方法，包括：
获取待测芯片的多个工艺步骤的参数值；
将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率；其中，神经网络预测模型包括与多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。
在第一方面的一种可能的实现方式中，将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理之前，芯片成品率预测方法还包括：
获取预设工艺步骤集合的有向图；其中，有向图用于描述工艺步骤集合中的各个工艺步骤之间的关联关系，多个工艺步骤属于所述工艺步骤集合；
根据有向图生成初始神经网络预测模型；
获取多个训练样本；每个训练样本包括工艺步骤集合中工艺步骤的参数值以及对应参数值的成品率；
根据多个训练样本对初始神经网络预测模型进行训练，得到神经网络预测模型。
在第一方面的一种可能的实现方式中，获取工艺步骤集合的有向图，包括：
获取工艺步骤集合的邻接矩阵；
根据邻接矩阵，计算获得工艺步骤集合的可达矩阵以及工艺步骤集合中的各工艺步骤的驱动功率、依赖度；其中，驱动功率用于表征每个工艺步骤对其他工艺步骤的影响力大小，依赖度用于表征每个工艺步骤对芯片成品率的影响力大小；
根据工艺步骤集合中的各工艺步骤的驱动功率和依赖度，对工艺步骤集合中的各工艺步骤进行层级划分，获得工艺步骤集合中的各工艺步骤的层级；
根据可达矩阵以及工艺步骤集合中的各工艺步骤的层级，对工艺步骤集合中的各工艺步骤进行连接，生成工艺步骤集合的有向图。
在第一方面的一种可能的实现方式中，初始神经网络模型包括一个输入层、多个中间层和一个输出层，输入层用于接收有向图中各工艺步骤的参数值，输出层用于输出芯片的成品率；中间层的数目与所述有向图中工艺步骤的数目相同；
根据所述有向图生成初始神经网络预测模型，包括：
将有向图中层级最高的工艺步骤对应的神经网络节点和层级最低的工艺步骤对应的神经网络节点连接至初始神经网络预测模型的输出层，并根据所述有向图中各工艺步骤之间的连接关系，将各工艺步骤对应的神经网络节点进行连接，生成初始神经网络预测模型。
在第一方面的一种可能的实现方式中，将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率之后，方法还包括：
获取影响待测芯片成品率的多个环境参量；
根据多个环境参量生成影响系数矩阵，影响系数矩阵用于描述每个环境参量对待测芯片的每个工艺步骤的影响系数；
基于影响系数矩阵对待测芯片的成品率进行校正处理。
在第一方面的一种可能的实现方式中，环境参量为影响待测芯片成品率的环境阻碍项的值，环境阻碍项包括下述中的至少一项：所述环境参量包括下述中的至少一项：空气中的漂浮尘粒、生成的尘粒、温湿度、压力、制造产生的有害气体、洁净室的气密性、静电和电磁干扰。
在第一方面的一种可能的实现方式中，工艺步骤包括下述中的至少一项：光刻、离子注入、刻蚀、热处理、化学气相沉积、物理气相沉积、分子束外延、电镀以及化学/机械表面处理。
第二方面，本申请实施例提供了一种芯片成品率预测装置，包括：
获取模块，用于获取待测芯片的多个工艺步骤的参数值；
预测模块，用于将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率；其中，神经网络预测模型包括与多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。
第三方面，本申请实施例提供了一种芯片成品率预测设备，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述第一方面任一项方法的步骤。
第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述第一方面任一项方法的步骤。
第五方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在终端设备上运行时，使得终端设备执行上述第一方面中任一项的方法。
可以理解的是，上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
本申请实施例与现有技术相比存在的有益效果是：获取待测芯片的多个工艺步骤的参数值，并将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率。本实施例提供的芯片成品率预测方法根据待测芯片的多个工艺步骤的参数值预测芯片成品率，而不仅仅考虑单一工艺步骤对芯片成品率的影响，因此，提高了预测结果的准确度。
另一方面，本申请实施例使用的神经网络预测模型包括与待测芯片的多个工艺步骤一一对应的神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同；该神经网络预测模型准确的描述了实际生产中待测芯片多个工艺步骤之间的关联关系以及多个工艺步骤对芯片成品率的影响，因此，预测结果的可信度高。
综上，本申请实施例提供的芯片成品率预测方法预测结果的准确高和可信度高。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的芯片成品率预测方法的流程示意图；
图2是本申请一实施例提供的神经网络预测模型的结构示意图；
图3是本申请另一实施例提供的芯片成品率预测方法的流程示意图；
图4是本申请一实施例提供的芯片的工艺步骤集合的有向图；
图5是本申请下一实施例提供的芯片成品率预测方法的流程示意图；
图6是本申请一实施例提供的芯片的工艺步骤集合结构相似矩阵表；
图7是本申请一实施例提供的芯片的工艺步骤集合的邻接矩阵表；
图8是本申请一实施例提供的芯片的工艺步骤集合的可达矩阵表；
图9是本申请再一实施例提供的芯片成品率预测方法的流程示意图；
图10是本申请一实施例提供的环境阻碍项与工艺步骤的相关关系表；
图11是本申请一实施例提供的芯片成品率预测装置的结构示意图；
图12是本申请另一实施例提供的芯片成品率预测装置的结构示意图；
图13是本申请一实施例提供的芯片成品率预测设备的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行示例性地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于下文中列举的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本申请一实施例提供的芯片成品率预测方法的流程示意图，如图1所示，该预测方法包括：
S101、获取待测芯片的多个工艺步骤的参数值。
不同种类芯片的工艺步骤可以相同也可以不同，在此不做限定。例如，待测芯片为硅基薄膜集成电路，硅基薄膜集成电路的工艺步骤为包括下述至少一项：光刻、E2离子注入、E3刻蚀、E4热处理、E5化学气相沉积、E6物理气相沉积、E7分子束外延、E8电镀以及E9化学/机械表面处理；具体地，E3刻蚀为干刻蚀。
在本申请中，该步骤的执行主体可以是云端服务器，也可以是用户终端。例如，执行主体为云端服务器时，云端服务器可以接收用户终端发送的待测芯片的多个工艺步骤的参数值。执行主体为用户终端时，用户终端可以直接获取用户输入的待测芯片的多个工艺步骤的参数值。
S102、将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率；其中，神经网络预测模型包括与多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。
本实施例中神经网络预测模型可以为级联前馈神经网络模型，基于预设工艺步骤集合生成并训练所得，预设工艺步骤集合可以包含多种类型芯片制造过程中的全流程，也可以包含指定类别的芯片制造过程中的全流程。具体的，工艺步骤集合所包含的工艺步骤可以基于实际需求设置，对此，本申请不做限制。
该神经网络预测模型包括一个输入层、一个输出层和多个中间层。其中，输入层用于接收工艺步骤集合中各工艺步骤的参数值，并将各工艺步骤的参数值传输至对应的中间层。输出层用于输出芯片的成品率，输出层与至少一个中间层的神经网络节点连接。中间层的数目与工艺步骤集合中的工艺步骤的数目相同，每一个中间层包括一个神经网络节点，神经网络预测模型的神经网络节点与工艺步骤集合中的工艺步骤一一对应，且各神经网络节点之间的连接关系与对应工艺步骤之间的关联关系相同。
其中，工艺步骤之间的关联关系是指任意两个工艺步骤之间的相互关系。例如，工艺步骤A和工艺步骤B之间的关联关系包括：A对B有影响，B对A有影响，A和B相互影响以及A和B互不影响。
示例性的，待测芯片为硅基薄膜集成电路，硅基薄膜集成电路的工艺步骤集合中包括9个工艺步骤，分别为E1光刻、E2离子注入、E3刻蚀、E4热处理、E5化学气相沉积、E6物理气相沉积、E7分子束外延、E8电镀以及E9化学/机械表面处理。其中，E1对E3有影响，E3对E2、E5以及E6有影响，E2对E4有影响，E4对E5、E6和E7有影响，E5对E7有影响，E6对E7有影响，E7对E8有影响，E8对E9有影响。应理解的是，本示例中的影响为直接影响。
对应的，神经网络预测模型的结构示意图可以如图2所示，包括一个输入层、一个输出层和9个中间层，9个中间层包括与工艺步骤E1-E9一一对应的9个神经网络节点e1-e9；其中，e1的输入是E1的参数值；e3的输入是E3的参数值以及e1的输出值；e2的输入是E2的参数值以及e3的输出值；e4的输入是E4的参数值以及e3的输出值；e5的输入是E5的参数值以及e3、e4的输出值；e6的输入是E6的参数值以及e3、e4、e5的输出值；e7的输入值是E7的参数值以及e4、e5、e6的输出值；e8的输入值是E8的参数值以及e7的输出值；e9的输入是E9的参数值以及e8的输出值；输出层的输入为e1和e9的输出值；输入层的输入为E1至E9的参数值。
在本申请实施例中，待测芯片的多个工艺步骤属于工艺步骤集合，基于待测芯片的不同，获取的待测芯片的多个工艺步骤的参数值可以是工艺步骤集合中的部分步骤的参数值，也可以是全部的步骤的参数值。
在一个实施例中，若待测芯片的多个工艺步骤是工艺步骤集合中的部分工艺步骤，那么在输入时，将剩余工艺步骤的参数值的按照缺省值输入。
例如，待测芯片的多个工艺步骤包括E1、E2、E3、E4、E5、E6、E7，在输入时，则将剩余的E8和E9的值按照缺省值输入。具体地，缺省值可以预先存储在云端服务器或用户终端。
本实施例提供的芯片成品率预测方法，获取待测芯片的多个工艺步骤的参数值，并将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率。本实施例提供的芯片成品率预测方法根据待测芯片的多个工艺步骤的参数值预测芯片成品率，而不仅仅考虑单一工艺步骤对芯片成品率的影响，因此，提高了预测结果的准确度。
另一方面，本申请实施例使用的神经网络预测模型包括与待测芯片的多个工艺步骤一一对应的神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同；该神经网络预测模型准确的描述了实际生产中待测芯片多个工艺步骤之间的关联关系以及多个工艺步骤对芯片成品率的影响，因此，预测结果的可信度高。
图3为本申请另一实施例提供的芯片成品率预测方法的流程示意图，主要描述了如何获得训练好的神经网络预测模型的过程。如图3所示，在将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理之前，该预测方法还包括：
S301、获取预设工艺步骤集合的有向图；其中，有向图用于描述所述工艺步骤集合中的各个工艺步骤之间的关联关系。
有向图是各节点之间的连接关系的模型化描述方法，由节点和连接这些节点的有向边组成。有向图中有影响关系的节点通过有向边连接，该有向边输入端的节点对有向边的输出端的节点有影响；当两个节点之间无有向边的时候，表示两个节点互不影响。
在本申请实施例中，工艺步骤集合中的每个工艺步骤为有向图中的一个节点，具有关联关系的任意两个工艺步骤之间通过有向边连接，有向边为带有箭头的直线，有向边的箭头指向被影响的工艺步骤。
示例性的，假设工艺步骤集合包括工艺步骤E1-E9，则根据E1-E9之间的关联关系，工艺步骤集合的有向图可以如图4所示。其中，图4中所示的带箭头直线为有向边，有向边的箭头方向为有向边的输出端。例如：E1和E3之间通过实线的有向边连接，且有向边的箭头指向E3，表征E1对E3有影响。
有向图中各节点之间的影响包括强相关关系和弱相关关系。例如，图4所示的工艺步骤集合的有向图中，实线表示强相关，虚线表示弱相关。E1光刻与E3刻蚀之间为强相关关系，与E5化学相沉积的之间为弱相关。
在本申请实施例中，有向图可以人工设置，也可以基于算法模型计算所得。例如，基于德尔菲法和专家小组讨论、解释性结构模型法(Interpretative StructuralModeling，ISM)、全解释结构模型法(Total Interpretive Structure Model，TISM)。其中，ISM是现代系统工程中广泛应用的一种分析方法，是结构模型化技术的一种，它是将复杂的系统分解为若干子系统要素，最终构成一个多级递阶的结构模型，其中，结构模型应用有向图来描述系统各节点间的关联关系。
基于TISM的方法获取有向图的方式将在下文中进行示例性描述。
S302、根据有向图生成初始神经网络预测模型。
初始神经网络预测模型的网络结构与训练好的神经网络预测模型的网络结构相同，仅模型参数不同。
在一个实施例中，初始神经网络模型包括一个输入层、多个中间层和一个输出层，输入层用于接收有向图中各工艺步骤的参数值，输出层用于输出芯片的成品率，中间层的数目与有向图中工艺步骤的数目相同。其中，有向图中层级最高的工艺步骤对应的神经网络节点和层级最低的工艺步骤对应的神经网络节点连接至初始神经网络预测模型的输出层。
其中，有向图中根部的节点为层级最高的节点，有向图中端部的节点为层级最低的节点。其他节点的层级可以根据解释性结构模型法或全解释结构模型法获取，也可以由用户进行指定，在此不做限制。应理解的是，有向图中节点的层级越高，其对其他节点的影响越大。例如，图4所示的工艺步骤集合的有向图中，E1为层级最高的工艺步骤，E9为层级最低的工艺步骤，E1对其他工艺步骤的影响最大，E9对芯片成品率的影响最大。
根据有向图中各工艺步骤之间的连接关系，将各工艺步骤对应的神经网络节点进行连接，生成初始神经网络预测模型。为了提升神经网络的预测效率，示例性的，根据有向图中各工艺步骤之间的强相关的连接关系，将各工艺步骤对应的神经网络节点进行连接，生成初始神经网络预测模型。
示例性地，假设工艺步骤集合包括工艺步骤E1-E9，则根据E1-E9之间的关联关系，工艺步骤集合的有向图可以如图4所示，根据有向图生成的初始神经网络预测模型可以如图2所示。图2中，E1-E9九个工艺步骤对应e1-e9九个神经网络节点，九个神经网络节点处于不同的中间层，将有向图中层级最高的工艺步骤E1光刻对应的神经网络节点e1作为该初始神经网络预测模型的第一中间层，将层级最低的工艺步骤E9化学/机械表面处理对应的神经网络节点e9作为该初始神经网络预测模型的最后一层中间层，并将e1和e9直接连接至该神经网络预测模型的输出层，根据有向图中E1-E9的连接关系，将e1-e9进行连接，生成对应有向图的初始神经网络预测模型。其中，e3为第二中间层，e2为第三中间层、e4为第四中间层、e5为第五中间层、e6为第六中间层、e7为第七中间层、e8为第八中间层。
该初始神经网络预测模型继承了有向图中各工艺步骤的层级关系和连接关系，清晰的构建了各神经网络节点之间，以及神经网路节点与输出层之间的关系，使得网络性能更好，预测结果更加准确。
另一方面，通过将有向图层级最高的工艺步骤对应的神经网络节点和层级最低的工艺步骤对应的神经网络节点和输出层连接，可以有效的避免神经网络预测模型过拟合，提高神经网络预测模型的运算速率。
S303、获取多个训练样本；每个训练样本包括工艺步骤集合中工艺步骤的参数值以及对应参数值的成品率。
每个训练样本包括已知芯片的工艺步骤的参数值以及成品率。
其中，每个训练样本中所涉及的工艺步骤属于工艺步骤集合。可以包括工艺步骤集合中的全部工艺步骤，也可以为工艺步骤集合中的部分工艺步骤。
S304、根据多个训练样本对初始神经网络预测模型进行训练，得到神经网络预测模型。
首先，设置初始神经网络预测模型的初始参数值。为了提高训练的效率，可以根据有向图中各工艺步骤的层级设置初始值的大小。
然后，将已知芯片的工艺步骤的参数值输入初始神经网络预测模型中对应每个工艺步骤的神经网络节点，根据初始参数值和初始神经网络预测模型得到已知芯片的第一预测成品率。
其次，判断是否达到训练结束条件。其中，训练结束条件可以为迭代次数，也可以为预测成品率的准确度，与常规的模型训练相同，在此不再赘述。
如未达到训练结束条件，则根据第一预测成品率和已知芯片实际的成品率的偏差，对初始参数值进行调整，获得更新后的模型参数。然后根据更新后的模型参数获得已知芯片的第二预测成品率。重复上述过程，直至达到训练结束条件，保存当前的模型参数，获得训练好的神经网络预测模型。
本实施例提供的芯片成品率预测方法，根据训练芯片的工艺步骤的参数值以及训练芯片的成品率，对初始神经网络预测模型进行训练，优化神经网络预测模型的模型参数；且在计算芯片的成品率过程中，将每个工艺步骤的参数值输入预测模型中对应的神经网络节点中，与芯片实际生成中的过程相匹配，保障神经网络预测模型的预测准确度和可信度。
图5为本申请又一实施例提供的芯片成品率预测方法的流程示意图，图5主要针对上述步骤S301中使用TISM方法获取工艺步骤集合的有向图的方式进行示例性描述。如图5所示，获取工艺步骤集合的有向图包括：
S501、获取工艺步骤集合的邻接矩阵。
首先，获取工艺步骤集合中任意两个工艺步骤之间的相关关系，并基于相关关系建立工艺步骤集合的结构相似性矩阵(structural similarity index measurementsystem，SSIM)。其中，结构相似性矩阵用于描述工艺步骤集合中任意两个工艺步骤之间的关系。
例如，假设工艺步骤集合包括工艺步骤E1-E9，则工艺步骤集合的结构相似性矩阵可以如图6所示，结构相似性矩阵的行元素用i表示，列元素用j表示。四个字母V，A，X，O用于表示工艺步骤集合中进行成对比较的工艺步骤之间的关系类型。具体地：
V：i对j有影响，但j对i没有影响。
A：i对j没有影响，但J对i有影响
X：i和J互相影响
O：i和J互不影响
特别是当i和j是同一个元素时，即当i和j是自相互作用时，得到的字母是X。
然后，将结构相似性矩阵转换为邻接矩阵。邻接矩阵是有向图的基本矩阵表示，用来描述有向图中两两节点之间的关系。邻接矩阵中元素Aij值为1的时候，表示两个节点之间有影响，Aij为0的时候，表示两个节点之间没有影响。具体地，对于工艺步骤i和j，i对j有影响，但j对i没有影响，则Aij值为1；i对j没有影响，但J对i有影响，则Aij值为0；i和J互相影响，则Aij值为1；i和J互不影响，则则Aij值为0。
例如，假设工艺步骤集合包括工艺步骤E1-E9，工艺步骤集合结构相似性矩阵可以如图6,对应的，工艺步骤集合的邻接矩阵表可以如图7所示。邻接矩阵表的行和列均为E1-E9，将图6结构相似性矩阵中的将V和X的值设为1，A和O的值设为0，转换生成为对应的邻接矩阵。
S502、根据邻接矩阵，计算获得工艺步骤集合的可达矩阵以及工艺步骤集合中的各工艺步骤的驱动功率、依赖度；其中，驱动功率用于表征每个工艺步骤对其他工艺步骤的影响力大小，依赖度用于表征每个工艺步骤对芯片成品率的影响力大小。
可达矩阵指的是用矩阵形式来描述有向连接图各节点之间经过一定长度的通路后可达到的程度。用于描述节点之间长度不大于节点数目的通路的可达情况。对于节点数目为m的网络图，其最长通路不会超过m-1。
对邻接矩阵进行矩阵运算，可以获得工艺步骤集合的可达矩阵。对邻接矩阵进行矩阵运算获得可达矩阵的技术方案为公知常识，在此不再赘述。
例如，假设工艺步骤集合包括工艺步骤E1-E9，则工艺步骤集合的邻接矩阵表可以如图7所示，那么转换为后的可达矩阵为如图8所示。图8中表中的数字代表对应的工艺步骤，例如1代表工艺步骤E1。可达集是在可达矩阵中某一节点可达到的节点构成的集合，先行集是可达矩阵中可到达某一节点的节点的集合，针对某个节点，交集是该节点的先行集和可达集共同部分。具体地，图6所示的相似结构矩阵中X和V是可达事件，A和X是先行集合，重复的x是交集。
示例性的，E1的可达集具体包括E1、E3、E5、E6、E7以及E8，表示工艺步骤E1可以达到E1、E3、E5、E6、E7以及E8。E1的先行集为E1、E2、E4以及E9，交集为E1。
驱动功率用于表征每个工艺步骤对其他工艺步骤的影响力大小，具体地，每个工艺步骤的驱动功率的值为邻接矩阵中该工艺步骤所在行的矩阵值的和。
依赖度用于表征每个工艺步骤对芯片成品率的影响力大小每个工艺步骤的依赖度值为邻接矩阵中该工艺步骤数目所在列的矩阵值的和。
例如，如图7所示，工艺步骤E1的驱动功率为E1所在行的矩阵值的和6，，工艺步骤E1的依赖度为E1所在列的矩阵值的和4。
S503、根据工艺步骤集合中的各工艺步骤的驱动功率和依赖度，对工艺步骤集合中的各工艺步骤进行层级划分，获得工艺步骤集合中的各工艺步骤的层级。
驱动功率和依赖度是进行工艺步骤层级划分的重要标准和参考水平。针对每个工艺步骤，该工艺步骤的驱动功率越大，则其在有向图中的层级越高；依赖度越大，其在有向图中的层级越低。
可以根据用户的设定，调整各工艺步骤的层级，例如，E1光刻被提升到最高层级。
示例性的，假设工艺步骤集合包括工艺步骤E1-E9，E1-E9的层级如图8所示，E1为5级，E2和E3为四级，E4、E5以及E6为三级，E7和E8为二级，E9为一级。
S504、根据可达矩阵以及工艺步骤集合中的各工艺步骤的层级，对工艺步骤集合中的各工艺步骤进行连接，生成工艺步骤集合的有向图。
将工艺步骤集合中的各工艺步骤按照层级进行设置，然后根据可达矩阵中的可达集进行连接，生成工艺步骤集合的有向图。
本申请实施例提供的芯片成品率预测方法，基于全解释结构模型法TISM生成工艺步骤集合的有向图，其中，有向图中包括了多个工艺步骤之间的连接关系和层级关系，通过全解释结构模型法对工艺步骤之间的关系以及工艺步骤对芯片成品率的影响进行了定性分析，并通过驱动功率和依赖度的计算明确划分各工艺步骤之间的层级，为神经网络预测模型的搭建和训练中参数的设置提供指导。
由于芯片在加工制造过程中会受到所处环境的影响，进而影响成品率。因此，本申请提供的芯片成品率预测方法中，还可以基于环境参量对芯片成品率进行校正处理，提供芯片成品率预测结果的准确度。下面通过图9所示的实施例对芯片成品率的校正处理进行示例性的说明。
如图9所示，基于预测神经网络预测模型获得待测芯片的成品率之后，芯片成品率预测方法还包括：
S801、获取影响待测芯片成品率的多个环境参量。
环境参量为影响待测芯片成品率的环境阻碍项的参数值。环境阻碍项包括下述中的至少一项：空气中的漂浮尘粒、生成的尘粒、温湿度、压力、制造产生的有害气体、洁净室的气密性、静电和电磁干扰。
S802、根据多个环境参量生成影响系数矩阵，影响系数矩阵用于描述每个环境参量对待测芯片的每个工艺步骤的影响系数。
每个环境阻碍项与各工艺步骤之间的相关关系包括有影响和无影响两类。环境阻碍项与工艺步骤之间的相关关系可以人工设置。例如，根据德尔菲法或者专家讨论法建立环境参量和工艺步骤之间的相关关系表。
示例性的，假设影响待测芯片成品率的环境阻碍项包括B1空气中的漂浮尘粒、B2生成的尘粒、B3温湿度、B4压力、B5制造产生的有害气体、B6洁净室的气密性、B7静电和B8电磁干扰；待测芯片的工艺步骤包括E1-E9，则环境阻碍项与工艺步骤之间的相关关系表如图9所示。该相关关系表的行表头为各工艺步骤，列表头为各环境阻碍项目，1表示环境阻碍项对工艺步骤有影响，0表示没有影响。
每个环境阻碍项的参数值，即环境参量不同，其对工艺步骤的影响系数也不同。在本申请实施例中，环境参量与工艺步骤之间的影响系数可以预先人工设置。
例如，以压力为例，当压力的值大于预设阈值时，压力与各工艺步骤的之间的影响系数为集合A；当压力值小于预设阈值时，压力与各工艺步骤之间的影响系数为集合B；集合A或集合B中与压力大小无关的工艺步骤的影响系数为0，与压力大小有关的工艺步骤的影响系数不为0，且集合A和集合B中影响系数不同。应理解的是，不同工艺步骤与压力之间的影响系数可以不同。
针对每个环境参量，根据该环境参量的值，确定该环境参量对各工艺步骤的影响系数集，即集合A或集合B，然后将所有环境参量的影响系数集进行组合，即得到影响系数矩阵。
S803、基于影响系数矩阵对待测芯片的成品率进行校正处理。
将影响系数矩阵中的值与芯片成品率进行加权求和处理，得到校正后的芯片成品率。
本申请实施例提供的芯片成品率预测方法，在通过预设神经网络预测模型获得芯片成品率之后，获取影响芯片成品率的多个环境参量的值，并根据多个环境参量的值获得影响系数矩阵，该影响系数矩阵包含了每个环境参量在当前取值下对每个工艺步骤的影响因子，然后通过该影响系数矩阵对芯片成品率进行校正处理，本实施例的芯片成品率预测方法考虑芯片所处环境因素对工艺步骤的缺陷率的影响，进一步提高了芯片成品率预测结果的准确度。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
基于上述实施例所提供的芯片成品率预测，本发明实施例进一步给出实现上述方法实施例的装置实施例。
图10为本申请一实施例提供的芯片成品率预测装置的结构示意图。如图10所示，芯片成品率预测装置100包括：第一获取模型1001以及预测模块1002。
第一获取模型1001，用于获取待测芯片的多个工艺步骤的参数值。
预测模块1002，用于将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得所述待测芯片的成品率；其中，神经网络预测模型包括与多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。
本申请实施例提供的芯片成品率预测装置，获取待测芯片的多个工艺步骤的参数值，并将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率。本实施例提供的芯片成品率预测方法根据待测芯片的多个工艺步骤的参数值预测芯片成品率，而不仅仅考虑单一工艺步骤对芯片成品率的影响，因此，提高了预测结果的准确度。另一方面，本申请实施例使用的神经网络预测模型包括与待测芯片的多个工艺步骤一一对应的神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同；该神经网络预测模型准确的描述了实际生产中待测芯片多个工艺步骤之间的关联关系以及多个工艺步骤对芯片成品率的影响，因此，预测结果的可信度高。综上，本申请实施例提供的芯片成品率预测方法预测结果的准确高和可信度高。
图11为本申请另一实施例提供的芯片成品率预测装置的结构示意图。如图11所示，本实施例提供的芯片成品率预测装置100在图10所示的实施例的基础上，增加了第二获取模块1003、生成模块1004、第三获取模块1005、训练模块1006和校正模块1007。
第二获取模块1003，用于获取预设工艺步骤集合的有向图；其中，有向图用于描述工艺步骤集合中的各个工艺步骤之间的关联关系，多个工艺步骤属于所述工艺步骤集合。
生成模块1004，用于根据有向图生成初始神经网络预测模型。
第三获取模块1005，用于获取多个训练样本；每个训练样本包括工艺步骤集合中工艺步骤的参数值以及对应参数值的成品率。
训练模块1006，用于根据多个训练样本对所述初始神经网络预测模型进行训练，得到所述神经网络预测模型。
可选地，第二获取模块1003还具体用于：
获取工艺步骤集合的邻接矩阵；根据邻接矩阵，计算获得工艺步骤集合的可达矩阵以及工艺步骤集合中的各工艺步骤的驱动功率、依赖度；其中，驱动功率用于表征每个工艺步骤对其他工艺步骤的影响力大小，依赖度用于表征每个工艺步骤对芯片成品率的影响力大小；根据工艺步骤集合中的各工艺步骤的驱动功率和依赖度，对工艺步骤集合中的各工艺步骤进行层级划分，获得工艺步骤集合中的各工艺步骤的层级；根据可达矩阵以及工艺步骤集合中的各工艺步骤的层级，对工艺步骤集合中的各工艺步骤进行连接，生成工艺步骤集合的有向图。
可选地，生成模块1004，还具体用于：将有向图中层级最高的工艺步骤对应的神经网络节点和层级最低的工艺步骤对应的神经网络节点连接至初始神经网络预测模型的输出层，并根据有向图中各工艺步骤之间的连接关系，将各工艺步骤对应的神经网络节点进行连接，生成初始神经网络预测模型。
校正模块1007，具体用于：
获取影响待测芯片成品率的多个环境参量；根据多个环境参量生成影响系数矩阵，影响系数矩阵用于描述每个环境参量对所述待测芯片的每个工艺步骤的影响系数；基于影响系数矩阵对所述待测芯片的成品率进行校正处理。
可选地，环境参量为影响待测芯片成品率的环境阻碍项的值，环境阻碍项包括下述中的至少一项：空气中的漂浮尘粒、生成的尘粒、温湿度、压力、制造产生的有害气体、洁净室的气密性、静电和电磁干扰。
可选地，工艺步骤包括下述中的至少一项：光刻、离子注入、刻蚀、热处理、化学气相沉积、物理气相沉积、分子束外延、电镀以及化学/机械表面处理。
本申请实施例提供的芯片成品率预测装置，在通过预设神经网络预测模型获得芯片成品率之后，获取影响芯片成品率的多个环境参量的值，并根据多个环境参量的值获得影响系数矩阵，该影响系数矩阵包含了每个环境参量在当前取值下对每个工艺步骤的影响因子，然后通过该影响系数矩阵对芯片成品率进行校正处理，本实施例的芯片成品率预测方法考虑芯片所处环境因素对工艺步骤的缺陷率的影响，进一步提高了芯片成品率预测结果的准确度。
图10和图11所示实施例提供的芯片成品率预测装置，可用于执行上述方法实施例中的技术方案，其实现原理和技术效果类似，本实施例此处不再赘述。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
图12是本申请一实施例提供的芯片成品率预测设备的示意图。如图12所示，该实施例的芯片成品率预测终端设备110包括：至少一个处理器1101、存储器1102以及存储在存储器1102中并可在处理器1101上运行的计算机程序。芯片成品率预测设备还包括通信部件1103，其中，处理器1101、存储器1102以及通信部件1103通过总线1104连接。
处理器1101执行计算机程序时实现上述各个芯片成品率预测方法实施例中的步骤，例如图1所示实施例中的步骤S101至步骤S102。或者，处理器1101执行所述计算机程序时实现上述各装置实施例中各模块/单元的功能，例如图10所示模块1001至1002的功能。
示例性的，计算机程序可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器1102中，并由处理器1101执行，以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序在芯片成品率预测设备110中的执行过程。
在本实施例中，芯片成品率预测设备可以为云端服务器或用户终端。用户终端可以是但不限于各种能运行应用的个人计算机、笔记本电脑、智能手机等。云端服务器可以是实现单一功能的服务器，也可以是实现多种功能的服务器，具体可以是独立的物理服务器，也可以是物理服务器集群。
本领域技术人员可以理解，图12仅仅是芯片成品率预测装置设备的示例，并不构成对芯片成品率预测设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如输入输出设备、网络接入设备、总线等。
处理器1101可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器1102可以是芯片成品率预测设备的内部存储单元，也可以是芯片成品率预测设备的外部存储设备，例如插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。所述存储器1102用于存储所述计算机程序以及芯片成品率预测设备所需的其他程序和数据。所述存储器1102还可以用于暂时地存储已经输出或者将要输出的数据。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现可实现上述各个方法实施例中的步骤。
本申请实施例提供了一种计算机程序产品，当计算机程序产品在移动终端上运行时，使得移动终端执行时实现可实现上述各个方法实施例中的步骤。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质至少可以包括：能够将计算机程序代码携带到拍照装置/终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置/网络设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/网络设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种芯片成品率预测方法，其特征在于，包括：
获取待测芯片的多个工艺步骤的参数值；
将所述多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得所述待测芯片的成品率；其中，所述神经网络预测模型包括与所述多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与所述多个工艺步骤之间的关联关系相同。
2.如权利要求1所述的预测方法，其特征在于，所述将所述多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理之前，所述方法还包括：
获取预设工艺步骤集合的有向图；其中，所述有向图用于描述所述工艺步骤集合中的各个工艺步骤之间的关联关系，所述多个工艺步骤属于所述工艺步骤集合；
根据所述有向图生成初始神经网络预测模型；
获取多个训练样本；每个训练样本包括所述工艺步骤集合中工艺步骤的参数值以及对应所述参数值的成品率；
根据所述多个训练样本对所述初始神经网络预测模型进行训练，得到所述神经网络预测模型。
3.如权利要求2所述的预测方法，其特征在于，所述获取工艺步骤集合的有向图，包括：
获取所述工艺步骤集合的邻接矩阵；
根据所述邻接矩阵，计算获得所述工艺步骤集合的可达矩阵以及所述工艺步骤集合中的各工艺步骤的驱动功率、依赖度；其中，所述驱动功率用于表征每个工艺步骤对其他工艺步骤的影响力大小，所述依赖度用于表征每个工艺步骤对芯片成品率的影响力大小；
根据所述工艺步骤集合中的各工艺步骤的驱动功率和依赖度，对所述工艺步骤集合中的各工艺步骤进行层级划分，获得所述工艺步骤集合中的各工艺步骤的层级；
根据所述可达矩阵以及所述工艺步骤集合中的各工艺步骤的层级，对所述工艺步骤集合中的各工艺步骤进行连接，生成所述工艺步骤集合的有向图。
4.如权利要求2或3所述的预测方法，其特征在于，所述初始神经网络模型包括一个输入层、多个中间层和一个输出层，所述输入层用于接收所述有向图中各工艺步骤的参数值，所述输出层用于输出芯片的成品率；所述中间层的数目与所述有向图中工艺步骤的数目相同；
所述根据所述有向图生成初始神经网络预测模型，包括：
将所述有向图中层级最高的工艺步骤对应的神经网络节点和层级最低的工艺步骤对应的神经网络节点连接至所述初始神经网络预测模型的输出层，并根据所述有向图中各工艺步骤之间的连接关系，将各工艺步骤对应的神经网络节点进行连接，生成所述初始神经网络预测模型。
5.如权利要求1-3任一项所述的预测方法，其特征在于，所述将所述多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得所述待测芯片的成品率之后，所述方法还包括：
获取影响待测芯片成品率的多个环境参量；
根据所述多个环境参量生成影响系数矩阵，所述影响系数矩阵用于描述每个环境参量对所述待测芯片的每个工艺步骤的影响系数；
基于所述影响系数矩阵对所述待测芯片的成品率进行校正处理。
6.如权利要求5所述的预测方法，其特征在于，所述环境参量为影响待测芯片成品率的环境阻碍项的值，所述环境阻碍项包括下述中的至少一项：空气中的漂浮尘粒、生成的尘粒、温湿度、压力、制造产生的有害气体、洁净室的气密性、静电和电磁干扰。
7.如权利要求1-3任一项所述的预测方法，其特征在于，所述工艺步骤包括下述中的至少一项：光刻、离子注入、刻蚀、热处理、化学气相沉积、物理气相沉积、分子束外延、电镀以及化学/机械表面处理。
8.一种芯片成品率预测装置，其特征在于，包括：
获取模块，用于获取待测芯片的多个工艺步骤的参数值；
预测模块，用于将所述多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得所述待测芯片的成品率；其中，所述神经网络预测模型包括与所述多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与所述多个工艺步骤之间的关联关系相同。
9.一种芯片成品率预测设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911056399.4A CN110929844A (zh) | 2019-10-31 | 2019-10-31 | 芯片成品率预测方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911056399.4A CN110929844A (zh) | 2019-10-31 | 2019-10-31 | 芯片成品率预测方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110929844A true CN110929844A (zh) | 2020-03-27 |
Family
ID=69850130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911056399.4A Pending CN110929844A (zh) | 2019-10-31 | 2019-10-31 | 芯片成品率预测方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110929844A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111190393A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 半导体制程自动化控制方法及装置 |
| CN112966827A (zh) * | 2021-02-26 | 2021-06-15 | 普赛微科技(杭州)有限公司 | 一种存储器开发过程中的良品率预测方法 |
| CN112990479A (zh) * | 2021-02-26 | 2021-06-18 | 普赛微科技(杭州)有限公司 | 利用机器学习分类器提高半导体芯片良品率的方法 |
| CN113075527A (zh) * | 2021-02-23 | 2021-07-06 | 普赛微科技(杭州)有限公司 | 基于Shmoo测试的集成电路芯片测试方法、系统及介质 |
| CN117540281A (zh) * | 2024-01-09 | 2024-02-09 | 深圳市宇辉光学科技有限公司 | 一种应用于光学薄膜的数据优化分析系统及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050132306A1 (en) * | 2002-06-07 | 2005-06-16 | Praesagus, Inc., A Massachusetts Corporation | Characterization and reduction of variation for integrated circuits |
| US20080003510A1 (en) * | 2006-06-29 | 2008-01-03 | Sharp Kabushiki Kaisha | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for imporving design rule, mask production method, and semiconductor integrated circuit production method |
| US20160148850A1 (en) * | 2014-11-25 | 2016-05-26 | Stream Mosaic, Inc. | Process control techniques for semiconductor manufacturing processes |
| CN108875141A (zh) * | 2018-05-24 | 2018-11-23 | 上海集成电路研发中心有限公司 | 一种基于神经网络模型确定芯片全掩模聚焦参数的方法 |
| CN108898223A (zh) * | 2018-07-11 | 2018-11-27 | 国家海洋技术中心 | 一种海洋定点观测设备运行状态异常检测方法及装置 |
-
2019
- 2019-10-31 CN CN201911056399.4A patent/CN110929844A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050132306A1 (en) * | 2002-06-07 | 2005-06-16 | Praesagus, Inc., A Massachusetts Corporation | Characterization and reduction of variation for integrated circuits |
| US20080003510A1 (en) * | 2006-06-29 | 2008-01-03 | Sharp Kabushiki Kaisha | Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for imporving design rule, mask production method, and semiconductor integrated circuit production method |
| US20160148850A1 (en) * | 2014-11-25 | 2016-05-26 | Stream Mosaic, Inc. | Process control techniques for semiconductor manufacturing processes |
| CN108875141A (zh) * | 2018-05-24 | 2018-11-23 | 上海集成电路研发中心有限公司 | 一种基于神经网络模型确定芯片全掩模聚焦参数的方法 |
| CN108898223A (zh) * | 2018-07-11 | 2018-11-27 | 国家海洋技术中心 | 一种海洋定点观测设备运行状态异常检测方法及装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111190393A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 半导体制程自动化控制方法及装置 |
| CN111190393B (zh) * | 2018-11-14 | 2021-07-23 | 长鑫存储技术有限公司 | 半导体制程自动化控制方法及装置 |
| CN113075527A (zh) * | 2021-02-23 | 2021-07-06 | 普赛微科技(杭州)有限公司 | 基于Shmoo测试的集成电路芯片测试方法、系统及介质 |
| CN112966827A (zh) * | 2021-02-26 | 2021-06-15 | 普赛微科技(杭州)有限公司 | 一种存储器开发过程中的良品率预测方法 |
| CN112990479A (zh) * | 2021-02-26 | 2021-06-18 | 普赛微科技(杭州)有限公司 | 利用机器学习分类器提高半导体芯片良品率的方法 |
| CN112990479B (zh) * | 2021-02-26 | 2022-02-11 | 普赛微科技(杭州)有限公司 | 利用机器学习分类器提高半导体芯片良品率的方法 |
| CN112966827B (zh) * | 2021-02-26 | 2022-02-11 | 普赛微科技(杭州)有限公司 | 一种存储器开发过程中的良品率预测方法 |
| CN117540281A (zh) * | 2024-01-09 | 2024-02-09 | 深圳市宇辉光学科技有限公司 | 一种应用于光学薄膜的数据优化分析系统及方法 |
| CN117540281B (zh) * | 2024-01-09 | 2024-03-22 | 深圳市宇辉光学科技有限公司 | 一种应用于光学薄膜的数据优化分析系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110929844A (zh) | 芯片成品率预测方法、装置、设备及存储介质 | |
| Zhong et al. | Gene expression programming: A survey | |
| KR102179988B1 (ko) | 오버레이 오차, 근본 원인 분석 및 공정 제어의 피드 포워드 및 피드백 정정을 위한 통계적 오버레이 오차 예측 | |
| JP2020009048A (ja) | ニューラルネットワークの学習装置および学習方法 | |
| US11030246B2 (en) | Fast and accurate graphlet estimation | |
| Ma et al. | Chaotic time series prediction based on evolving recurrent neural networks | |
| CN115718846B (zh) | 用于智能化交互网络的大数据挖掘方法及系统 | |
| CN112655071A (zh) | 学习装置、推断装置以及已学习模型 | |
| Pan et al. | A virtual metrology system for predicting end-of-line electrical properties using a MANCOVA model with tools clustering | |
| JPH09171521A (ja) | 半導体のシミュレーション方法及び装置 | |
| Bhalaji | Cloud load estimation with deep logarithmic network for workload and time series optimization | |
| Ladner et al. | Automatic abstraction refinement in neural network verification using sensitivity analysis | |
| CN101206727B (zh) | 数据处理装置和数据处理方法 | |
| CN112633503B (zh) | 基于神经网络的工具变量生成与手写数字识别方法及装置 | |
| CN117543544A (zh) | 一种负荷预测方法、装置、设备及存储介质 | |
| CN115587545B (zh) | 一种用于光刻胶的参数优化方法、装置、设备及存储介质 | |
| CN110504004B (zh) | 一种基于复杂网络结构可控性基因的识别方法 | |
| CN115102868A (zh) | 一种基于SOM聚类与深度自编码器的web服务QoS预测方法 | |
| US11747774B2 (en) | Search device, search program, and plasma processing apparatus | |
| EP3913547A1 (en) | Modelling input-output relation of computer-controlled entity | |
| CN109492759B (zh) | 神经网络模型预测方法、装置和终端 | |
| Nauck et al. | Towards dynamic stability analysis of sustainable power grids using graph neural networks | |
| Park et al. | Exit recursion models of clustered photolithography tools for fab level simulation | |
| CN111291792A (zh) | 基于双进化的流量数据类型集成分类方法及装置 | |
| Drechsler et al. | Genetic Alogrithms in Computer Aided Design of Integrated Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20231215 |