CN110928808A - 一种背板系统的多类型板卡自适应通信装置与方法 - Google Patents

Abstract

本发明公开了一种背板系统的多类型板卡自适应通信装置。主卡FPGA模块通过背板总线接口模块与各个子卡总线选通模块的总线侧通信控制接口连接，子卡的通信控制接口与对应的子卡总线选通模块的子卡侧通信控制接口连接，子卡总线选通模块的总线侧通信控制接口与子卡侧通信控制接口一一对应，主卡FPGA模块的地址接口通过背板总线接口模块与各个子卡总线选通模块的地址接口一一对应连接，本发明还公开了一种背板系统的多类型板卡自适应通信方法，本发明通过统一的背板总线接口模块，减少了子卡通信所需总线的种类，降低了通信总线在背板PCB的占用率，本发明方法不需要人工配置参数，减少了装置操作的失误率。

Description

一种背板系统的多类型板卡自适应通信装置与方法

技术领域

本发明涉及变电站二次设备数字化检修与测试领域，具体涉及一种背板系统的多类型板卡自适应通信装置，还涉及一种背板系统的多类型板卡自适应通信方法。

背景技术

随着国民经济的不断发展，我国人均用电量也在突飞猛进的增长，为了保证14亿人口用电的安全和稳定，国家电网公司每年都有大量的扩容改造站列入工作计划。自2007年以后，国家电网正式采用了IEC61850标准，这些扩容改造站既需要接入光数字信号，同时也需要接入传统的模拟电信号。因此，电力调试与检修人员要求，变电站二次设备检修与测试装置，应该能同时支持光网口、电网口、光串口、硬开入、硬开出、ADC采集等多种接口类型的板卡工作。对于这类测试设备，设计厂商大多采用背板系统的方式实现多类型板卡的扩展。

对于背板系统中多类型板卡如何实现通信，目前常见的技术方法是在背板各个插槽位置布设所需类型的总线，然后主卡控制器配合子卡控制器完成它们之间数据的通信任务。如果采用这种技术方法，则装置每次扩展新类型的功能子卡，都需要在背板系统总线新增若干信号线，用于主卡控制器与新增子卡控制器之间的通信，显然这种方法会占用大量的背板PCB面积，如果扩展板卡类型过多，则在固定面积的背板上根本无法容纳所需通信总线。另外，如果采用这种技术方法，则需要每个板卡都具备通信控制器，这样会造成硬件成本的显著增加，同时不同类型板卡的程序版本管理，对测试装置的日常维护也带来了不便。

发明内容

本发明专利为克服现有技术存在的上述不足，提供了一种背板系统的多类型板卡自适应通信装置，还提供一种背板系统的多类型板卡自适应通信方法。

为实现上述目的，本发明采用如下技术方案实现：

一种背板系统的多类型板卡自适应通信装置，包括主卡FPGA模块，还包括背板总线接口模块、子卡总线选通模块和子卡，

主卡FPGA模块的通信控制接口的各个引脚通过背板总线接口模块与各个子卡总线选通模块的总线侧通信控制接口的各个引脚一一对应连接，子卡的通信控制接口的引脚与对应的子卡总线选通模块的子卡侧通信控制接口中的对应的引脚连接，子卡总线选通模块的总线侧通信控制接口与子卡侧通信控制接口一一对应，

主卡FPGA模块的地址接口通过背板总线接口模块与各个子卡总线选通模块的地址接口一一对应连接，

主卡FPGA模块分别与第一存储区和第二存储区连接。

在子卡类型遍历阶段：

主卡FPGA模块的地址接口通过背板总线接口模块发送地址数据到各个子卡总线选通模块的地址接口；主卡FPGA模块的通信控制接口通过背板总线接口模块发送子卡类型读取时序数据到各个子卡总线选通模块，

当子卡总线选通模块接收到的地址数据与自身固化的地址信息一致，且子卡类型读取时序数据中的片选信号和扫描标识信号有效，则将总线侧通信控制接口中的类型数据接口和子卡侧通信控制接口中的类型数据接口对应一一导通，子卡的通信控制接口中的类型数据接口依次通过子卡总线选通模块、背板总线接口模块与主卡FPGA模块的通信控制接口中的类型数据接口连接，主卡FPGA模块读取子卡类型，并将子卡类型与地址数据关联并存储在第一存储区，

当子卡总线选通模块接收到的地址数据与自身存储的地址信息不一致或片选信号无效或扫描标识信号无效，则不进行任何处理。

在子卡通讯阶段：

主卡FPGA模块根据需要通讯的子卡类型，在第一存储区中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区，

主卡FPGA模块在第二存储区依次读取各个通讯条目，并将通讯条目中的通讯控制数据通过主卡FPGA模块的通信控制接口输出到背板总线接口模块，将通讯条目中的地址数据通过主卡FPGA模块的地址接口输出到背板总线接口模块，

背板总线接口模块将通讯控制数据输出到子卡总线选通模块的总线侧通信控制接口，背板总线接口模块将地址数据输出到子卡总线选通模块的地址接口，

当子卡总线选通模块接收到的地址数据与自身固化的地址信息一致，且通讯控制数据中的片选信号有效，则将总线侧通信控制接口和子卡侧通信控制接口一一对应导通，子卡的通信控制接口依次通过子卡总线选通模块、背板总线接口模块与主卡FPGA模块的通信控制接口连接，子卡总线选通模块与子卡之间通过通讯控制数据进行通讯。

一种背板系统的多类型板卡自适应通信方法，包括以下步骤：

步骤1、主卡FPGA模块的地址接口通过背板总线接口模块发送地址数据到各个子卡总线选通模块的地址接口；主卡FPGA模块的通信控制接口通过背板总线接口模块发送子卡类型读取时序数据到各个子卡总线选通模块，

步骤2、当子卡总线选通模块接收到的地址数据与自身固化的地址信息一致，且子卡类型读取时序数据中的片选信号和扫描标识信号有效，则将总线侧通信控制接口中的类型数据接口和子卡侧通信控制接口中的类型数据接口对应一一导通，子卡的通信控制接口中的类型数据接口依次通过子卡总线选通模块、背板总线接口模块与主卡FPGA模块的通信控制接口中的类型数据接口连接，主卡FPGA模块读取子卡类型，并将子卡类型与地址数据关联并存储在第一存储区，

当子卡总线选通模块接收到的地址数据与自身存储的地址信息不一致或片选信号无效或扫描标识信号无效，则不进行任何处理，

步骤3、更换地址数据并返回步骤1直至所有地址数据遍历完成，

步骤4、主卡FPGA模块根据需要通讯的子卡类型，在第一存储区存储中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区，

步骤5、主卡FPGA模块在第二存储区依次读取各个通讯条目，并将通讯条目中的通讯控制数据通过主卡FPGA模块的通信控制接口输出到背板总线接口模块，将通讯条目中的地址数据通过主卡FPGA模块的地址接口输出到背板总线接口模块，

步骤6、背板总线接口模块将通讯控制数据输出到子卡总线选通模块的总线侧通信控制接口，背板总线接口模块将地址数据输出到子卡总线选通模块的地址接口，

步骤7、当子卡总线选通模块接收到的地址数据与自身固化的地址信息一致，且通讯控制数据中的片选信号有效，则将总线侧通信控制接口和子卡侧通信控制接口一一对应导通，子卡的通信控制接口依次通过子卡总线选通模块、背板总线接口模块与主卡FPGA模块的通信控制接口连接，子卡总线选通模块与子卡之间通过通讯控制数据进行通讯。

本发明相对于现有技术，具有以下有益效果：

1、本发明提出的背板系统多类型子卡通信采用统一的接口，减少了子卡通信所需总线的种类，降低了通信总线在背板PCB的占用率。

2、本发明方法，不需要人工配置参数，减少了装置操作的失误率。

3、本发明方法，减少了通信控制器的使用，降低了装置硬件成本，同时避免了控制器软件版本的管理问题。

附图说明

图1为本发明的整体框图。

图2为子卡识别模块扫描控制时序图。

图3为主卡FPGA模块与硬件开入子卡通信控制时序图。

图4为主卡FPGA模块与硬件开出子卡通信控制时序图。

图5为主卡FPGA模块与模拟量采集子卡通信控制时序图。

图中：1-主卡FPGA模块；2-背板总线接口模块；3-子卡总线选通模块；4-硬件开入子卡；5-硬件开出子卡；6-模拟量采集子卡。

具体实施方式

为了便于本领域普通技术人员理解和实施本发明，下面结合实施例对本发明作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本发明，并不用于限定本发明。

一种背板系统的多类型板卡自适应通信装置，整体框图如图1所示，包括主卡FPGA模块1、背板总线接口模块2、子卡总线选通模块3、硬件开入子卡4、硬件开出子卡5、模拟量采集子卡6。

主卡FPGA模块1的通信控制接口的各个引脚通过背板总线接口模块2与各个子卡总线选通模块3的总线侧通信控制接口的各个引脚一一对应连接，子卡的通信控制接口的引脚与对应的子卡总线选通模块3的子卡侧通信控制接口中的对应的引脚连接，子卡总线选通模块3的总线侧通信控制接口与子卡侧通信控制接口一一对应，并可由子卡总线选通模块3控制总线侧通信控制接口与子卡侧通信控制接口的导通与断开。

主卡FPGA模块1的地址接口通过背板总线接口模块2与各个子卡总线选通模块3的地址接口一一对应连接。

一种背板系统的多类型板卡自适应通信装置还包括分别与主卡FPGA模块1连接的第一存储区和第二存储区。

第一存储区，用于存储各个类型子卡的通讯时序数据，还用于存储地址数据与对应的子卡类型。

第二存储区，用于存储需要通讯的子卡的通讯控制数据和对应的地址数据，通讯控制数据通过以下方式获得，主卡FPGA模块1根据实际通讯的子卡的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，并且根据通讯时序数据和通信命令，生成通讯控制数据存储在第二存储区。

在子卡类型遍历阶段：

主卡FPGA模块1的地址接口通过背板总线接口模块2发送地址数据到各个子卡总线选通模块3的地址接口；主卡FPGA模块1的通信控制接口通过背板总线接口模块2发送子卡类型读取时序数据到各个子卡总线选通模块3，

子卡类型读取时序数据中包括1bit时钟信号CLK、1bit片选信号CS、1bit扫描标志信号SCAN、4bit类型数据信号TDATA[3:0]。地址数据包括4bit地址扫描信号ADDR[3:0]。

当子卡总线选通模块3接收到的地址数据与自身固化的地址信息一致，且子卡类型读取时序数据中的片选信号和扫描标识信号有效，则将总线侧通信控制接口中的类型数据接口和子卡侧通信控制接口中的类型数据接口对应一一导通，子卡的通信控制接口中的类型数据接口（承载上述4bit类型数据信号TDATA[3:0]）依次通过子卡总线选通模块3、背板总线接口模块2与主卡FPGA模块1的通信控制接口中的类型数据接口连接，由于子卡类型固化在子卡的通信控制接口中的类型数据接口上（通过强制设置子卡的通信控制接口中的类型数据接口的1/0值，例如拨码开关等），因此，主卡FPGA模块1读取子卡类型，并将子卡类型与地址数据关联并存储在第一存储区。

当子卡总线选通模块3接收到的地址数据与自身存储的地址信息不一致或片选信号无效或扫描标识信号无效，则不进行任何处理。

在子卡通讯阶段：

主卡FPGA模块1根据需要通讯的子卡类型，在第一存储区中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区。

主卡FPGA模块1在第二存储区依次读取各个通讯条目，并将通讯条目中的通讯控制数据通过主卡FPGA模块1的通信控制接口输出到背板总线接口模块2，将通讯条目中的地址数据通过主卡FPGA模块1的地址接口输出到背板总线接口模块2。

背板总线接口模块2将通讯控制数据输出到子卡总线选通模块3的总线侧通信控制接口，背板总线接口模块2将地址数据输出到子卡总线选通模块3的地址接口，

当子卡总线选通模块3接收到的地址数据与自身固化的地址信息一致，且通讯控制数据中的片选信号有效，则将总线侧通信控制接口和子卡侧通信控制接口一一对应导通，子卡的通信控制接口依次通过子卡总线选通模块3、背板总线接口模块2与主卡FPGA模块1的通信控制接口连接，子卡总线选通模块3与子卡之间通过通讯控制数据进行通讯。

一种背板系统的多类型板卡自适应通信方法，利用上述一种背板系统的多类型板卡自适应通信装置，包括以下步骤：

步骤1、主卡FPGA模块1的地址接口通过背板总线接口模块2发送地址数据到各个子卡总线选通模块3的地址接口；主卡FPGA模块1的通信控制接口通过背板总线接口模块2发送子卡类型读取时序数据到各个子卡总线选通模块3，

在本实施例中，子卡类型读取时序数据中包括1bit时钟信号CLK、1bit片选信号CS、1bit扫描标志信号SCAN、4bit类型数据信号TDATA[3:0]。地址数据包括4bit地址扫描信号ADDR[3:0]。

步骤2、当子卡总线选通模块3接收到的地址数据与自身固化的地址信息一致，且子卡类型读取时序数据中的片选信号和扫描标识信号有效，则将总线侧通信控制接口中的类型数据接口和子卡侧通信控制接口中的类型数据接口对应一一导通，子卡的通信控制接口中的类型数据接口（承载上述4bit类型数据信号TDATA[3:0]）依次通过子卡总线选通模块3、背板总线接口模块2与主卡FPGA模块1的通信控制接口中的类型数据接口连接，由于子卡类型固化在子卡的通信控制接口中的类型数据接口上（通过强制设置子卡的通信控制接口中的类型数据接口的1/0值，例如拨码开关等），因此，主卡FPGA模块1读取子卡类型，并将子卡类型与地址数据关联并存储在第一存储区。

当子卡总线选通模块3接收到的地址数据与自身存储的地址信息不一致或片选信号无效或扫描标识信号无效，则不进行任何处理。

步骤3、更换地址数据并返回步骤1直至所有地址数据遍历完成。

步骤4、主卡FPGA模块1根据需要通讯的子卡类型，在第一存储区存储中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区。

步骤5、主卡FPGA模块1在第二存储区依次读取各个通讯条目，并将通讯条目中的通讯控制数据通过主卡FPGA模块1的通信控制接口输出到背板总线接口模块2，将通讯条目中的地址数据通过主卡FPGA模块1的地址接口输出到背板总线接口模块2。

步骤6、背板总线接口模块2将通讯控制数据输出到子卡总线选通模块3的总线侧通信控制接口，背板总线接口模块2将地址数据输出到子卡总线选通模块3的地址接口。

步骤7、当子卡总线选通模块3接收到的地址数据与自身固化的地址信息一致，且通讯控制数据中的片选信号有效，则将总线侧通信控制接口和子卡侧通信控制接口一一对应导通，子卡的通信控制接口依次通过子卡总线选通模块3、背板总线接口模块2与主卡FPGA模块1的通信控制接口连接，子卡总线选通模块3与子卡之间通过通讯控制数据进行通讯。

在本实施例中，子卡包括硬件开入子卡4、硬件开出子卡5、模拟量采集子卡6，子卡类型和数目可以根据实际情况进行扩展。

背板总线接口模块2，用于硬件开入子卡4、硬件开出子卡5、模拟量采集子卡6等多类型子卡通信统一的接口功能，完成各类型子卡的通讯控制数据在同一通信接口上的分时复用，背板总线接口模块2、子卡侧通信控制接口、总线侧通信控制接口包含所有子卡的通讯控制的引脚，各子卡的通讯控制的引脚只需与对应的子卡总线选通模块3的子卡侧通信控制接口的对应引脚连接即可。

步骤1～3的子卡类型遍历阶段中，一个完整的扫描周期包括，片选信号CS持续两个时钟信号周期的低电平，扫描标志信号SCAN与片选信号CS持续相同的两个时钟信号周期的低电平，地址扫描信号ADDR[3:0]在片选信号CS和扫描标志信号SCAN为低电平输出，类型数据信号TDATA[3:0]在地址扫描信号ADDR[3:0]持续一个时钟信号周期后输入有效，主卡FPGA模块1扫描子卡的控制时序如图2所示。

每一个扫描周期完成以后，主卡FPGA模块1都会调整4bit地址扫描信号ADDR[3:0]的输出，地址扫描信号ADDR[3:0]在一轮学习过程中会依次输出0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111。

主卡FPGA模块1，经过十六个扫描周期以后，可以获得4bit地址扫描信号ADDR[3:0]输出与4bit子卡类型信息TYPE[3:0]输入的对应关系，即获得地址数据和子卡类型的关联关系，同时主卡FPGA模块1会将地址数据和子卡类型的关联关系存储到第一存储区，整个过程定义为扫描学习阶段。

主卡FPGA模块1根据需要通讯的子卡类型，在第一存储区存储中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区，整个过程定义为数据处理阶段。

通讯控制数据为根据通信命令和通讯时序数据生成的时序数据，存储在第二存储区，通讯控制数据的各个位数据与主卡FPGA模块1的通信控制接口相应的引脚对应。

针对不同的子卡，通讯控制数据的位数据不同，例如，如图3所示，子卡为硬件开入子卡4时，通讯控制数据的位数据包括时钟信号CLK、片选信号CS、读写控制信号WR、输出使能信号OE、数据信号DATA[31:0]，片选信号CS持续两个时钟信号周期的低电平，输出使能信号OE与片选信号CS持续相同的两个时钟信号周期的低电平，读写控制信号WR与片选信号CS持续相同的两个时钟信号周期的高电平，地址扫描信号ADDR[3:0]在片选信号CS为低电平输出，数据信号DATA[31:0]在读写控制信号WR持续一个时钟信号周期高电平后输入有效。

如图4所示，子卡为硬件开出子卡5时，通讯控制数据的位数据包括时钟信号CLK、片选信号CS、读写控制信号WR、输出使能信号OE、数据信号DATA[31:0]，片选信号CS持续两个时钟信号周期的低电平，输出使能信号OE与片选信号CS持续相同的两个时钟信号周期的低电平，读写控制信号WR与片选信号CS持续相同的两个时钟信号周期的低电平，地址扫描信号ADDR[3:0]在片选信号CS为低电平输出，数据信号DATA[31:0]在片选信号CS为低电平输出。

如图5所示，子卡为模拟量采集子卡6时，通讯控制数据的位数据包括时钟信号CLK、片选信号CS、读写控制信号WR、输出使能信号OE、低16位数据信号DATA[15:0]、高16位数据信号DATA[31:16]、忙信号BUSY、转换使能信号CONVST，片选信号CS持续一百二十八个时钟信号周期的低电平，输出使能信号OE与片选信号CS持续相同的时钟信号周期的低电平，读写控制信号WR与片选信号CS持续相同的时钟信号周期的高电平，地址扫描信号ADDR[3:0]在片选信号CS为低电平输出，转换使能信号CONVST在片选信号CS持续两个时钟信号周期低电平后输出，数据信号DATA[31:0]在忙信号BUSY为下降沿输出。

主卡FPGA模块1，在通信控制阶段只需依次读取第二存储区的通讯控制数据，并根据通讯控制数据的位数据的1或0状态，控制对应的通信控制接口的引脚输出高或低电平，从而完成对所有在位子卡的通信控制。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (4)

1.一种背板系统的多类型板卡自适应通信装置，包括主卡FPGA模块（1），其特征在于，还包括背板总线接口模块（2）、子卡总线选通模块（3）和子卡，

主卡FPGA模块（1）的通信控制接口的各个引脚通过背板总线接口模块（2）与各个子卡总线选通模块（3）的总线侧通信控制接口的各个引脚一一对应连接，子卡的通信控制接口的引脚与对应的子卡总线选通模块（3）的子卡侧通信控制接口中的对应的引脚连接，子卡总线选通模块（3）的总线侧通信控制接口与子卡侧通信控制接口一一对应，

主卡FPGA模块（1）的地址接口通过背板总线接口模块（2）与各个子卡总线选通模块（3）的地址接口一一对应连接，

主卡FPGA模块（1）分别与第一存储区和第二存储区连接。

2.根据权利要求1所述的一种背板系统的多类型板卡自适应通信装置，其特征在于，

在子卡类型遍历阶段：

主卡FPGA模块（1）的地址接口通过背板总线接口模块（2）发送地址数据到各个子卡总线选通模块（3）的地址接口；主卡FPGA模块（1）的通信控制接口通过背板总线接口模块（2）发送子卡类型读取时序数据到各个子卡总线选通模块（3），

当子卡总线选通模块（3）接收到的地址数据与自身固化的地址信息一致，且子卡类型读取时序数据中的片选信号和扫描标识信号有效，则将总线侧通信控制接口中的类型数据接口和子卡侧通信控制接口中的类型数据接口对应一一导通，子卡的通信控制接口中的类型数据接口依次通过子卡总线选通模块（3）、背板总线接口模块（2）与主卡FPGA模块（1）的通信控制接口中的类型数据接口连接，主卡FPGA模块（1）读取子卡类型，并将子卡类型与地址数据关联并存储在第一存储区，

当子卡总线选通模块（3）接收到的地址数据与自身存储的地址信息不一致或片选信号无效或扫描标识信号无效，则不进行任何处理。

3.根据权利要求1所述的一种背板系统的多类型板卡自适应通信装置，其特征在于，

在子卡通讯阶段：

主卡FPGA模块（1）根据需要通讯的子卡类型，在第一存储区中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区，

主卡FPGA模块（1）在第二存储区依次读取各个通讯条目，并将通讯条目中的通讯控制数据通过主卡FPGA模块（1）的通信控制接口输出到背板总线接口模块（2），将通讯条目中的地址数据通过主卡FPGA模块（1）的地址接口输出到背板总线接口模块（2），

背板总线接口模块（2）将通讯控制数据输出到子卡总线选通模块（3）的总线侧通信控制接口，背板总线接口模块（2）将地址数据输出到子卡总线选通模块（3）的地址接口，

当子卡总线选通模块（3）接收到的地址数据与自身固化的地址信息一致，且通讯控制数据中的片选信号有效，则将总线侧通信控制接口和子卡侧通信控制接口一一对应导通，子卡的通信控制接口依次通过子卡总线选通模块（3）、背板总线接口模块（2）与主卡FPGA模块（1）的通信控制接口连接，子卡总线选通模块（3）与子卡之间通过通讯控制数据进行通讯。

4.一种背板系统的多类型板卡自适应通信方法，利用权利要求1所述的一种背板系统的多类型板卡自适应通信装置，其特征在于，包括以下步骤：

步骤1、主卡FPGA模块（1）的地址接口通过背板总线接口模块（2）发送地址数据到各个子卡总线选通模块（3）的地址接口；主卡FPGA模块（1）的通信控制接口通过背板总线接口模块（2）发送子卡类型读取时序数据到各个子卡总线选通模块（3），

步骤2、当子卡总线选通模块（3）接收到的地址数据与自身固化的地址信息一致，且子卡类型读取时序数据中的片选信号和扫描标识信号有效，则将总线侧通信控制接口中的类型数据接口和子卡侧通信控制接口中的类型数据接口对应一一导通，子卡的通信控制接口中的类型数据接口依次通过子卡总线选通模块（3）、背板总线接口模块（2）与主卡FPGA模块（1）的通信控制接口中的类型数据接口连接，主卡FPGA模块（1）读取子卡类型，并将子卡类型与地址数据关联并存储在第一存储区，

当子卡总线选通模块（3）接收到的地址数据与自身存储的地址信息不一致或片选信号无效或扫描标识信号无效，则不进行任何处理，

步骤3、更换地址数据并返回步骤1直至所有地址数据遍历完成，

步骤4、主卡FPGA模块（1）根据需要通讯的子卡类型，在第一存储区存储中查找对应的地址数据，根据需要通讯的子卡类型和通信命令，在第一存储区中查找对应的通讯时序数据，根据通信命令和通讯时序数据生成通讯控制数据，并将通讯控制数据和地址数据作为一个通讯条目存储在第二存储区，

步骤5、主卡FPGA模块（1）在第二存储区依次读取各个通讯条目，并将通讯条目中的通讯控制数据通过主卡FPGA模块（1）的通信控制接口输出到背板总线接口模块（2），将通讯条目中的地址数据通过主卡FPGA模块（1）的地址接口输出到背板总线接口模块（2），

步骤6、背板总线接口模块（2）将通讯控制数据输出到子卡总线选通模块（3）的总线侧通信控制接口，背板总线接口模块（2）将地址数据输出到子卡总线选通模块（3）的地址接口，

步骤7、当子卡总线选通模块（3）接收到的地址数据与自身固化的地址信息一致，且通讯控制数据中的片选信号有效，则将总线侧通信控制接口和子卡侧通信控制接口一一对应导通，子卡的通信控制接口依次通过子卡总线选通模块（3）、背板总线接口模块（2）与主卡FPGA模块（1）的通信控制接口连接，子卡总线选通模块（3）与子卡之间通过通讯控制数据进行通讯。

Images