CN110928781A - 流程控制的测试方法、系统、可读存储介质及电子设备 - Google Patents

流程控制的测试方法、系统、可读存储介质及电子设备 Download PDF

Info

Publication number
CN110928781A
CN110928781A CN201911142352.XA CN201911142352A CN110928781A CN 110928781 A CN110928781 A CN 110928781A CN 201911142352 A CN201911142352 A CN 201911142352A CN 110928781 A CN110928781 A CN 110928781A
Authority
CN
China
Prior art keywords
test
platform
testing
parallel
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911142352.XA
Other languages
English (en)
Inventor
宋宝栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201911142352.XA priority Critical patent/CN110928781A/zh
Publication of CN110928781A publication Critical patent/CN110928781A/zh
Priority to US17/095,759 priority patent/US20210149782A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0006—Extension to the industry standard architecture [EISA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种流程控制的测试方法、系统、可读存储介质及电子设备，所述流程控制的测试方法适应于一电子设备，电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试方法包括：进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至第二测试平台；若是，切换至第二测试平台，以调用第二测试平台与第一测试平台执行并行测试；待测试结束，收集包括测试结果的标志文件；若否，仅调用第一测试平台执行串行测试。本发明通过将测试流程和测试工具配合，灵活控制测试工具并行，大大节省了测试工具的压测时间，提升了产能；且能够提早发现待测设备存在问题，以便及时修正方便后续测试及出货。

Description

流程控制的测试方法、系统、可读存储介质及电子设备
技术领域
本发明属于服务器测试技术领域，涉及一种测试方法和系统，特别是涉及一种流程控制的测试方法、系统、可读存储介质及电子设备。
背景技术
目前产线对服务器测试流程中，测试过程都是根据测试工具逐步进行的，整体测试过程和时间相对稳定，耗时相对比较长。有些测试tool虽然自身也可以进行并行测试，但操作起来比较具有局限性，会受到tool自身约束，不方便，不灵活。针对生产线测试问题提前发现以及效能提升方面都面临着相对比较大的压力。
因此，如何提供一种流程控制的测试方法、系统、可读存储介质及电子设备，以解决现有技术在服务器测试流程中都是根据测试工具逐步进行，而这种测试会受到测试工具的约束，导致测试耗时较长，不灵活等缺陷，实已成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种流程控制的测试方法、系统、可读存储介质及电子设备，用于解决现有技术在服务器测试流程中都是根据测试工具逐步进行，而这种测试会受到测试工具的约束，导致测试耗时较长，不灵活的问题。
为实现上述目的及其他相关目的，本发明一方面提供一种流程控制的测试方法，适应于一电子设备，该电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试方法包括：进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试；待测试结束，收集包括测试结果的标志文件；若否，仅调用所述第一测试平台执行串行测试。
于本发明的一实施例中，所述预设测试工具包括用于测试待测对象功能的测试脚本；所述测试脚本包括所述测试参数。
于本发明的一实施例中，若需执行串行测试时，所述测试参数仅包括待测对象的功能测试参数；若需执行并行测试时，所述测试参数还包括用于表示需切换到所述第二测试平台并行的参数标记。
于本发明的一实施例中，若需切换至所述第二测试平台时，所述流程控制的测试方法还包括将所述预设测试工具复制到独立的运行目录下运行。
于本发明的一实施例中，在所述第二测试平台下将预设测试工具自由组合，以实现在所述第二测试平台下的并行测试。
于本发明的一实施例中，所述测试结果包括并行测试通过或并行测试失败。
本发明另一方面提供一种流程控制的测试系统，适应于一电子设备，该电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试系统包括：判断模块，用于进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，通过一调用模块切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试；待测试结束，通过一收集模块收集包括测试结果的标志文件；若否，通过所述调用模块调用所述第一测试平台执行串行测试。
于本发明的一实施例中，所述流程控制的测试系统包括还包括：存储模块，用于存储所述预设测试工具。
本发明又一方面提供一种可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述流程控制的测试方法。
本发明最后一方面提供一种电子设备，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述电子设备执行所述流程控制的测试方法。
如上所述，本发明所述的流程控制的测试方法、系统、可读存储介质及电子设备，具有以下有益效果：
第一，整体测试几支更加灵活，方便。不受测试工具自身限制，可以灵活组合测试工具；
第二，运行目录及标记文件的抓取都比较独立，不会互相干扰；
第三，通过测试工具中后台参数标记的条件，将测试流程和测试工具配合，灵活控制测试工具并行，大大节省了测试工具的压测时间，提升了产能；且能够提早发现待测设备存在问题，以便及时修正方便后续测试及出货。
附图说明
图1显示为本发明的流程控制的测试方法适用的电子设备示意图。
图2A显示为本发明的流程控制的测试方法于一实施例中的流程示意图。
图2B显示为本发明的流程控制的测试方法的一具体实施示例图。
图3显示为本发明的流程控制的测试系统于一实施例中的原理结构示意图。
图4显示为本发明的电子设备的硬件结构示意图。
元件标号说明
1 服务器
3 流程控制的测试系统
31 存储模块
32 启动模块
33 判断模块
34 调用模块
35 收集模块
36 循环模块
4 电子设备
41 处理器
42 存储器
43 收发器
44 通信接口
45 系统总线
S21～S26 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种流程控制的测试方法，适应于一电子设备，该电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试方法包括：
当进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试；待测试结束，收集包括测试结果的标志文件；若否，仅调用所述第一测试平台执行串行测试。
以下将结合图示对本实施例所提供的流程控制的测试方法进行详细描述。本实施例所述流程控制的测试方法用于测试电子设备，例如，如图1所示的服务器1，以提前发现电子设备存在的问题，便于及时修正，后续测试及出货。
在本实施例中，所述电子设备配置有用于串行测试的第一测试平台(以下称之为前台)和用于并行测试的第二测试平台(以下称之为后台)。
在执行本实施例所述流程控制的测试方法之前，需要预先设置好测试工具(tool)。因此，预设测试工具包括用于测试待测对象功能的测试脚本，所述测试脚本可供测试流程自动调用；所述测试脚本包括所述测试参数。在本实施例中，若需执行串行测试时，所述测试参数仅包括待测对象的功能测试参数；若需执行并行测试时，所述测试参数还包括用于表示需切换到所述第二测试平台并行的参数标记。具体地，需切换到后台并行测试的参数标记为background。
测试工具中包括的测试脚本示例如下：
VGA_TEST.SH
NIC_TEST.SH
NIC_END.SH
HDD_TEST.SH
CPU_TEST.SH
CPU_END.SH。
测试参数具体示例如下：
INDEX＝1NAME＝VGA_TEST PARAMS＝LED_Green
INDEX＝2NAME＝NIC_TEST PARAMS＝background nicstress(第二测试平台并行)
INDEX＝3NAME＝NIC_END PARAMS＝NA
INDEX＝4NAME＝HDD_TEST PARAMS＝hdd.json
INDEX＝5NAME＝CPU_TEST PARAMS＝background cpu.json(第二测试平台并行)
INDEX＝6NAME＝CPU_END PARAMS＝NA。
在本实施例中，在所述第二测试平台下将预设测试工具自由组合，以实现在所述第二测试平台下的并行测试。
例如，INDEX＝2NAME＝NIC_TEST PARAMS＝background nicstress；(第二测试平台并行)；
INDEX＝2NAME＝CPU_TEST PARAMS＝background cpu.json(第二测试平台并行)
请参阅图2A和图2B，分别显示为流程控制的测试方法于一实施例中的流程示意图和流程控制的测试方法的一具体实施示例图。如图2A所示，所述流程控制的测试方法具体包括以下几个步骤：
S21，启动测试流程。
在本实施例中，启动测试流程通过python技术实现。
S22，在进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，执行S23；若否，执行S25，即仅调用所述第一测试平台执行串行测试。
在本实施例中，根据测试参数中是否包括用于表示需切换到所述第二测试平台并行的参数标记background，来判断是否需要切换至后台并行。
如图2B所示，根据预设测试工具中的测试参数：
NAME＝NIC_TEST PARAMS＝background nicstress中的background，可知需切换至后台并行测试。
S23，切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试。
如图2B所示，调用后台进行NIC测试，前台进行显卡测试，以实现并行测试。
在本实施例中，针对需要并行测试的预设测试工具(tool)，采取起多线程方式调用处理，将预设测试工具复制到独立的运行目录下运行，以避免和其他预设测试工具冲突。
具体地，独立的运行目录可为$ROOT/TESTINFO/$TOOLNAME
S24，待测试结束，收集包括测试结果的标志文件，以检测并行测试结果。所述测试结果包括并行测试通过或并行测试失败。
如图2B所示，待将针对NIC测试的预设测试工具复制到独立的目录下运行时，直接返回该tool运行结果END，收集标记文件。
S26，循环执行S22-S24，直至测试完所有预设测试工具。
继续参阅图2B，根据预设测试工具中测试参数：
INDEX＝5NAME＝CPU_TEST PARAMS＝background cpu.json中的background，可知需切换至后台并行测试。
即调用后台进行CPU测试，前台进行HDD测试，以实现并行测试。
待将针对CPU测试的预设测试工具复制到独立的目录下运行时，直接返回该tool运行结果END，收集标记文件。
如图2B所示的试验样例，整个测试耗时190秒，比串行测试耗时300秒省去了2个tool的压测时间(60-5)*2＝110秒的时间。
在本实施例中，并行测试节省时间公式如下：
节约时间(秒)＝测试总时间-(测试总时间-收集后台tool运行时间)/并发轮次。
其中，测试总时间指所有预设测试工具(TOOLS)串行运行的总耗时。若以6个压力工具，每个测试工具耗时4小时为例，正常测试完脚本压测需要24个小时，即需要86400秒。
若采用本实施例所述流程控制的测试方法后，整个测试过程最优可节省时间＝86400-(86400-10)/3＝56604秒，相当于串行24小时，优化后只需要8小时便可以完成压力测试，节省16小时。
本实施例还提供一种可读存储介质(亦称计算机可读存储介质)，其上存储有计算机程序，该程序被处理器执行时实现上述流程控制的测试方法。
本领域普通技术人员可以理解计算机可读存储介质为：实现上述各方法实施例的全部或部分步骤可以通过计算机程序相关的硬件来完成。前述的计算机程序可以存储于一计算机可读存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例所述流程控制的测试方法具有以下几点有益效果：
第一，整体测试几支更加灵活，方便。不受测试工具自身限制，可以灵活组合测试工具；
第二，运行目录及标记文件的抓取都比较独立，不会互相干扰；
第三，通过测试工具中后台参数标记的条件，将测试流程和测试工具配合，灵活控制测试工具并行，大大节省了测试工具的压测时间，提升了产能；且能够提早发现待测设备存在问题，以便及时修正方便后续测试及出货。
实施例二
本实施例提供一种流程控制的测试系统，适应于一电子设备，该电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试系统包括：
判断模块，用于进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，通过一调用模块切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试；待测试结束，通过一收集模块收集包括测试结果的标志文件；若否，通过所述调用模块调用所述第一测试平台执行串行测试。
以下将结合图示对本实施例所述流程控制的测试系统进行详细描述。本实施例所述流程控制的测试系统适应于一电子设备。请参阅图3，显示为流程控制的测试系统于一实施例中的原理结构示意图。如图3所示，所述流程控制的测试系统3包括存储模块31、启动模块32、判断模块33、调用模块34、收集模块35及循环模块36。
所述存储模块31用于存储所述预设测试工具。所述预设测试工具包括用于测试待测对象功能的测试脚本，所述测试脚本可供测试流程自动调用；所述测试脚本包括所述测试参数。在本实施例中，若需执行串行测试时，所述测试参数仅包括待测对象的功能测试参数；若需执行并行测试时，所述测试参数还包括用于表示需切换到所述第二测试平台并行的参数标记。具体地，需切换到后台并行测试的参数标记为background。
所述启动模块32用于启动所述流程控制的测试系统。
在本实施例中，所述启动模块32通过python技术实现所述流程控制的测试系统3的启动。
与所述存储模块31和所述启动模块32耦合的所述判断模块33在所述流程控制的测试系统3进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，通过所述调用模块34切换至所述第二测试平台；若否，通过所述调用模块35调用所述第一测试平台执行串行测试。
在本实施例中，所述判断模块33根据测试参数中是否包括用于表示需切换到所述第二测试平台并行的参数标记background，来判断是否需要切换至后台并行。
所述调用模块34切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试。
在本实施例中，针对需要并行测试的预设测试工具(tool)，所述调用模块34采取起多线程方式调用处理，将预设测试工具复制到独立的运行目录下运行，以避免和其他预设测试工具冲突。
与所述调用模块34耦合的收集模块35用于待测试结束，收集包括测试结果的标志文件，以检测并行测试结果。所述测试结果包括并行测试通过或并行测试失败。
分别与所述存储模块31、所述判断模块33、所述调用模块34耦合的循环模块用于循环利用所述存储模块31、所述判断模块33、所述调用模块34，直至测试完所有预设测试工具。
需要说明的是，应理解以上系统的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现，也可以全部以硬件的形式实现，还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。各个模块可以为单独设立的处理元件，也可以集成在上述系统的某一个芯片中实现。此外，各个模块也可以以程序代码的形式存储于上述系统的存储器中，由上述系统的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，一个或多个微处理器(Digital Singnal Processor，简称DSP)，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，如中央处理器(CentralProcessing Unit，简称CPU)或其它可以调用程序代码的处理器。这些模块可以集成在一起，以片上系统(System-on-a-chip，简称SOC)的形式实现。
实施例三
本实施例提供一种电子设备，请参阅图4，显示为电子设备的硬件结构示意图。如图4所示，所述电子设备4包括：处理器41、存储器42、收发器43、通信接口44或/和系统总线45；存储器42和通信接口44通过系统总线45与处理器41和收发器43连接并完成相互间的通信，存储器42用于存储计算机程序，通信接口44用于和其他设备进行通信，处理器41和收发器43用于运行计算机程序，使电子设备4执行如实施例一所述流程控制的测试方法的各个步骤。
上述提到的系统总线可以是外设部件互连标准(Peripheral ComponentInterconnect，简称PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，简称EISA)总线等。该系统总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。通信接口用于实现数据库访问系统与其他设备(如客户端、读写库和只读库)之间的通信。存储器可能包含随机存取存储器(Random Access Memory，简称RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
本发明所述的流程控制的测试方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明还提供一种流程控制的测试系统，所述流程控制的测试系统可以实现本发明所述的流程控制的测试方法，但本发明所述的流程控制的测试方法的实现系统包括但不限于本实施例列举的流程控制的测试系统的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
本发明所述流程控制的测试方法、系统、可读存储介质及电子设备具有以下几点有益效果：
第一，整体测试几支更加灵活，方便。不受测试工具自身限制，可以灵活组合测试工具；
第二，运行目录及标记文件的抓取都比较独立，不会互相干扰；
第三，通过测试工具中后台参数标记的条件，将测试流程和测试工具配合，灵活控制测试工具并行，大大节省了测试工具的压测时间，提升了产能；且能够提早发现待测设备存在问题，以便及时修正方便后续测试及出货。综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种流程控制的测试方法，其特征在于，适应于一电子设备，该电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试方法包括：
进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试；待测试结束，收集包括测试结果的标志文件；若否，仅调用所述第一测试平台执行串行测试。
2.根据权利要求1所述的流程控制的测试方法，其特征在于，所述预设测试工具包括用于测试待测对象功能的测试脚本；所述测试脚本包括所述测试参数。
3.根据权利要求2所述的数据发送方法，其特征在于，
若需执行串行测试时，所述测试参数仅包括待测对象的功能测试参数；
若需执行并行测试时，所述测试参数还包括用于表示需切换到所述第二测试平台并行的参数标记。
4.根据权利要求3所述的流程控制的测试方法，其特征在于，若需切换至所述第二测试平台时，所述流程控制的测试方法还包括将所述预设测试工具复制到独立的运行目录下运行。
5.根据权利要求3所述的流程控制的测试方法，其特征在于，在所述第二测试平台下将预设测试工具自由组合，以实现在所述第二测试平台下的并行测试。
6.根据权利要求1所述的流程控制的测试方法，其特征在于，所述测试结果包括并行测试通过或并行测试失败。
7.一种流程控制的测试系统，其特征在于，适应于一电子设备，该电子设备配置有用于串行测试的第一测试平台和用于并行测试的第二测试平台；所述流程控制的测试系统包括：
判断模块，用于进入测试流程后，根据预设测试工具中的测试参数，判断是否需要切换至所述第二测试平台；若是，通过一调用模块切换至所述第二测试平台，以调用所述第二测试平台与所述第一测试平台执行并行测试；待测试结束，通过一收集模块收集包括测试结果的标志文件；若否，通过所述调用模块调用所述第一测试平台执行串行测试。
8.根据权利要求7所述的流程控制的测试系统，其特征在于，所述流程控制的测试系统包括还包括：存储模块，用于存储所述预设测试工具。
9.一种可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求1至6中任一项所述流程控制的测试方法。
10.一种电子设备，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述电子设备执行如权利要求1至6中任一项所述流程控制的测试方法。
CN201911142352.XA 2019-11-20 2019-11-20 流程控制的测试方法、系统、可读存储介质及电子设备 Withdrawn CN110928781A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911142352.XA CN110928781A (zh) 2019-11-20 2019-11-20 流程控制的测试方法、系统、可读存储介质及电子设备
US17/095,759 US20210149782A1 (en) 2019-11-20 2020-11-12 Test method, system, readable storage medium and electronic device for process control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911142352.XA CN110928781A (zh) 2019-11-20 2019-11-20 流程控制的测试方法、系统、可读存储介质及电子设备

Publications (1)

Publication Number Publication Date
CN110928781A true CN110928781A (zh) 2020-03-27

Family

ID=69851417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911142352.XA Withdrawn CN110928781A (zh) 2019-11-20 2019-11-20 流程控制的测试方法、系统、可读存储介质及电子设备

Country Status (2)

Country Link
US (1) US20210149782A1 (zh)
CN (1) CN110928781A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044481A (en) * 1997-05-09 2000-03-28 Artisan Components, Inc. Programmable universal test interface for testing memories with different test methodologies
US6744274B1 (en) * 2001-08-09 2004-06-01 Stretch, Inc. Programmable logic core adapter
US20180137035A1 (en) * 2016-11-15 2018-05-17 Accenture Global Solutions Limited Simultaneous multi-platform testing
CN109376090A (zh) * 2018-10-25 2019-02-22 京信通信系统（中国）有限公司 软件自动测试方法及装置
CN109446010A (zh) * 2018-11-01 2019-03-08 郑州云海信息技术有限公司 一种aep内存压力性能稳定性测试方法及系统
CN109871308A (zh) * 2017-12-04 2019-06-11 中兴通讯股份有限公司 自动化测试方法及装置、终端设备及计算机可读存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044481A (en) * 1997-05-09 2000-03-28 Artisan Components, Inc. Programmable universal test interface for testing memories with different test methodologies
US6744274B1 (en) * 2001-08-09 2004-06-01 Stretch, Inc. Programmable logic core adapter
US20180137035A1 (en) * 2016-11-15 2018-05-17 Accenture Global Solutions Limited Simultaneous multi-platform testing
CN109871308A (zh) * 2017-12-04 2019-06-11 中兴通讯股份有限公司 自动化测试方法及装置、终端设备及计算机可读存储介质
CN109376090A (zh) * 2018-10-25 2019-02-22 京信通信系统（中国）有限公司 软件自动测试方法及装置
CN109446010A (zh) * 2018-11-01 2019-03-08 郑州云海信息技术有限公司 一种aep内存压力性能稳定性测试方法及系统

Also Published As

Publication number Publication date
US20210149782A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
CN107239324B (zh) 业务流转处理方法、装置及系统
CN106933733B (zh) 一种确定内存泄露位置的方法和装置
US8769504B2 (en) Method and apparatus for dynamically instrumenting a program
CN110515795B (zh) 一种大数据组件的监控方法、装置、电子设备
CN109271359B (zh) 日志信息处理方法、装置、电子设备及可读存储介质
CN115827636B (zh) 存储及从波形数据库读取逻辑系统设计的仿真数据的方法
WO2020113526A1 (zh) 一种芯片验证方法和装置
CN110134598B (zh) 一种批量处理方法、装置及系统
CN111897711A (zh) 代码中bug的定位方法、装置、电子设备及可读存储介质
CN113360389A (zh) 一种性能测试方法、装置、设备及存储介质
CN117743145A (zh) 一种基于编码模板的测试脚本生成方法、装置及处理设备
CN101017496A (zh) 基于最佳匹配测试结果类型自动格式化数据的方法和装置
CN110928781A (zh) 流程控制的测试方法、系统、可读存储介质及电子设备
CN115756935A (zh) 嵌入式软件系统的异常故障定位方法、装置及设备
JP6993472B2 (ja) 深層学習チップを検出する方法、装置、電子機器、およびコンピュータ記憶媒体
CN115952227A (zh) 数据采集系统及方法、电子设备和存储介质
CN112506806B (zh) 用于调试程序的方法、电子设备及存储介质
CN106021089B (zh) 一种补丁接口的测试方法及装置
CN111221701A (zh) 一种芯片及其电路逻辑重构系统
CN114780283B (zh) 一种故障处理的方法及装置
TW202125250A (zh) 流程控制的測試方法、系統、可讀儲存媒體及電子設備
US20240320035A1 (en) Task analysis device and operating method thereof
CN112650681A (zh) 自动化测试方法、装置、电子设备及可读存储介质
CN117234934A (zh) 自动化测试方法、装置、计算机设备和存储介质
CN117251361A (zh) 一种测试系统稳定性的方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200327

WW01 Invention patent application withdrawn after publication