CN110928577B - 一种带异常返回的向量存储指令的执行方法 - Google Patents
一种带异常返回的向量存储指令的执行方法 Download PDFInfo
- Publication number
- CN110928577B CN110928577B CN201911113844.6A CN201911113844A CN110928577B CN 110928577 B CN110928577 B CN 110928577B CN 201911113844 A CN201911113844 A CN 201911113844A CN 110928577 B CN110928577 B CN 110928577B
- Authority
- CN
- China
- Prior art keywords
- freg
- instruction
- exception
- fliad
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims abstract description 13
- 108091008119 SrcA subfamily Proteins 0.000 claims description 10
- 102000038008 SrcA subfamily Human genes 0.000 claims description 10
- 108091008116 SrcB subfamily Proteins 0.000 claims description 10
- 230000002618 waking effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000009191 jumping Effects 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
Abstract
本发明公开了一种带异常返回的向量存储指令的执行方法，步骤包括从指令缓冲取出指令；将带异常返回的向量存储指令拆分成两个微操作：第一个微操作为存储操作，第二个微操作为异常信息计算操作；以微操作为单位进行译码、寄存器重命名、分派和执行。第一个微操作在存储部件执行，从存储中取回相应数据，并输出访存异常信息。第二个微操作在计算部件执行，接收第一个微操作的异常信息并计算新的异常寄存器值。本发明可用于乱序超标量微处理器设计中带异常返回的向量存储指令的执行，能提高带异常返回的向量存储指令之间的并行性、提高处理器性能、减少指令执行通路的源寄存器个数、降低实现代价。
Description
技术领域
本发明涉及微处理器设计技术领域，具体涉及一种带异常返回的向量存储指令的执行方法，用于乱序超标量微处理器设计中带异常返回的向量存储指令的执行。
背景技术
在可扩展向量指令中，为了增强数据访问的并行度，在指令集中增加了带异常返回的向量存储指令，记为FLoad。该类指令的特征是对数据进行前瞻访问，如果前瞻访问引发了异常，那么将发生异常的元素记录下来。对于普通的指令来说，发生异常之后需要向系统报异常，由系统进行异常处理。该类指令不会报异常，而是将异常的信息记录在相应的异常寄存器中(Fault Register)中，记为FReg。
该指令的执行如图1所示，该指令除了正常的数据获取操作之外，还需要将元素异常的信息和当前的FReg做运算，然后将结果写入到FReg中。相比于普通向量存储指令，该类指令实现的难点如下：1）多个FLoad之间由于FReg依赖必须顺序执行，如图2所示，必须按照FLoad0、FLoad1、FLoad2的顺序执行，这样就导致无法充分利用存储系统的访存并行性，造成整个处理器性能下降。2）和普通向量存储指令相比，多一个源操作数FReg，这将导致整个向量存储指令执行的路径上，源操作数都要增加一个通道，增加了实现的复杂性和硬件资源的浪费。当前对于这类带异常返回的向量存储指令的实现尚未有公开资料。
发明内容
本发明要解决的技术问题：针对现有技术的上述问题，提供一种带异常返回的向量存储指令的执行方法，可用于乱序超标量微处理器设计中带异常返回的向量存储指令的执行，本发明能够使多个FLoad存储操作能够并行执行、减少操作数通道数目，能提高带异常返回的向量存储指令之间的并行性、提高处理器性能、减少指令执行通路的源寄存器个数、降低实现代价。
为了解决上述技术问题，本发明采用的技术方案为：
一种带异常返回的向量存储指令的执行方法，实施步骤包括：
1）从指令缓冲取出带异常返回的向量存储指令FLoad；
2）将带异常返回的向量存储指令FLoad拆分为两个微操作，第一个微操作为存储操作FLoad_t，第二个微操作为异常信息计算操作FALU；
3）以微操作为单位解析操作数信息；
4）以微操作为单位进行寄存器重命名；
5）按顺序将两个微操作分派到不同执行部件，其中存储操作FLoad_t被分派到存储部件执行，从存储中取回相应数据并输出访存异常信息FReg_tmp；异常信息计算操作FALU被分派到计算部件执行，接收存储操作FLoad_t的异常信息FReg_tmp并计算新的异常寄存器值FReg并输出。
可选地，步骤2）中的存储操作FLoad_t的指令格式为：
FLoad_t Rd, FReg_tmp, SrcA, SrcB
其中，Rd为存储操作FLoad_t来自向量存储指令FLoad中的目的操作数，FReg_tmp为存储操作FLoad_t的另一个目的操作数，SrcA, SrcB来自向量存储指令FLoad中两个源操作数，存储操作FLoad_t的目的操作数FReg_tmp用于存储操作FLoad_t不用对产生的异常信息作特别计算而是直接输出到目的操作数FReg_tmp对应的寄存器中。
可选地，步骤5）中存储操作FLoad_t被分派到存储部件执行的详细步骤包括：
5.1A）使用来自向量存储指令FLoad中两个源操作数SrcA和SrcB计算出虚拟地址，所述两个源操作数SrcA和SrcB的值可能是寄存器值或者立即数；
5.2A）通过查询虚实地址转换机构将虚拟地址转换为实际存储中的物理地址，同时根据物理地址的属性判断存储操作FLoad_t的访问是否有异常产生；
5.3A）根据目的操作数Rd访问存储获取需要获取的数据，获取访问该存储的异常信息；
5.4A）存储数据写出到结果总线中；
5.5A）将存储操作FLoad_t访问产生的异常、访问存储的异常信息写出到结果总线中，这些异常信息需要按照向量元素的方式进行组织，如果某个元素访存发生异常，则将目的操作数FReg_tmp中该元素对应的比特置为1。
可选地，步骤2）中的异常信息计算操作FALU的指令格式为：
FALU FReg, FReg_tmp, FReg
其中，FReg_tmp为存储操作FLoad_t输出结果，前一个FReg为异常信息计算操作FALU来自向量存储指令FLoad中的目的操作数，后一个FReg为异常信息计算操作FALU来自向量存储指令FLoad中的源操作数。
可选地，步骤5）中异常信息计算操作FALU被分派到计算部件执行的详细步骤包括：
5.1B）默认进入休眠状态，且在存储操作FLoad_t写出FReg_tmp寄存器后被唤醒，然后跳转执行下一步；
5.2B）将存储操作FLoad_t写出FReg_tmp寄存器的值和源操作数FReg进行运算生成新的FReg值，并将该值写出到结果总线上。
此外，本发明还提供一种微处理器，该微处理器被编程或配置以执行所述带异常返回的向量存储指令的执行方法的步骤。
此外，本发明还提供一种计算机设备，该计算机设备至少包括微处理器和存储器，所述微处理器被编程或配置以执行所述带异常返回的向量存储指令的执行方法的步骤。
和现有技术相比，本发明具有下述优点：
1、本发明能够提高处理器性能。 FLoad指令拆分后，存储访问操作FLoad_t不再有FReg作为源操作数，故多个FLoad指令之间没有寄存器依赖，多个FLoad可以乱序和并发执行。存储操作通常需要多个周期，在Cache失效的情况下，可能高达几百个周期。通过这样的拆分，耗时的存储操作可以并行，极大提高了指令执行的效率，从而提高了整个处理器的性能。
2、本发明能减少源寄存器通道个数。FLoad指令具有3个源操作数，2个目的操作数。本发明将该FLoad指令的执行通路减少为普通的2个源操作数，2个目的操作数。FLoad指令在被取出来后，首先被拆分成两个微操作，FLoad_t微操作具有2个源操作数和2个目的寄存器，之后在译码、重命名、分派时都是以微操作为粒度进行，因此整个通路上都只需要设置2个源寄存器2个目寄存器通道。
3. 本发明能够减小FLoad指令的实现代价。指令拆分后，FLoad_t可以最大限度地利用普通向量存储指令的存储通道，而FALU可以借用普通计算指令在计算部件的通道，从而减小了FLoad指令实现的代价。
附图说明
图1为现有FLoad指令功能示意图。
图2为现有FLoad指令之间依赖示意图。
图3为本发明实施例方法的基本实施流程示意图。
图4为本发明实施例中FLoad指令拆分示意图。
具体实施方式
如图3和图4所示，本实施例带异常返回的向量存储指令的执行方法的实施步骤包括：
1）从指令缓冲取出带异常返回的向量存储指令FLoad，该过程与微处理器实现的现有技术相同。
2）将带异常返回的向量存储指令FLoad拆分为两个微操作，第一个微操作为存储操作FLoad_t，第二个微操作为异常信息计算操作FALU；
3）以微操作为单位解析操作数信息；
向量存储指令FLoad拆分出的第一个微操作FLoad_t，译码需要解析出该微操作带有两个源寄存器，并有两个目的寄存器。对于第二个微操作FALU，译码需要解析出该微操作带有两个源寄存器，并有一个目的寄存器。
4）以微操作为单位进行寄存器重命名；
源寄存器的重命名读取映射表，目的寄存器分配新的重命名项。
5）按顺序将两个微操作分派到不同执行部件，其中存储操作FLoad_t被分派到存储部件执行，从存储中取回相应数据并输出访存异常信息FReg_tmp；异常信息计算操作FALU被分派到计算部件执行，接收存储操作FLoad_t的异常信息FReg_tmp并计算新的异常寄存器值FReg并输出。
如图4所示，步骤2）中的存储操作FLoad_t的指令格式为：
FLoad_t Rd, FReg_tmp, SrcA, SrcB
其中，Rd为存储操作FLoad_t来自向量存储指令FLoad中的目的操作数，FReg_tmp为存储操作FLoad_t的另一个目的操作数，SrcA, SrcB来自向量存储指令FLoad中两个源操作数，存储操作FLoad_t的目的操作数FReg_tmp用于存储操作FLoad_t不用对产生的异常信息作特别计算而是直接输出到目的操作数FReg_tmp对应的寄存器中。存储操作FLoad_t的源操作为 SrcA和SrcB，相比于拆分之前的指令，在源操作数上少了一个FReg寄存器。该微操作的目的操作数从FReg变为了FReg_tmp, 也就是该存储获取操作不用对产生的异常信息作特别计算，直接输出到FReg_tmp寄存器中。
存储操作FLoad_t的指令和普通存取指令的执行类似。本实施例中，步骤5）中存储操作FLoad_t被分派到存储部件执行的详细步骤包括：
5.1A）使用来自向量存储指令FLoad中两个源操作数SrcA和SrcB计算出虚拟地址，所述两个源操作数SrcA和SrcB的值可能是寄存器值或者立即数；
5.2A）通过查询虚实地址转换机构将虚拟地址转换为实际存储中的物理地址，同时根据物理地址的属性判断存储操作FLoad_t的访问是否有异常产生，例如访问非对齐、地址翻译异常等；
5.3A）根据目的操作数Rd访问存储获取需要获取的数据，获取访问该存储的异常信息，例如ECC错误等；
5.4A）存储数据写出到结果总线中；和普通Load指令一样，将从存储中获取的数据写出到存储部件的结果总线上，用以唤醒依赖于该指令结果的其他指令；
5.5A）将存储操作FLoad_t访问产生的异常、访问存储的异常信息写出到结果总线中，这些异常信息需要按照向量元素的方式进行组织，如果某个元素访存发生异常，则将目的操作数FReg_tmp中该元素对应的比特置为1。这里异常信息的总线可以利用存储数据的总线，也可以设置专门的总线。
如图4所示，步骤2）中的异常信息计算操作FALU的指令格式为：
FALU FReg, FReg_tmp, FReg
其中，FReg_tmp为存储操作FLoad_t输出结果，前一个FReg为异常信息计算操作FALU来自向量存储指令FLoad中的目的操作数，后一个FReg为异常信息计算操作FALU来自向量存储指令FLoad中的源操作数。异常信息计算操作FALU两个输入一个输出，是典型的计算类指令的特征。 该微操作接收到FLoad_t产生的FReg_tmp后，根据当前的FReg和FReg_tmp，计算出最后的FReg值。
本实施例中，步骤5）中异常信息计算操作FALU被分派到计算部件执行的详细步骤包括：
5.1B）默认进入休眠状态，且在存储操作FLoad_t写出FReg_tmp寄存器后被唤醒，然后跳转执行下一步；
5.2B）将存储操作FLoad_t写出FReg_tmp寄存器的值和源操作数FReg进行运算生成新的FReg值，并将该值写出到结果总线上。这里总线可以直接使用计算部件原有的总线。
参见图4可知，本实施例前述带异常返回的向量存储指令的执行方法通过将带异常返回的向量存储指令FLoad拆分为两个微操作，第一个微操作为存储操作FLoad_t，第二个微操作为异常信息计算操作FALU，存储操作FLoad_t不再有FReg作为源操作数，故多个存储操作FLoad_t的指令之间没有寄存器依赖，多个存储操作FLoad_t可以乱序和并发执行。多个存储操作FLoad_t的指令之间的由于FReg寄存器造成的依赖转移到异常信息计算操作FALU上了。由于异常信息计算操作FALU通常只需要一个周期执行，而存储操作通常需要多个周期，在缓冲失效的情况下，可能高达几百个周期。通过这样的拆分，耗时的存储操作可以并行，从而极大提高了指令执行的效率。
此外，本实施例还提供一种微处理器，该微处理器被编程或配置以执行本实施例前述带异常返回的向量存储指令的执行方法的步骤。
此外，本实施例还提供一种计算机设备，该计算机设备至少包括微处理器和存储器，该微处理器被编程或配置以执行本实施例前述带异常返回的向量存储指令的执行方法的步骤。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1.一种带异常返回的向量存储指令的执行方法，其特征在于实施步骤包括：
1）从指令缓冲取出带异常返回的向量存储指令FLoad；
2）将带异常返回的向量存储指令FLoad拆分为两个微操作，第一个微操作为存储操作FLoad_t，第二个微操作为异常信息计算操作FALU；
3）以微操作为单位解析操作数信息；
4）以微操作为单位进行寄存器重命名；
5）按顺序将两个微操作分派到不同执行部件，其中存储操作FLoad_t被分派到存储部件执行，从存储中取回相应数据并输出访存异常信息FReg_tmp；异常信息计算操作FALU被分派到计算部件执行，接收存储操作FLoad_t的异常信息FReg_tmp并计算新的异常寄存器值FReg并输出；
步骤2）中的存储操作FLoad_t的指令格式为：
FLoad_t Rd, FReg_tmp, SrcA,SrcB
其中，Rd为存储操作FLoad_t来自向量存储指令FLoad中的目的操作数，FReg_tmp为存储操作FLoad_t的另一个目的操作数，SrcA,SrcB来自向量存储指令FLoad中两个源操作数，存储操作FLoad_t的目的操作数FReg_tmp用于存储操作FLoad_t不用对产生的异常信息作特别计算而是直接输出到目的操作数FReg_tmp对应的寄存器中的结果；
步骤2）中的异常信息计算操作FALU的指令格式为：
FALU FReg, FReg_tmp, FReg
其中，FReg_tmp为存储操作FLoad_t输出结果，前一个FReg为异常信息计算操作FALU来自向量存储指令FLoad中的目的操作数，后一个FReg为异常信息计算操作FALU来自向量存储指令FLoad中的源操作数。
2.根据权利要求1所述的带异常返回的向量存储指令的执行方法，其特征在于，步骤5）中存储操作FLoad_t被分派到存储部件执行的详细步骤包括：
5.1A）使用来自向量存储指令FLoad中两个源操作数SrcA和SrcB计算出虚拟地址，所述两个源操作数SrcA和SrcB的值可能是寄存器值或者立即数；
5.2A）通过查询虚实地址转换机构将虚拟地址转换为实际存储中的物理地址，同时根据物理地址的属性判断存储操作FLoad_t的访问是否有异常产生；
5.3A）根据目的操作数Rd访问存储获取需要获取的数据，获取访问存储的异常信息；
5.4A）存储数据写出到结果总线中；
5.5A）将存储操作FLoad_t访问产生的异常、访问存储的异常信息写出到结果总线中，这些异常信息需要按照向量元素的方式进行组织，如果某个元素访存发生异常，则将目的操作数FReg_tmp中该元素对应的比特置为1。
3.根据权利要求1所述的带异常返回的向量存储指令的执行方法，其特征在于，步骤5）中异常信息计算操作FALU被分派到计算部件执行的详细步骤包括：
5.1B）默认进入休眠状态，且在存储操作FLoad_t写出FReg_tmp寄存器后被唤醒，然后跳转执行下一步；
5.2B）将存储操作FLoad_t写出FReg_tmp寄存器的值和源操作数FReg进行运算生成新的FReg值，并将该值写出到结果总线上。
4.一种微处理器，其特征在于，该微处理器被编程或配置以执行权利要求1～3中任意一项所述带异常返回的向量存储指令的执行方法的步骤。
5.一种计算机设备，该计算机设备至少包括微处理器和存储器，其特征在于，所述微处理器被编程或配置以执行权利要求1～3中任意一项所述带异常返回的向量存储指令的执行方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911113844.6A CN110928577B (zh) | 2019-11-14 | 2019-11-14 | 一种带异常返回的向量存储指令的执行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911113844.6A CN110928577B (zh) | 2019-11-14 | 2019-11-14 | 一种带异常返回的向量存储指令的执行方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110928577A CN110928577A (zh) | 2020-03-27 |
| CN110928577B true CN110928577B (zh) | 2021-11-05 |
Family
ID=69852958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911113844.6A Active CN110928577B (zh) | 2019-11-14 | 2019-11-14 | 一种带异常返回的向量存储指令的执行方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110928577B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113961247B (zh) * | 2021-09-24 | 2022-10-11 | 北京睿芯众核科技有限公司 | 一种基于risc-v处理器的向量存/取指令执行方法、系统及装置 |
| CN114675890B (zh) * | 2022-05-26 | 2022-09-23 | 飞腾信息技术有限公司 | 一种指令执行方法、装置、设备及存储介质 |
| CN117193861B (zh) * | 2023-11-07 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 指令处理方法、装置、计算机设备和存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113521A (en) * | 1988-03-18 | 1992-05-12 | Digital Equipment Corporation | Method and apparatus for handling faults of vector instructions causing memory management exceptions |
| CN1303501A (zh) * | 1998-05-27 | 2001-07-11 | Arm有限公司 | 混合向量/标量寄存器文件 |
| US7631171B2 (en) * | 2005-12-19 | 2009-12-08 | Sun Microsystems, Inc. | Method and apparatus for supporting vector operations on a multi-threaded microprocessor |
| CN101833468A (zh) * | 2010-04-28 | 2010-09-15 | 中国科学院自动化研究所 | 在高性能计算系统中生成向量处理指令集结构的方法 |
| CN105426161A (zh) * | 2015-11-12 | 2016-03-23 | 天津大学 | 一种power指令集向量协处理器的译码电路 |
| CN105487839A (zh) * | 2015-11-24 | 2016-04-13 | 无锡江南计算技术研究所 | 一种面向连续不对界向量数据访问的编译优化方法 |
| CN108845830A (zh) * | 2018-07-03 | 2018-11-20 | 中国人民解放军国防科技大学 | 一种一对数装载指令的执行方法 |
-
2019
- 2019-11-14 CN CN201911113844.6A patent/CN110928577B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113521A (en) * | 1988-03-18 | 1992-05-12 | Digital Equipment Corporation | Method and apparatus for handling faults of vector instructions causing memory management exceptions |
| CN1303501A (zh) * | 1998-05-27 | 2001-07-11 | Arm有限公司 | 混合向量/标量寄存器文件 |
| US7631171B2 (en) * | 2005-12-19 | 2009-12-08 | Sun Microsystems, Inc. | Method and apparatus for supporting vector operations on a multi-threaded microprocessor |
| CN101833468A (zh) * | 2010-04-28 | 2010-09-15 | 中国科学院自动化研究所 | 在高性能计算系统中生成向量处理指令集结构的方法 |
| CN105426161A (zh) * | 2015-11-12 | 2016-03-23 | 天津大学 | 一种power指令集向量协处理器的译码电路 |
| CN105487839A (zh) * | 2015-11-24 | 2016-04-13 | 无锡江南计算技术研究所 | 一种面向连续不对界向量数据访问的编译优化方法 |
| CN108845830A (zh) * | 2018-07-03 | 2018-11-20 | 中国人民解放军国防科技大学 | 一种一对数装载指令的执行方法 |
Non-Patent Citations (1)
| Title |
|---|
| BLDV_向量数据批量载入指令的设计与实现;王永文 等;《第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集》;20120831;第226-230页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110928577A (zh) | 2020-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10289469B2 (en) | Reliability enhancement utilizing speculative execution systems and methods | |
| US7565510B2 (en) | Microprocessor with a register selectively storing unaligned load instructions and control method thereof | |
| US7437537B2 (en) | Methods and apparatus for predicting unaligned memory access | |
| CN110928577B (zh) | 一种带异常返回的向量存储指令的执行方法 | |
| US9311084B2 (en) | RDA checkpoint optimization | |
| US9329868B2 (en) | Reducing register read ports for register pairs | |
| JP4841861B2 (ja) | 演算処理装置及びデータ転送処理の実行方法 | |
| WO2015024452A1 (zh) | 一种分支预测方法及相关装置 | |
| US20060190700A1 (en) | Handling permanent and transient errors using a SIMD unit | |
| US11068271B2 (en) | Zero cycle move using free list counts | |
| BR102013010540A2 (pt) | operações de inicialização de registro otimizantes | |
| US9317285B2 (en) | Instruction set architecture mode dependent sub-size access of register with associated status indication | |
| CN101147125A (zh) | 用于直接累积未调准数据的可写入分段字的架构型寄存器 | |
| US20220027162A1 (en) | Retire queue compression | |
| US20220035635A1 (en) | Processor with multiple execution pipelines | |
| CN110515656B (zh) | 一种casp指令的执行方法、微处理器及计算机设备 | |
| US20120066481A1 (en) | Dynamic instruction splitting | |
| US9323532B2 (en) | Predicting register pairs | |
| US20140281382A1 (en) | Modified execution using context sensitive auxiliary code | |
| US9298459B2 (en) | Managing register pairing | |
| US10606602B2 (en) | Electronic apparatus, processor and control method including a compiler scheduling instructions to reduce unused input ports | |
| US20100077145A1 (en) | Method and system for parallel execution of memory instructions in an in-order processor | |
| US20020124163A1 (en) | System and method for supporting precise exceptions in a data processor having a clustered architecture | |
| JP6107904B2 (ja) | プロセッサ及びストア命令の変換方法 | |
| US9164761B2 (en) | Obtaining data in a pipelined processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |