CN110890896A - 可重构的极化码与低密度奇偶校验码联合译码单元 - Google Patents
可重构的极化码与低密度奇偶校验码联合译码单元 Download PDFInfo
- Publication number
- CN110890896A CN110890896A CN201811054835.XA CN201811054835A CN110890896A CN 110890896 A CN110890896 A CN 110890896A CN 201811054835 A CN201811054835 A CN 201811054835A CN 110890896 A CN110890896 A CN 110890896A
- Authority
- CN
- China
- Prior art keywords
- adder
- comparator
- check
- information
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
一种可重构的极化码与低密度奇偶校验码联合译码单元,包括:加法器和比较器组成的LDPC译码单元、加法器和比较器组成Polar译码单元以及根据译码算法判断译码模式并相应选择加法器和比较器连接方式的判断器。本发明能够同时实现用于Polar码和LDPC码的置信度传递(BP)译码的基本计算,RDU有序的排列方式使它的结构进一步支持流水线架构,从而能够提供具有有限硬件开销的可重构译码能力,同时实现高吞吐量和资源利用率。
Description
技术领域
本发明涉及的是一种通信领域的技术,具体是一种可重构的极化码(Polar)与低密度奇偶校验码(LDPC)联合译码单元(RDU,reconfigurable decoding unit)。
背景技术
在5G系统的候选技术中,信道编码是物理层中最重要的特性之一,基于当前的进展,在举行的3GPP无线接入网的会议上提出了一种混合解决方案,商定了将低密度奇偶校验(Low-Density Parity-Check,LDPC)码应用于数据平面的传输和极化码(Polar Codes)应用于控制平面的传输。尽管极化码和LDPC码已被证明可同时提供可靠的控制信令和高吞吐量数据传输,但译码复杂度通常很高。从硬件资源角度来看,以独立方式分别构建极化和LDPC译码器肯定会导致硬件资源的浪费,因此可重构的译码体系结构来实现能够对极化码和LDPC码译码的译码器结构是非常必要的,特别是对于硬件资源有限并且受电池限制的5G终端来说。
发明内容
本发明针对现有技术存在的上述不足,提出一种可重构的极化码与低密度奇偶校验码联合译码单元,能够同时实现用于Polar码和LDPC码的置信度传递(BP)译码的基本计算,RDU有序的排列方式使它的结构进一步支持流水线架构,从而能够提供具有有限硬件开销的可重构译码能力,同时实现高吞吐量和资源利用率。
本发明是通过以下技术方案实现的:
本发明包括:加法器和比较器组成的LDPC译码单元、加法器和比较器组成Polar译码单元以及根据译码算法判断译码模式并相应选择加法器和比较器连接方式的判断器。
所述的连接方式包括:LDPC译码模式和Polar译码模式,其中:LDPC译码单元为五阶的流水结构;Polar译码模式为相同的加法器和比较器调整连接为六个相同且独立的基本计算块(BCB),每个基本计算块实现两阶流水结构。
本发明涉及上述单元的可重构的极化码与低密度奇偶校验码联合译码方法,通过对输入信号进行译码模式的判断并相应进行LDPC译码模式或Polar译码模式的连接方式调整,然后进行相应的译码和校验节点的更新。
所述的LDPC译码模式包括:
一个与十个变量节点相连接的校验节点的更新模式;
一个与八个变量节点相连接的校验节点的更新模式;
一个与五个变量节点相连接的校验节点和一个与四个变量节点相连接的校验节点的并行更新模式;
一个与五个变量节点相连接的校验节点和一个与三个变量节点相连接的校验节点的并行更新模式;
两个与四个变量节点相连接的校验节点的更新模式;
两个与三个变量节点相连接的校验节点的更新模式;
一个与六个变量节点相连接的校验节点的更新模式;
一个与五个变量节点相连接的校验节点的更新模式。
在上述有两个校验节点同时更新的模式中,只有当输入的两个节点能并行运算,才能够做同时更新。
技术效果
与现有技术相比,本发明能够支持3GPP技术规范38.212下给出的LDPC码和polar码的译码,同时本发明利用LDPC码和polar的BP译码算法的相似性,实现了可重构的LDPC码和polar码的可重构译码单元,与分别单独实现LDPC译码和polar译码相比节省了硬件资源,提高了硬件资源利用率,并能够支持全流水的结构,在LDPC码译码模式和polar译码模式下都支持流水的实现,能够在两种译码模式下都提供较高的吞吐量。
附图说明
图1为(6,4)LDPC码因子图;
图中:方形为校验节点,圆形为变量节点;
图2为(8,4)polar码因子图;
图中:a为个码字长度为8比特的polar码因子图的示意图,b为基本计算块的结构示意图;
图3为在(4992,960)的LDPC码的5+4译码模式下可重构译码单元的数据路径示意图;
图4为在码长N=1024的polar码译码模式下可重构译码单元的数据路径示意图;
图5为图4中一个基本块(BCB)示意图;
图中:实线表示当前模式下加法器和比较器的连接关系,虚线表示当前模式下不用的连接方式;A表示加法器,M表示比较器,实线框中的加法器A和比较器M表示当前模式下该模块被使用,虚线框表示未被使用;8表示输入信息的位数,根据具体的译码性能的要求不同,在设计时可以不同。
具体实施方式
本实施例涉及一种联合译码单元(RDU),包括:加法器和比较器组成的LDPC译码单元、加法器和比较器组成Polar译码单元以及用于判断译码模式并相应选择加法器和比较器连接方式的判断器。
所述的RDU通过对输入信号进行译码模式的判断相应进行LDPC译码模式或Polar译码模式。
实施例1
RDU进行LDPC译码,如图1所示,在LDPC码译码过程中,设定一个(N,K)LDPC码,则这个LDPC码对应有一个(N-K)×N奇偶校验矩阵H(N>K),其中:N为码字的长度,K为数据字的长度,当进行基于因子图的置信度传递(BP)译码时,上述LDPC码对应有(N-K)个校验节点(C)和N个变量节点(V),校验矩阵H中第i列第j行为“1”则为第i个变量节点和第j个检验节点之间有连接,会进行相应的信息传递。LDPC的每次迭代对应整个校验矩阵的更新,RDU每次完成校验矩阵中一行的更新或两行的更新,其中每个校验节点的更新具体包括:
其中:为在第t次迭代时从校验节点ci发送到变量节点vj的(C2V)消息,为在第t次迭代时从变量节点vj发送到校验节点ci的变量(V2C),为第t次时第i个变量节点u的后验概率信息,即对数似然比(LLR)。
所述的LDPC译码模式包括:
一个与十个变量节点相连接的校验节点的更新模式;
一个与八个变量节点相连接的校验节点的更新模式;
一个与五个变量节点相连接的校验节点和一个与四个变量节点相连接的校验节点的并行更新模式;
一个与五个变量节点相连接的校验节点和一个与三个变量节点相连接的校验节点的并行更新模式;
两个与四个变量节点相连接的校验节点的更新模式;
两个与三个变量节点相连接的校验节点的更新模式;
一个与六个变量节点相连接的校验节点的更新模式;
一个与五个变量节点相连接的校验节点的更新模式。
图3给出的是LDPC码译码中一个与五个变量节点相连接的校验节点node1和一个与四个变量节点相连接的校验节点node2的并行更新模式下对应的各阶之间的连接,在LDPC译码模式下,输入信号mode为“0”,此时可重构基本译码单元RDU调整其连接关系为五阶的流水结构,从而支持LDPC码校验矩阵H一行或可以并行的两行的迭代更新,即一个校验节点或两个可并行的校验节点的更新。RDU的输入是校验矩阵H要进行运算的这一行或者两行中对应“1”位置的后验概率信息。
本实施例中的LDPC译码单元为五阶流水结构,具体包括:
第三阶和第四阶都由三个比较器构成,第三阶的比较器接收部分第二阶比较器输出的结果信息,第四阶的比较器接收第三阶比较器输出的结果信息和其余第二阶比较器输出的结果信息;
第五阶由十个加法器A(十个加法器作为一个整体表明信息的接收)组成,每个加法器的两个输入端口分别接收第四阶的结果信息和对应的第一阶的结果信息。
中间三阶来进行这一次迭代的校验节点运算,从输入中找出信息绝对值的最小值,绝对值的次小值和绝对值最小值的位置,即完成不同模式下 的计算更新过程。中间三阶的运算需要根据输入的LDPC码译码模式信号,根据当前LDPC码的译码模式下来输出一组或者两组信息绝对值的最小值,绝对值的次小值和绝对值最小值的位置。
所述的校验节点的更新为绝对值最小值位置的校验节点信息的绝对值用绝对值次小值代替,其他位置的信息的绝对值用绝对值最小值代替。
所述的符号位的更新为除了当前位置以外其他位置符号位的乘积,对应位置的信息更新是将第一阶的输出和与其位置相对性的校验节点更新后的信息相加。
实施例2
RDU进行Polar译码:
如图2a和图2b所示,一个码字长度为N=2n的polar码的置信度传递译码算法可以基于一个对应的有(n+1)N个节点的因子图(factor graph,FG)进行:在Polar码译码过程的因子图中,节点(i,j)表示在第i阶段的第j输入点,每个节点有两种类型的对数似然比(LLR):从左至右的信息里和从右到左的信息在对应因子图上信息传播一个来回为一个迭代过程,其中t为迭代次数,
在图2a中的因子图中对应有n×N/2个基本计算块,该基本计算块的结构如图2b所示,由三个带符号的加法器和三个比较器组成两阶流水结构,每个基本计算块和四个节点相连接,每个节点从左至右的信息和从右到左的信息相关联;故上述基于因子图的置信度传递译码,通过以下方式由基本计算块迭代计算实现:
如图4所示,为本实施例涉及上述译码单元的Polar译码模式:在Polar码译码模式下,输入信号mode为“1”,此时可重构基本译码单元RDU调整其连接关系为六个基本的Polar码的基本计算块BCB,每个BCB都是两阶的流水结构,基本计算块操作具有2个时钟周期的延迟,从而完成Polar码一级的四个信息的更新。
如图4和图5所示,所述的Polar译码单元包括六个相同且独立的基本计算块(BCB),每个基本计算块由三个带符号的加法器和三个比较器组成两阶流水结构,具体包括:
①第一加法器A1的两个输入端分别接收Li+1,2j信息和Ri,j+N/2信息,第一比较器M1的两个输入端分别接收Ri,j信息和Li+1,2j-1信息,其两者组成第一阶流水结构;
②第二加法器A2的两个输入端分别接收第一比较器M1的计算结果信息和Li+1,2j信息,第二比较器M2的两个输入端接收第一加法器A1的计算结果信息和Li+1,2j-1信息,第三加法器A3的两个输入端分别接收第一比较器M1的结果信息和Ri,j+N/2信息,第三比较器M3的两个输入端分别接收第一加法器A1的计算结果信息和Ri,j信息,其组成第二阶流水结构。
所述的每个基本计算块分别用于执行基于因子图的置信度传递译码,即各自独立迭代计算其中:第一加法器A1完成Li+1,2j+Ri,j+N/2,第一比较器M1完成g(Ri,j,Li+1,2j-1),第二加法器A2完成g(Ri,j,Li+1,2j-1)+Li+1,2j,第二比较器M2完成Li,j=g(Li+1,2j-1,Li+1,2j+Ri,j+N/2),第三加法器A3完成g(Ri,j,Li+1,2j-1)+Ri,j+N/2,第三比较器M3完成g(Ri,j,Li+1,2j+Ri,j+N/2),即第一加法器和第二比较器完成第①公式的计算,第二加法器和第一比较器完成第②公式的计算,第一加法器和第三比较器完成第③公式的计算,第三加法器和第一比较器完成第④公式的计算。
在Polar译码模式下,要求需要进行更新的信息之间是互相并行的,六个BCB模块可以同时进行更新计算,即在两个时钟内能完成24个信息的更新。
上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整,本发明的保护范围以权利要求书为准且不由上述具体实施所限,在其范围内的各个实现方案均受本发明之约束。
Claims (8)
1.一种可重构的极化码与低密度奇偶校验码联合译码单元,其特征在于,包括:加法器和比较器组成的LDPC译码单元、加法器和比较器组成Polar译码单元以及根据译码算法判断译码模式并相应选择加法器和比较器连接方式的判断器;
所述的连接方式包括:LDPC译码模式和Polar译码模式,其中:LDPC译码单元为五阶的流水结构;Polar译码模式为相同的加法器和比较器调整连接为六个相同且独立的基本计算块,每个基本计算块实现两阶流水结构。
2.根据权利要求1所述的可重构的极化码与低密度奇偶校验码联合译码单元,其特征是,在LDPC译码模式中,一个(N,K)LDPC码对应有一个(N-K)×N奇偶校验矩阵H(N>K),其中:N为码字的长度,K为数据字的长度,当进行基于因子图的置信度传递(BP)译码时,上述LDPC码对应有(N-K)个校验节点(C)和N个变量节点(V),校验矩阵H中第i列第j行为“1”则为第i个变量节点和第j个检验节点之间有连接,会进行相应的信息传递,LDPC的每次迭代对应整个校验矩阵的更新,RDU每次完成校验矩阵中一行的更新或两行的更新。
3.根据权利要求1或2所述的可重构的极化码与低密度奇偶校验码联合译码单元,其特征是,所述的LDPC译码模式包括:
一个与十个变量节点相连接的校验节点的更新模式;
一个与八个变量节点相连接的校验节点的更新模式;
一个与五个变量节点相连接的校验节点和一个与四个变量节点相连接的校验节点的并行更新模式;
一个与五个变量节点相连接的校验节点和一个与三个变量节点相连接的校验节点的并行更新模式;
两个与四个变量节点相连接的校验节点的更新模式;
两个与三个变量节点相连接的校验节点的更新模式;
一个与六个变量节点相连接的校验节点的更新模式;
一个与五个变量节点相连接的校验节点的更新模式。
在上述有两个校验节点同时更新的模式中,只有当输入的两个节点能并行运算,才能够做同时更新。
7.根据权利要求1或6所述的可重构的极化码与低密度奇偶校验码联合译码单元,其特征是,所述的基本计算块由三个带符号的加法器和三个比较器组成两阶流水结构,每个基本计算块和四个节点相连接,每个基本计算块中:
①第一加法器A1的两个输入端分别接收Li+1,2j信息和Ri,j+N/2信息,第一比较器M1的两个输入端分别接收Ri,j信息和Li+1,2j-1信息,其两者组成第一阶流水结构;
②第二加法器A2的两个输入端分别接收第一比较器M1的计算结果信息和Li+1,2j信息,第二比较器M2的两个输入端接收第一加法器A1的计算结果信息和Li+1,2j-1信息,第三加法器A3的两个输入端分别接收第一比较器M1的结果信息和Ri,j+N/2信息,第三比较器M3的两个输入端分别接收第一加法器A1的计算结果信息和Ri,j信息,其组成第二阶流水结构;
所述的第一加法器A1完成Li+1,2j+Ri,j+N/2,第一比较器M1完成g(Ri,j,Li+1,2j-1),第二加法器A2完成g(Ri,j,Li+1,2j-1)+Li+1,2j,第二比较器M2完成Li,j=g(Li+1,2j-1,Li+1,2j+Ri,j+N/2),第三加法器A3完成g(Ri,j,Li+1,2j-1)+Ri,j+N/2,第三比较器M3完成g(Ri,j,Li+1,2j+Ri,j+N/2),即第一加法器和第二比较器完成第①公式的计算,第二加法器和第一比较器完成第②公式的计算,第一加法器和第三比较器完成第③公式的计算,第三加法器和第一比较器完成第④公式的计算。
8.一种根据上述任一权利要求所述单元的可重构的极化码与低密度奇偶校验码联合译码方法,其特征在于,通过对输入信号进行译码模式的判断并相应进行LDPC译码模式或Polar译码模式的连接方式调整,然后进行相应的译码和校验节点的更新。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811054835.XA CN110890896B (zh) | 2018-09-11 | 2018-09-11 | 可重构的极化码与低密度奇偶校验码联合译码单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811054835.XA CN110890896B (zh) | 2018-09-11 | 2018-09-11 | 可重构的极化码与低密度奇偶校验码联合译码单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110890896A true CN110890896A (zh) | 2020-03-17 |
CN110890896B CN110890896B (zh) | 2023-04-07 |
Family
ID=69745379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811054835.XA Active CN110890896B (zh) | 2018-09-11 | 2018-09-11 | 可重构的极化码与低密度奇偶校验码联合译码单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110890896B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113055025A (zh) * | 2021-03-12 | 2021-06-29 | 上海大学 | 可重构的极化码与低密度奇偶校验码译码器 |
WO2022007725A1 (en) * | 2020-07-06 | 2022-01-13 | Huawei Technologies Co., Ltd. | Decoder and decoding method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204780A (zh) * | 2017-04-25 | 2017-09-26 | 东南大学 | polar‑LDPC级联码的合并BP解码算法及装置 |
CN108055044A (zh) * | 2018-01-19 | 2018-05-18 | 中国计量大学 | 一种基于ldpc码和极化码的级联系统 |
-
2018
- 2018-09-11 CN CN201811054835.XA patent/CN110890896B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204780A (zh) * | 2017-04-25 | 2017-09-26 | 东南大学 | polar‑LDPC级联码的合并BP解码算法及装置 |
CN108055044A (zh) * | 2018-01-19 | 2018-05-18 | 中国计量大学 | 一种基于ldpc码和极化码的级联系统 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022007725A1 (en) * | 2020-07-06 | 2022-01-13 | Huawei Technologies Co., Ltd. | Decoder and decoding method |
US11277155B2 (en) | 2020-07-06 | 2022-03-15 | Huawei Technologies Co., Ltd. | Decoder and decoding method |
CN113055025A (zh) * | 2021-03-12 | 2021-06-29 | 上海大学 | 可重构的极化码与低密度奇偶校验码译码器 |
Also Published As
Publication number | Publication date |
---|---|
CN110890896B (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Tehrani et al. | Majority-based tracking forecast memories for stochastic LDPC decoding | |
Zhang et al. | Shuffled belief propagation decoding | |
CN101079639B (zh) | 基于节点存储器的低密度奇偶校验解码装置和方法 | |
US20070089018A1 (en) | Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including reconfigurable permuting/de-permuting of data values | |
Xu et al. | Polar decoding on sparse graphs with deep learning | |
Sha et al. | A memory efficient belief propagation decoder for polar codes | |
Liang et al. | Hardware efficient and low-latency CA-SCL decoder based on distributed sorting | |
JPWO2007007801A1 (ja) | 通信装置および復号方法 | |
US10848182B2 (en) | Iterative decoding with early termination criterion that permits errors in redundancy part | |
CN110890896B (zh) | 可重构的极化码与低密度奇偶校验码联合译码单元 | |
CN111865335B (zh) | 一种分组纠错码的译码方法、装置、存储介质和电子装置 | |
CN113783576A (zh) | 用于从循环置换矩阵的集群构建的准循环低密度奇偶校验码的垂直分层解码的方法及设备 | |
US20090217125A1 (en) | Low density parity check (ldpc) decoder | |
Jayasooriya et al. | Analysis and design of Raptor codes using a multi-edge framework | |
Deng et al. | Reduced-complexity deep neural network-aided channel code decoder: A case study for BCH decoder | |
EP3044882B1 (en) | Ldpc decoding method and apparatus with identification of first and second extreme values from among a set of values | |
Xiao et al. | FAID diversity via neural networks | |
US20160049962A1 (en) | Method and apparatus of ldpc encoder in 10gbase-t system | |
US9037938B2 (en) | Hardware architecture and implementation of low power layered multi-level LDPC decoder | |
He et al. | Mutual information-maximizing quantized belief propagation decoding of regular LDPC codes | |
Hasani et al. | A modified rejection-based architecture to find the first two minima in min-sum-based LDPC decoders | |
CN110166060A (zh) | 高吞吐流水线型极化码bp译码器及其实现方法 | |
CN113055025B (zh) | 可重构的极化码与低密度奇偶校验码译码器 | |
Bian et al. | A low-latency SC polar decoder based on the sequential logic optimization | |
US11323139B2 (en) | Apparatuses and methods for mapping frozen sets between polar codes and product codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |