CN110875290B - 与扇出封装集成的毫米波天线和emi屏蔽件 - Google Patents

与扇出封装集成的毫米波天线和emi屏蔽件 Download PDF

Info

Publication number
CN110875290B
CN110875290B CN201910809680.4A CN201910809680A CN110875290B CN 110875290 B CN110875290 B CN 110875290B CN 201910809680 A CN201910809680 A CN 201910809680A CN 110875290 B CN110875290 B CN 110875290B
Authority
CN
China
Prior art keywords
semiconductor device
antenna
assembly
device assembly
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910809680.4A
Other languages
English (en)
Other versions
CN110875290A (zh
Inventor
O·R·费伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110875290A publication Critical patent/CN110875290A/zh
Application granted granted Critical
Publication of CN110875290B publication Critical patent/CN110875290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请涉及与扇出封装集成的毫米波天线和EMI屏蔽件。揭示用于半导体装置组合件的制造的系统和方法，所述半导体装置组合件具有：半导体装置，其具有第一侧和与所述第一侧相对的第二侧；模制化合物区，其邻近于所述半导体装置；再分布层，其邻近于所述半导体装置的所述第一侧；电介质层，其邻近于所述半导体装置的所述第二侧；第一通孔，其延伸通过所述模制化合物区且连接到所述电介质层中的至少一个迹线；以及天线结构，其形成于所述电介质层上且通过所述第一通孔连接到所述半导体装置。

Description

与扇出封装集成的毫米波天线和EMI屏蔽件
技术领域
本文所述的实施例涉及毫米波天线、电磁干扰(EMI)屏蔽件以及具体来说将它们集成在扇出或其它封装上。
背景技术
随着计算装置与我们的社会愈加紧密接合，数据存取和移动性对于典型消费者来说正变得越来越重要。例如蜂窝电话、平板计算机、膝上型计算机等紧凑型无线计算装置正变得更快、更小且更具移动性。为符合新一代产品的需求，移动装置内的处理和存储器封装必须变得更快且更紧凑。第5代无线系统(5G)提供高处理量、低时延、高移动性和高连接密度。利用毫米波段(24到86GHz)进行移动数据通信有利于产生5G系统。
用于毫米波通信的天线通常包含沉积于移动装置内的印刷电路板(PCB)上的天线阵列。天线占用的面积或占据面积可减小附接到PCB的装置的密度并且可产生较大且较少移动装置。此外，水平毫米波天线可致使干扰相邻电路，天线可沉积于所述相邻电路上方。这些因素可使得难以将毫米波天线并入到移动装置中。可能存在其它问题、缺点和缺陷。
发明内容
在一个方面中，提供一种半导体装置组合件。所述半导体装置组合件包括：半导体装置，其具有第一侧和与所述第一侧相对的第二侧；模制化合物区，其邻近于所述半导体装置；再分布层，其邻近于所述半导体装置的所述第一侧；电介质层，其邻近于所述半导体装置的所述第二侧；第一通孔，其延伸通过所述模制化合物区且连接到所述电介质层中的至少一个迹线；天线结构，其形成于所述电介质层上且通过所述第一通孔连接到所述半导体装置。
在另一方面中，提供一种半导体装置组合件。所述半导体装置组合件包括：半导体装置，其具有第一侧；模制化合物区；第一再分布层，其邻近于所述半导体装置的所述第一侧，所述第一再分布层经配置以将所述半导体装置连接到外部装置；第二再分布层，其邻近于所述第一再分布层；以及天线结构，其形成于所述第二再分布层中，所述半导体装置通过所述第一再分布层连接到所述天线结构。
在再一方面中，提供一种半导体装置组合件。所述半导体装置组合件包括：叠层封装组合件，其包括：第一半导体装置；至少一个通孔；以及第二半导体装置，其通过所述至少一个通孔连接到所述第一半导体装置；以及天线结构，其通过所述至少一个通孔连接到所述第一半导体装置或所述第二半导体装置中的至少一个。
在又一方面中，提供一种半导体装置组合件。所述半导体装置组合件包括：半导体装置，其具有作用侧和后侧；模制化合物区；第一再分布层，其邻近于所述半导体装置的所述后侧；电磁干扰(EMI)屏蔽件，其位于所述第一再分布层中；第二再分布层，其位于所述第一再分布层上方；以及天线结构，其形成于所述第二再分布层中且通过通孔连接到所述半导体装置。
在又一方面中，提供一种用于制作半导体装置组合件的方法。所述方法包括：在半导体装置周围模制模制化合物层；在所述模制化合物层之上形成电介质层；在所述电介质层之上形成天线结构；形成穿过所述模制化合物层的通孔，所述通孔连接到所述电介质层中的至少一个迹线；以及通过所述通孔将所述天线结构连接到所述半导体装置。
附图说明
图1是根据所揭示实施例的并入有集成毫米波天线的半导体装置组合件的横截面侧视示意图。
图2是根据所揭示实施例的并入有集成毫米波天线的半导体装置组合件的俯视示意图。
图3是根据所揭示实施例的并入有集成毫米波天线的半导体装置组合件的横截面侧视示意图。
图4是根据所揭示实施例的在叠层封装(POP)组合件上并入有集成毫米波天线的半导体装置组合件的横截面侧视示意图。
图5是根据所揭示实施例的在扇出POP组合件上并入有集成毫米波天线的半导体装置组合件的横截面侧视示意图。
图6是根据所揭示实施例的并入有集成毫米波天线和EMI屏蔽件的半导体装置组合件的横截面侧视示意图。
图7是示出根据所揭示实施例的制造并入有集成毫米波天线的半导体装置组合件的方法的流程图。
虽然本发明易有各种修改和替代形式，但具体实施例已经在图中借助于实例展示且将在本文中详细描述。然而，应理解，本发明并不希望限于所揭示的特定形式。相反，目的是涵盖如由所附权利要求书定义的属于本发明的精神和范围内的所有修改、等效物以及替代方案。
具体实施方式
在本发明中，论述了许多具体细节以提供对本发明的实施例的透彻且启发性描述。所属领域的技术人员将认识到，可在并无具体细节中的一或多个的情况下实践本发明。通常与半导体装置相关联的众所周知的结构和/或操作可能不会展示和/或可能不会详细描述以免混淆本发明的其它方面。一般来说，应理解，除了本文中所揭示的那些具体实施例之外的各种其它装置、系统和/或方法也可在本发明的范围内。
术语“半导体装置组合件”可指一或多个半导体装置、半导体装置封装和/或衬底的组合件，所述衬底可包含中介层、支撑件和/或其它合适的衬底。半导体装置组合件可制造为但不限于离散封装形式、条带或矩阵形式和/或晶片面板形式。术语“半导体装置”大体上是指包含半导体材料的固态装置。半导体装置可包含例如来自晶片或衬底的半导体衬底、晶片、面板或单个裸片。半导体装置可进一步包含沉积在衬底上的一或多个装置层。半导体装置在本文中可指一种半导体裸片，但半导体装置不限于半导体裸片。
术语“半导体装置封装”可是指一或多个半导体装置并入到共同封装中的布置。半导体封装可包含部分或完全地囊封至少一个半导体装置的外壳或壳体。半导体封装还可包含承载一或多个半导体装置的衬底。衬底可附接到壳体或外壳或以其它方式并入在壳体或外壳内。
如本文中所使用，术语“竖直”、“横向”、“上部”和“下部”可指图式中所展示的特征在半导体装置和/或半导体装置组合件中的相对方向或位置。举例来说，“上部”或“最上部”可指比另一特征更接近页面顶部定位的特征。然而，这些术语应被广泛地解释为包含具有例如颠倒或倾斜定向等其它定向的半导体装置和/或半导体装置组合件，其中顶部/底部、上方/下方、高于/低于、向上/向下和左边/右边可取决于定向而互换。
本发明的各种实施例是针对半导体装置、半导体装置组合件、半导体封装，和制造和/或操作半导体装置的方法。在一个实施例中，一种半导体装置组合件包含：半导体装置，其具有第一侧和与所述第一侧相对的第二侧；模制化合物区，其邻近于所述半导体装置；再分布层，其邻近于所述半导体装置的所述第一侧；电介质层，其邻近于所述半导体装置的所述第二侧；第一通孔，其延伸通过所述模制化合物区且连接到所述电介质层中的至少一个迹线；以及天线结构，其形成于所述电介质层上且通过所述第一通孔连接到所述半导体装置。在进一步所揭示实施例中，所述天线结构是5g毫米波天线。在再进一步所揭示实施例中，所述天线结构是可调谐天线。在再进一步所揭示实施例中，半导体装置组合件包含：第二通孔，其延伸通过所述模制化合物区且连接到所述电介质层中的至少一个迹线；以及第二天线结构，其形成于所述电介质层上且通过所述第二通孔连接到所述半导体装置。
在另一所揭示实施例中，一种半导体装置组合件包含：半导体装置，其具有第一侧；模制化合物区；第一再分布层，其邻近于所述半导体装置的所述第一侧，所述第一再分布层经配置以将所述半导体装置连接到外部装置；第二再分布层，其邻近于所述第一再分布层；以及天线结构，其形成于所述第二再分布层中，所述半导体装置通过所述第一再分布层连接到所述天线结构。
在另一所揭示实施例中，一种半导体装置组合件包含叠层封装组合件，所述叠层封装组合件包含：第一半导体装置；至少一个通孔；以及第二半导体装置，其通过所述至少一个通孔连接到所述第一半导体装置；以及天线结构，其通过所述至少一个通孔连接到所述第一半导体装置或所述第二半导体装置中的至少一个。在进一步所揭示实施例中，所述天线结构位于所述第一半导体装置与所述第二半导体装置之间。在再进一步所揭示实施例中，所述半导体装置组合件包含位于所述叠层封装组合件的后侧上的第二天线结构。
在另一所揭示实施例中，一种半导体装置组合件包含：半导体装置，其具有作用侧和后侧；模制化合物区；第一再分布层，其邻近于所述半导体装置的所述后侧；电磁干扰(EMI)屏蔽件，其位于所述第一再分布层中；第二再分布层，其位于所述第一再分布层上方；以及天线结构，其形成于所述第二再分布层中且通过通孔连接到所述半导体装置。
还揭示一种用于制作半导体装置组合件的方法，所述方法包含：在半导体装置周围模制模制化合物层；在所述模制化合物层之上形成电介质层；在所述电介质层之上形成天线结构；形成穿过所述模制化合物层的通孔，所述通孔连接到所述电介质层中的至少一个迹线；以及通过所述通孔将所述天线结构连接到所述半导体装置。在又一实施例中，所述方法包含：在所述电介质层之上形成第二天线结构；形成穿过所述模制化合物层和电介质层的第二通孔；以及通过所述第二通孔将所述第二天线结构连接到所述半导体装置。
图1是根据所揭示实施例的并入有集成毫米波天线700、702的半导体装置组合件100的横截面侧视示意图。如图所示，半导体装置组合件100可具有在扇出封装中的半导体装置200，在半导体装置200的横向侧206、208上具有模制化合物300(例如，环氧模制化合物，或ECM)。半导体装置200具有作用侧202和后侧204。作用侧202是使用一或多个迹线、通孔或类似物606通过第一再分布层400连接到例如焊料球608的互连件，以用于连接到其它装置。如得益于本发明的所属领域的技术人员将理解，迹线、通孔或类似物606和球608仅是示范性的，且可以使用不同的量、位置等。
还如图所示，实施例可包含位于半导体装置200的后侧204和模制化合物300层上的第二电介质或再分布层500以容纳一或多个毫米波天线结构700、702。如图所示，天线结构700、702可通过穿过模制化合物300的一或多个通孔602、604连接到作用表面202。如得益于本发明的所属领域的技术人员将理解，通孔602、604和天线700、702仅是示范性的，且可以使用不同的量、位置等。
图2是根据所揭示实施例的并入有形成于顶部再分布层500中的集成毫米波天线700、702、704、706a和706b的半导体装置组合件100的俯视示意图。如图所示，根据装置的设计，毫米波天线700、702、704、706a、706b可包括任何合适的形状、大小、配置或类似物。
如本文中所阐释，天线结构700、702、704、706a和706b可通过任何数目的合适方法针对特定发射/接收器装置或无线电电路进行调谐。举例来说，不同类型的无线电电路可需要具有不同大小或形状的天线。通过包含例如706a和706b的天线结构以及从半导体装置200的作用侧202到每一部分706a和706b的单独连接，天线的大小可改变(例如，通过将两个区段706a和706b连接到同一电路而延长，或通过连接仅一个区段而缩短)且天线可经调谐到所需结果。同样，通过将多个天线结构(例如，702和704)连接到同一电路，可实施天线的不同形状。
在一些实施例中，半导体装置组合件100可最初制造成所有天线结构(例如，700、702、704、706a、706b)都连接到作用侧202，且通过切断天线结构之间的连接(例如，602、604)，半导体装置组合件100可为特定最终用户定制。连接(例如，602、604)的切断可在制造之后通过激光烧蚀、通过在连接中包含熔丝、通过在连接中包含开关、通过更改电路或类似方法来实现。
图3是根据所揭示实施例的在半导体装置200的前部或作用侧202上并入有集成毫米波天线700的半导体装置组合件100的横截面侧视示意图。如图所示，在这些实施例中，第一再分布层400可形成于半导体装置200的作用侧202上，具有到例如焊料球608等互连件装置的迹线、通孔或类似物606。第二再分布层500可形成于第一再分布层400的顶部上，具有毫米波天线700和用以将毫米波天线700连接到半导体装置200的一或多个迹线、通孔或类似物602。如得益于本发明的所属领域的技术人员将理解，第一再分布层400和第二再分布层500的位置可按需要切换。
图4是根据所揭示实施例的在半导体装置组合件100的POP配置上并入有集成毫米波天线700、702的半导体装置组合件100的横截面侧视示意图。如所示，第一半导体装置200a可以POP配置与第二半导体装置200b互连。多个再分布层500可形成于半导体装置中的一个或另一个上(如图所示，200b)以容纳毫米波天线结构700、702。如得益于本发明的所属领域的技术人员将理解，再分布层500的数目和位置以及天线结构700、702的数目和位置可按需要变化。
图5是根据所揭示实施例的在扇出POP组合件上并入有集成毫米波天线700、702的半导体装置组合件100的横截面侧视示意图。如所示，第一半导体装置200a可以扇出POP配置与第二半导体装置200b互连。多个再分布层500可形成于半导体装置中的一个或另一个上(如图所示，200b)以容纳毫米波天线结构700、702。如得益于本发明的所属领域的技术人员将理解，再分布层500的数目和位置以及天线结构700、702的数目和位置可按需要变化。
图6是根据所揭示实施例的并入有集成毫米波天线700和EMI屏蔽件900的半导体装置组合件100的横截面侧视示意图。如图所示，EMI屏蔽层800可形成于半导体装置200上且包含可连接到接地的EMI屏蔽件900或类似物。第二再分布层500可形成于EMI屏蔽层800的顶部上以容纳毫米波天线700。除了其它以外，EMI屏蔽件900有助于最小化半导体装置200与天线700之间的信号的干扰。如得益于本发明的所属领域的技术人员将理解，层500、800的数目和位置以及天线结构700和EMI屏蔽件900的数目和位置可按需要变化。
图7是示出根据所揭示实施例的制造并入有集成毫米波天线700的半导体装置组合件100的示范性方法1000的流程图。如图所示，方法1000可包含在1002在半导体装置200上形成一或多个电介质层(例如，500)。在1004可在所述一或多个电介质层中形成一或多个天线结构(例如，700)。在1006可形成穿过所述一或多个电介质层的一或多个迹线、通孔或类似物(例如，602)。在1008可通过所述一或多个迹线、通孔或类似物将所述一或多个天线结构(例如，700)连接到半导体装置200。如得益于本发明的所属领域的技术人员将理解，根据如本文所揭示的半导体装置组合件100的各种类型，方法1000的步骤可以不同次序、在不同时间执行，或者添加或消除步骤。
虽然已示出和描述各种实施例，但本发明不如此受限制，且应理解为包含所有此类修改和变化将是本领域技术人员显而易见的。

Claims (20)

1.一种半导体装置组合件，其包括：
半导体装置，其具有第一侧和与所述第一侧相对的第二侧；
模制化合物区，其邻近于所述半导体装置；
再分布层，其邻近于所述半导体装置的所述第一侧；
电介质层，其邻近于所述半导体装置的所述第二侧；
一或多个通孔，其延伸通过所述模制化合物区且连接到所述电介质层中的至少一个迹线；
天线结构，其形成于所述电介质层上，所述天线结构包括至少两个部分，且所述至少两个部分中的每一者连接到可选连接组件，所述可选连接组件通过所述一或多个通孔连接到所述半导体装置，且所述天线结构的大小依据经选择以连接到所述半导体装置的所述至少两个部分的数目而改变。
2.根据权利要求1所述的半导体装置组合件，其中所述天线结构是5g毫米波天线。
3.根据权利要求1所述的半导体装置组合件，其中所述可选连接组件包括熔丝、开关或可断开连接。
4.根据权利要求1所述的半导体装置组合件，其中所述半导体装置的所述第一侧是所述半导体装置的活动表面。
5.根据权利要求1所述的半导体装置组合件，其进一步包括：
一或多个第二通孔，其延伸通过所述模制化合物区且连接到所述电介质层中的至少一个迹线；以及
第二天线结构，其形成于所述电介质层上且通过所述一或多个第二通孔连接到所述半导体装置。
6.一种半导体装置组合件，其包括：
半导体装置，其具有第一侧；
模制化合物区；
第一再分布层，其邻近于所述半导体装置的所述第一侧，所述第一再分布层经配置以将所述半导体装置连接到外部装置；
第二再分布层，其邻近于所述第一再分布层；以及
多个天线结构，其形成于所述第二再分布层中，所述半导体装置通过所述第一再分布层且通过可选连接组件连接到所述多个天线结构中的每一者，其中所述多个天线结构中的每一者被配置为选择性地与所述半导体装置断开连接从而改变所述多个天线结构的大小。
7.根据权利要求6所述的半导体装置组合件，其中所述多个天线结构中的至少一个是5g毫米波天线。
8.根据权利要求6所述的半导体装置组合件，其中所述可选连接组件包括熔丝、开关或可断开连接。
9.根据权利要求6所述的半导体装置组合件，其中所述半导体装置的所述第一侧是所述半导体装置的活动表面。
10.一种半导体装置组合件，其包括：
叠层封装组合件，其包括：
第一半导体装置；
至少一个通孔；以及
第二半导体装置，其通过所述至少一个通孔连接到所述第一半导体装置；以及
多个天线结构，其通过所述至少一个通孔选择性地可连接到所述第一半导体装置或所述第二半导体装置中的至少一个，其中所述多个天线结构中的每一者被配置为选择性地与所述半导装置断开连接从而改变所述多个天线结构的大小。
11.根据权利要求10所述的半导体装置组合件，其中所述多个天线结构位于所述第一半导体装置与所述第二半导体装置之间。
12.根据权利要求11所述的半导体装置组合件，其进一步包括：
附加天线结构，其位于所述叠层封装组合件的后侧上。
13.根据权利要求10所述的半导体装置组合件，其中所述多个天线结构位于所述叠层封装组合件的后侧上。
14.根据权利要求10所述的半导体装置组合件，其中所述多个天线结构中的至少一个是5g毫米波天线。
15.根据权利要求10所述的半导体装置组合件，其中所述多个天线结构中的至少一个是可调谐天线。
16.一种半导体装置组合件，其包括：
半导体装置，其具有作用侧和后侧；
模制化合物区；
第一再分布层，其邻近于所述半导体装置的所述后侧；
电磁干扰EMI屏蔽件，其位于所述第一再分布层中；
第二再分布层，其位于所述第一再分布层上方；以及
天线结构，其形成于所述第二再分布层中，所述天线结构包括至少两个部分且所述至少两个部分中的每一者连接到可选连接组件，所述可选连接组件通过通孔连接到所述半导体装置，且所述天线结构的大小依据经选择以连接到所述半导体装置的所述至少两个部分的数量而改变。
17.根据权利要求16所述的半导体装置组合件，其中所述天线结构是5g毫米波天线。
18.根据权利要求16所述的半导体装置组合件，其中所述可选连接组件包括熔丝、开关或可断开连接。
19.一种用于制作半导体装置组合件的方法，所述方法包括：
在半导体装置周围模制模制化合物层；
在所述模制化合物层之上形成电介质层；
在所述电介质层之上形成多个天线结构，其中所述多个天线结构中的每一者被配置为选择性地与所述半导体装置断开连接从而改变所述多个天线结构的大小；
形成穿过所述模制化合物层的通孔，所述通孔连接到所述电介质层中的至少一个迹线；以及
通过所述通孔将所述天线结构连接到所述半导体装置。
20.根据权利要求19所述的方法，其进一步包括：
形成穿过所述模制化合物层的第二通孔，所述第二通孔连接到所述电介质层中的至少一个迹线；以及
通过所述第二通孔将所述多个天线结构中的天线结构连接到所述半导体装置。
CN201910809680.4A 2018-08-31 2019-08-29 与扇出封装集成的毫米波天线和emi屏蔽件 Active CN110875290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/118,785 2018-08-31
US16/118,785 US11196142B2 (en) 2018-08-31 2018-08-31 Millimeter wave antenna and EMI shielding integrated with fan-out package

Publications (2)

Publication Number Publication Date
CN110875290A CN110875290A (zh) 2020-03-10
CN110875290B true CN110875290B (zh) 2023-10-27

Family

ID=69639163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910809680.4A Active CN110875290B (zh) 2018-08-31 2019-08-29 与扇出封装集成的毫米波天线和emi屏蔽件

Country Status (3)

Country Link
US (2) US11196142B2 (zh)
CN (1) CN110875290B (zh)
TW (1) TWI776083B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393880A (zh) * 2016-04-12 2017-11-24 联发科技股份有限公司 半导体封装结构
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10071416B2 (en) * 2005-10-20 2018-09-11 Nucor Corporation High strength thin cast strip product and method for making the same
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US10770795B2 (en) 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
WO2018003043A1 (ja) 2016-06-29 2018-01-04 日立化成株式会社 回転電機用コイル、回転電機用コイルの製造方法、マイカテープ、マイカテープの製造方法、マイカテープの硬化物及び絶縁物
EP4163970A1 (en) * 2016-07-01 2023-04-12 INTEL Corporation Semiconductor packages with antennas
WO2018125242A1 (en) 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393880A (zh) * 2016-04-12 2017-11-24 联发科技股份有限公司 半导体封装结构
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods

Also Published As

Publication number Publication date
US20220094037A1 (en) 2022-03-24
CN110875290A (zh) 2020-03-10
TW202025230A (zh) 2020-07-01
TWI776083B (zh) 2022-09-01
US11196142B2 (en) 2021-12-07
US20200076052A1 (en) 2020-03-05
US11710888B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
US11469193B2 (en) Antenna module
EP2705532B1 (en) Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US11908814B2 (en) Fabricated two-sided millimeter wave antenna using through-silicon-vias
WO2007146711A1 (en) Multiband antenna array using electromagnetic bandgap structures
KR20140014259A (ko) 수직 집적 위상 어레이 안테나들 및 저주파수를 갖는 관통 실리콘 비아 다이들을 포함하는 칩 패키지들 및 전력 전달 기판들
CN107645033B (zh) 电子模块
KR102272590B1 (ko) 안테나 모듈 및 이를 포함하는 전자기기
US20180226361A1 (en) Controlled standoff for module with ball grid array
CN110875290B (zh) 与扇出封装集成的毫米波天线和emi屏蔽件
US11652283B2 (en) Integrated antenna using through silicon vias
CN110660782B (zh) 在裸片堆叠中并入毫米波天线的堆叠式存储器封装
CN116742316A (zh) 一种天线封装
CN115966891A (zh) 介质谐振器天线和天线装置
KR102252836B1 (ko) 통합된 금속층 또는 재분배층에 의한 안테나 형성
US11251516B2 (en) Semiconductor device with tunable antenna using wire bonds
TWM581775U (zh) High frequency antenna device
US20230198139A1 (en) Tunable integrated millimeter wave antenna using laser ablation and/or fuses
CN218525735U (zh) 电子器件
CN112349702A (zh) 半导体封装
CN116799472A (zh) 天线模块叠层封装和射频叠层封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant