CN110855552B - 基于缓存静态分配的硬件抽象层消息转发方法 - Google Patents

基于缓存静态分配的硬件抽象层消息转发方法 Download PDF

Info

Publication number
CN110855552B
CN110855552B CN201911060265.XA CN201911060265A CN110855552B CN 110855552 B CN110855552 B CN 110855552B CN 201911060265 A CN201911060265 A CN 201911060265A CN 110855552 B CN110855552 B CN 110855552B
Authority
CN
China
Prior art keywords
abstraction layer
hardware abstraction
dma
waveform component
srio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911060265.XA
Other languages
English (en)
Other versions
CN110855552A (zh
Inventor
王彦刚
范建华
胡永扬
李冉
王晓波
成洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201911060265.XA priority Critical patent/CN110855552B/zh
Publication of CN110855552A publication Critical patent/CN110855552A/zh
Application granted granted Critical
Publication of CN110855552B publication Critical patent/CN110855552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
    • H04L51/48—Message addressing, e.g. address format or anonymous messages, aliases
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开一种基于缓存静态分配的硬件抽象层消息转发方法，包括如下步骤：(10)将LD与PD的映射关系注册到硬件抽象层中的LD‑PD表中；(20)将数据封装成MHAL消息格式并发送给硬件抽象层；(30)检索LD‑PD表，获取对应的PD值；(40)检索PD表，获取对应的DMA缓存序号；(50)检索DMA缓存表，获取对应的DMA缓存起始地址；(60)以检索的PD值和DMA缓存起始地址为输入参数，调用SRIO驱动，将MHAL消息发送到目标波形组件所运行的处理器。本发明的硬件抽象层消息转发方法，能够在SRIO总线传输条件下避免硬件抽象层消息覆盖。

Description

基于缓存静态分配的硬件抽象层消息转发方法
技术领域
本发明属于无线通信技术领域，特别是一种能够在SRIO总线传输条件下避免硬件抽象层消息覆盖的基于缓存静态分配的硬件抽象层消息转发方法。
背景技术
软件通信体系结构(Software Communication Architecture，SCA)作为软件无线电领 域的一个重要体系结构已得到了广泛应用，为了提高波形组件的可移植性，SCA硬件抽 象层(Modem Hardware Abstract Layer，MHAL，以下简称“硬件抽象层”)标准被提 出。硬件抽象层是对下屏蔽底层硬件通信细节、对上提供标准接口的中间层软件，波形 组件通过调用硬件抽象标准接口能够实现组件之间的数据交互。硬件抽象层中定义了两 个地址，分别为逻辑地址LD(Logical Destination)和物理地址PD(Physical Destination)， 其中LD表示运行在硬件抽象层之上的波形组件的地址，波形组件基于MHAL消息格式 (如图1所示)进行数据交互；PD表示波形组件运行的硬件地址。
目前SCA通用硬件平台大都基于高速总线设计，各类型处理器通过高速总线进行互 联。SRIO总线具备良好的数据传输性能、简单的扩展方式(通过SRIO交换机可任意 扩展)，以及现有各类型高速处理器都具备SRIO总线端口，所以，SRIO总线被广泛 应用于SCA通用硬件平台的研制过程中。另外，为了满足高速数据业务需求，SRIO 端口之间一般采用DirectIO通信模式(即DMA模式)，那么在数据发送过程中不仅需 要知道目标处理器的SRIO地址还需要知道目标器件用来存储SRIO数据的DMA缓存 地址，如果不同发送者都向同一个SRIO端口的同一个处DMA缓存发送数据，则极有 可能会产生数据覆盖问题，尤其对于GPP(General Purpose Processor)和DSP(Digital Signal Processor)来说，SRIO数据到达后，首先触发中断、处理器再响应中断并进入中 断处理程序、最后将缓存数据“搬走”，整个过程所消耗的时间是几百微秒级甚至毫秒 级，如果在“搬走”缓存数据的过程中，其它处理器的SRIO数据包又到达了，那么“数 据覆盖”现象就不可避免了。
综上所述，基于SRIO总线进行硬件抽象层设计开发时，如何避免“硬件抽象层消息在转发过程中发生数据覆盖”将是一个复杂且急需解决的问题。
目前，基于SRIO总线的硬件抽象层设计的方案大多以任务为驱动，其目标是解决部属在硬件平台上的某一种或几种波形应用的硬件抽象层消息的可靠转发，换句话说， 这些波形应用中的波形组件部属情况和通信关系事先都是已知的，因此，在设计硬件抽 象层前，设计人员首先明确波形组件所部属的处理器以及波形组件之间的数据流向，然 后被确定为接收的处理器预留出相应数量的DMA缓存用于接收SRIO数据，并将DMA 缓存地址作为一个常数变量写入到发送处理器的硬件抽象层软件中，当发送处理器的硬 件抽象层转发消息时可以使用这个变量将消息发送到正确的DMA缓存空间，因此，为 了避免数据覆盖现象，接收处理器的每个DMA缓存空间只分配给外部一个处理器。上 述方式虽然能够解决数据覆盖问题，但是该方法即便应用于处理器数量不多、硬件版本 状态比较稳定(硬件模块不再改变)的中、小型硬件平台，依然存在以下问题：
1)降低了硬件抽象层的通用化程度，因为一旦硬件平台上重新部属其它用途的波形 组件，波形组件之间的通信关系必然发生变化，处理器之间的数据流向也极有可能随之发生改变，为了适应处理器之间新出现的数据流向，就需要硬件抽象层开发人员根据波 形组件所部属的处理器和波形组件之间的通信关系重新分配DMA缓存空间用于接收 SRIO数据并重新编译所涉及处理器的硬件抽象层软件，这不仅增加了工作量而且也导 致了硬件抽象层软件版本的不稳定，随着软件无线电应用的快速发展和波形应用的日益 丰满，人们希望硬件抽象层的通用化程度更高，能够在不修改硬件抽象层的情况下，承 载更多类型的波形应用；
2)调整DMA缓存空间的难度大且易出错，因此一旦硬件平台上的某个处理器想要调整其DMA缓存空间在内存中的位置时(例如新的波形应用需要用到被DMA缓存空 间占用的内存时)，开发人员就需要找到硬件平台上所有向该DMA缓存空间发送SRIO 数据的处理器并对其硬件抽象层软件内部的相应DMA缓存起始地址进行修改，上述操 作是一个繁琐且易出错的过程，一旦出现错误就会给后续的波形组件调试和故障排查等 增加很多工作量。
发明内容
本发明的目的在于提供一种基于缓存静态分配的硬件抽象层消息转发方法，能够在 SRIO总线传输条件下避免硬件抽象层消息覆盖，并且该方法能够有效提升硬件抽象层通用化程度以及降低DMA缓存空间的调整难度，尤其适合处理器数量不多的中、小型 硬件平台平台。
实现本发明目的的技术解决方案为：
一种基于缓存静态分配的硬件抽象层消息转发方法，包括如下步骤：
(10)初始化LD-PD表：源波形组件将目标波形组件的LD与PD的映射关系注册 到硬件抽象层中的LD-PD表中；所述源波形组件为调用硬件抽象层接口发送数据的波 形组件；所述目标波形组件为接收源波形组件所发送数据的波形组件，其与源波形组件 分别运行在不同的处理器上；所述LD为波形组件的逻辑地址；所述PD为波形组件所 运行处理器的SRIO端口地址；
(20)发送MHAL消息：源波形组件将数据封装成MHAL消息格式并发送给硬件 抽象层；
(30)检索LD-PD表：硬件抽象层以LD为索引，检索LD-PD表，获取对应的PD 值；
(40)检索PD表：硬件抽象层以PD为索引，检索PD表，获取对应的DMA缓存 序号；
(50)检索DMA缓存表：硬件抽象层以DMA缓存序号为索引，检索DMA缓存 表，获取对应的DMA缓存起始地址；
(60)转发MHAL消息：硬件抽象层以检索的PD值和DMA缓存起始地址为输入 参数，调用SRIO驱动，将MHAL消息发送到目标波形组件所运行的处理器。
本发明与现有技术相比，其显著优点为：
1、硬件抽象层通用化程度高：本发明使得硬件抽象层设计实现与波形组件之间的数 据流向完全“解耦合”，即波形组件所部属的处理器以及波形组件之间的数据流向不再影响硬件抽象层的设计，从而使得波形组件能够根据需要部属到硬件平台上的任意处理器上，这是因为本发明提供了一种缓存静态分配方法，硬件平台上的每个处理器都为外 部其它处理器静态预留了一个DMA缓存空间，确保了一个DMA缓存空间仅接收外部 一个处理器发送的SRIO数据，从而避免了数据覆盖问题，对于处理器数量不是很多的 中、小型硬件平台来说，静态预留的DMA缓存空间相比每个处理器的全部内存空间来 说，所占比例是可接受的；
2、调整DMA缓存空间的难度低：当硬件平台上的某些处理器需要调整DMA缓存 空间在内存中的位置时，开发人员仅需要更改DMA缓存表并将其下发到所有处理器的 硬件抽象层中即可，操作简单且不易出错，当硬件抽象层通过SRIO总线转发硬件抽象 层消息时，通过检索DMA缓存表便可以获得目标处理器更新后的DMA缓存空间。
下面结合附图和具体实施方式对本发明作进一步的详细描述。
附图说明
图1是MHAL消息格式示例。
图2是本发明基于缓存静态分配的硬件抽象层消息转发方法的主流程图。
图3是图2中初始化LD-PD表步骤的流程图。
图4是图2中发送MHAL消息步骤的流程图。
图5是实施例中的处理器连接关系、SRIO端口地址、DMA缓存和波形组件部属示 意图。
图6为表1，是实施例中的DMA缓存表。
图7为表2，是实施例中的GPP的PD表。
图8为表3，是实施例中的DSP1的PD表。
图9为表4，是实施例中的DSP2的PD表。
图10为表5，是实施例中的GPP的LD-PD表。
具体实施方式
如图2所示，本发明基于缓存静态分配的硬件抽象层消息转发方法，包括如下步骤：
(10)初始化LD-PD表：源波形组件将目标波形组件的LD与PD的映射关系注册 到硬件抽象层中的LD-PD表中；
所述源波形组件为调用硬件抽象层接口发送数据的波形组件；所述目标波形组件为 接收源波形组件所发送数据的波形组件，其与源波形组件分别运行在不同的处理器上；所述LD为波形组件的逻辑地址；所述PD为波形组件所运行处理器的SRIO端口地址；
如图3所示，所述(10)初始化LD-PD表步骤包括：
(11)LD值获取：源波形组件获取目标波形组件的LD值；
(12)PD值获取：源波形组件获取目标波形组件所部属的处理器的SRIO端口地 址，并将其作为目标波形组件的PD值；
(13)LD-PD注册：源波形组件调用硬件抽象层接口，将目标波形组件LD与PD 的映射关系注册到LD-PD表中。
(20)发送MHAL消息：源波形组件将数据封装成MHAL消息格式并发送给硬件 抽象层；
如图4所示，所述(20)发送MHAL消息步骤包括：
(21)数据封装：源波形组件将待发送给目标波形组件的数据封装成MHAL消息 格式；
(22)数据发送：源波形组件调用硬件抽象层接口，将封装的MHAL消息发送给 硬件抽象层。
图1为MHAL消息格式示例。
(30)检索LD-PD表：硬件抽象层以LD为索引，检索LD-PD表，获取对应的PD 值；
所述(30)检索LD-PD表步骤包括：
(31)硬件抽象层从MHAL消息中解析出LD字段的值；
(32)硬件抽象层以LD字段为索引检索LD-PD表；
(33)检索成功，返回PD值；
(34)检索失败，报错并退出。
(40)检索PD表：硬件抽象层以PD为索引，检索PD表，获取对应的DMA缓存 序号；
所述(40)检索PD表步骤中，所述PD表包括“PD值”列和“DMA缓存序号” 列；
所述“PD值”列包括硬件平台上通过SRIO交换机与本处理器互联的所有SRIO端 口地址；
所述“DMA缓存序号”列包括“PD值”列中的每个SRIO端口为本处理器静态分 配的DMA缓存的序号。
所述(40)检索PD表步骤包括：
(41)硬件抽象层以PD值为索引，检索PD表；
(42)检索成功，返回DMA缓存序号；
(43)检索失败，报错并退出。
(50)检索DMA缓存表：硬件抽象层以DMA缓存序号为索引，检索DMA缓存 表，获取对应的DMA缓存起始地址；
所述(50)检索DMA缓存表步骤中，所述DMA缓存表中包括“DMA缓存序号” 列和“DMA缓存起始地址”列；
所述“DMA缓存序号”列包括范围从1至(N-1)×(N-1)的连续序号，每个序 号唯一表示1个DMA缓存；
所述N表示硬件平台上通过交换机互联的SRIO端口数量，每个SRIO端口预留N-1个用于接收SRIO数据的DMA缓存，并将其静态地分配给外部的N-1个SRIO端口， 即1个外部SRIO端口将获得1个专用DMA缓存，硬件平台上的所有SRIO端口共计 预留出(N-1)×(N-1)个DMA缓存；
所述“DMA缓存起始地址”列包括与每个DMA缓存序号对应的DMA缓存起始地 址，且每个缓存空间大小与MHAL消息最大长度相同。
所述(50)检索DMA缓存表步骤包括：
(51)硬件抽象层以DMA缓存序号为索引检索DMA缓存表；
(52)检索成功，返回DMA缓存起始地址；
(53)检索失败，报错并退出。
(60)转发MHAL消息：硬件抽象层以检索的PD值和DMA缓存起始地址为输入 参数，调用SRIO驱动，将MHAL消息发送到目标波形组件所运行的处理器。
本发明的原理如下：
本发明在避免基于SRIO总线传输条件下的硬件抽象层消息覆盖问题的基础上，以提升硬件抽象层的通用化程度为目标，依据SRIO总线的技术特点，提出一种基于缓存 静态分配的硬件抽象层消息转发方法，尤其适用于处理器数量不多的中、小型硬件平台。
本发明避免硬件抽象层消息覆盖问题的主要原理就是避免多个处理器向同一个处 理器的同一个DMA缓存空间发送硬件抽象层消息，即确保一个DMA缓存空间只能固 定接收外部某一个处理器发送过来的硬件抽象层消息，本发明能够提升硬件抽象层的通 用化程度的主要原理是硬件平台上的每个处理器不管是否有实际需要，事先都为外部的 每个处理器静态预留了一个专用DMA缓存空间用于接收其发送过来的SRIO数据。假 设硬件平台包含N个具有SRIO端口的处理器，处理器之间通过SRIO交换机进行互联。 本发明的主要原理具体可以从以下几点进行描述：
1、缓存静态分配
每个处理器预留N-1个DMA缓存空间，每个DMA缓存空间大小与MHAL消息最 大长度相同，并静态地分配给外部的N-1个处理器，即每个DMA缓存空间固定地预留 给外部的某一个处理器，用于接收其通过SRIO总线发送过来的硬件抽象层消息，从而 避免了多个外部处理器向同一个DMA缓存发送数据的情况，从根本上避免了“数据覆 盖”问题。
2、DMA缓存管理
N个处理器共计预留(N-1)×(N-1)个DMA缓存，将这些缓存从1开始编号， 每个编号对应一个DMA缓存地址，从而构建了一个DMA缓存表，DMA缓存表被保存 在每个处理器的硬件抽象层中，DMA缓存表能够使硬件抽象层升级更容易，例如：当 某个处理器需要调整DMA缓存在内存中的位置时，即需要修改DMA缓存起始地址时， 其仅需要修改DMA缓存表中相应的DMA缓存起始地址并将修改后的DMA缓存表下 发到所有处理器的硬件抽象层即可，简单且不易出错。
3、物理地址(PD)管理
本发明将物理地址PD定义为SRIO地址，但硬件抽象层仅依据PD是无法通过SRIO总线正确转发硬件抽象层消息的，还需要获得PD对应的DMA缓存起始地址。DMA缓 存起始地址的获取需要依靠PD表和DMA缓存表来完成，PD表记录了硬件平台上的所 有PD(即所有SRIO端口的地址)和每个PD为本处理器预留的DMA缓存的序号。硬 件抽象层在转发消息时，以PD值为索引检索PD表可以获得DMA缓存序号，再以DMA 缓存序号为索引检索DMA缓存表可得到DMA缓存起始地址，此时，以PD值和DMA 缓存起始地址为参数调用SRIO驱动程序便可将MAHL消息发送到目标处理器为本处理 器预留的DMA缓存空间中。
为了使本发明的目的、技术方案及优点更加清楚，以下结合附图、附表及实施例，对本申请进一步详细说明。应当理解为，此处描述的具体实施例仅仅用以解释本申请， 并不用于限定本申请。
在一实施例中，硬件平台上处理器的互联结构，如图5所示，1个GPP处理器和2 个DSP处理器通过SRIO交换机进行互联，GPP的SRIO端口地址为0x10、DSP1的SRIO 端口地址为0x11、DSP2的SRIO端口地址为0x12。GPP对外预留2个DMA缓存空间， 其起始地址分别为0x1FFF1000和0x1FFF2000；DSP1对外预留2个DMA缓存空间， 其起始地址分别为0x00901000和0x00902000；DSP2对外预留2个DMA缓存空间，其 起始地址分别为0x00091000和0x00092000。将所有预留的DMA缓存汇总后构建DMA 缓存表，如表1所示；每个处理器将自己预留的DMA缓存静态分配给外部所有处理器， 分配结束后，每个处理器便可以构建属于自己的PD表，GPP的PD表如表2所示，DSP1 的PD表如表3所示，DSP2的PD表如表4所示。另外，假设GPP处理器上部属了LD 为0x20的波形组件，DSP1处理器上部属了LD为0x21的波形组件，DSP2了处理器上 部属了LD为0x22的波形组件，组件之间的通信关系是：GPP波形组件向DSP1波形组 件和DSP2波形组件发送硬件抽象层消息，则基于本发明的硬件抽象层消息转发方法， GPP硬件抽象层消息的转发过程如下：
(10)初始化LD-PD表：GPP波形组件初始化LD-PD表，将LD 0x21和PD 0x11、 LD0x22和PD 0x12的对应关系注册到LD-PD表中，如表5所示；
(20)发送MHAL消息：假设当前GPP波形组件向DSP1波形组件发送数据，则 GPP波形组件将数据构建成LD为0x21的MHAL消息，并调用标准接口将其发送给硬 件抽象层；GPP硬件抽象层收到MHAL消息后，解析出LD为0x21；
(30)检索LD-PD表：GPP硬件抽象层以LD值0x21为索引检索LD-PD表，得 到PD值为0x11；
(40)检索PD表：GPP硬件抽象层以PD值0x11为索引检索PD表，得到DMA 缓存序号值为3；
(50)检索DMA缓存表：GPP硬件抽象层以DMA缓存序号3为索引检索DMA 缓存表，得到DMA缓存地址0x00901000；
(60)转发MHAL消息：GPP硬件抽象层以PD值0x11和DMA缓存地址 0x00901000作为参数调用SRIO驱动将MAHL消息发送出去。
本发明硬件平台上的任意处理器之间都能够实现硬件抽象层消息的可靠转发；硬件 抽象层升级容易，当硬件平台上的处理器需要调整DMA缓存起始地址时，用户仅需要 更改DMA缓存表并将其下发到所有处理器的硬件抽象层中即可，不需要对硬件抽象层 代码进行修改。

Claims (7)

1.一种基于缓存静态分配的硬件抽象层消息转发方法，其特征在于，包括如下步骤：
(10)初始化LD-PD表：源波形组件将目标波形组件的LD与PD的映射关系注册到硬件抽象层中的LD-PD表中；所述源波形组件为调用硬件抽象层接口发送数据的波形组件；所述目标波形组件为接收源波形组件所发送数据的波形组件，其与源波形组件分别运行在不同的处理器上；所述LD为波形组件的逻辑地址；所述PD为波形组件所运行处理器的串行高速总线SRIO端口地址；
(20)发送MHAL消息：源波形组件将数据封装成硬件抽象层MHAL消息格式并发送给硬件抽象层；
(30)检索LD-PD表：硬件抽象层以LD为索引，检索LD-PD表，获取对应的PD值；
(40)检索PD表：硬件抽象层以PD为索引，检索PD表，获取对应的直接存储器访问DMA缓存序号；
(50)检索DMA缓存表：硬件抽象层以DMA缓存序号为索引，检索DMA缓存表，获取对应的DMA缓存起始地址；
(60)转发MHAL消息：硬件抽象层以检索的PD值和DMA缓存起始地址为输入参数，调用SRIO驱动，将MHAL消息发送到目标波形组件所运行的处理器；
所述(10)初始化LD-PD表步骤包括：
(11)LD值获取：源波形组件获取目标波形组件的LD值；
(12)PD值获取：源波形组件获取目标波形组件所部属的处理器的SRIO端口地址，并将其作为目标波形组件的PD值；
(13)LD-PD注册：源波形组件调用硬件抽象层接口，将目标波形组件LD与PD的映射关系注册到LD-PD表中。
2.根据权利要求1所述的硬件抽象层消息转发方法，其特征在于，所述(20)发送MHAL消息步骤包括：
(21)数据封装：源波形组件将待发送给目标波形组件的数据封装成MHAL消息格式；
(22)数据发送：源波形组件调用硬件抽象层接口，将封装的MHAL消息发送给硬件抽象层。
3.根据权利要求1所述的硬件抽象层消息转发方法，其特征在于，所述(30)检索LD-PD表步骤包括：
(31)硬件抽象层从MHAL消息中解析出LD字段的值；
(32)硬件抽象层以LD字段为索引检索LD-PD表；
(33)检索成功，返回PD值；
(34)检索失败，报错并退出。
4.根据权利要求1所述的硬件抽象层消息转发方法，其特征在于：
所述(40)检索PD表步骤中，所述PD表包括“PD值”列和“DMA缓存序号”列；
所述“PD值”列包括硬件平台上通过SRIO交换机与本处理器互联的所有SRIO端口地址；
所述“DMA缓存序号”列包括“PD值”列中的每个SRIO端口为本处理器静态分配的DMA缓存的序号。
5.根据权利要求4所述的硬件抽象层消息转发方法，其特征在于，所述(40)检索PD表步骤包括：
(41)硬件抽象层以PD值为索引，检索PD表；
(42)检索成功，返回DMA缓存序号；
(43)检索失败，报错并退出。
6.根据权利要求1所述的硬件抽象层消息转发方法，其特征在于：
(50)检索DMA缓存表步骤中，所述DMA缓存表中包括“DMA缓存序号”列和“DMA缓存起始地址”列；
所述“DMA缓存序号”列包括范围从1至(N-1)×(N-1)的连续序号，每个序号唯一表示1个DMA缓存；
所述N表示硬件平台上通过交换机互联的SRIO端口数量，每个SRIO端口预留N-1个用于接收SRIO数据的DMA缓存，并将其静态地分配给外部的N-1个SRIO端口，即1个外部SRIO端口将获得1个专用DMA缓存，硬件平台上的所有SRIO端口共计预留出(N-1)×(N-1)个DMA缓存；
所述“DMA缓存起始地址”列包括与每个DMA缓存序号对应的DMA缓存的起始地址，且每个缓存空间大小与MHAL消息的最大长度相同。
7.根据权利要求6所述的硬件抽象层消息转发方法，其特征在于，所述(50)检索DMA缓存表步骤包括：
(51)硬件抽象层以DMA缓存序号为索引检索DMA缓存表；
(52)检索成功，返回DMA缓存起始地址；
(53)检索失败，报错并退出。
CN201911060265.XA 2019-11-01 2019-11-01 基于缓存静态分配的硬件抽象层消息转发方法 Active CN110855552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911060265.XA CN110855552B (zh) 2019-11-01 2019-11-01 基于缓存静态分配的硬件抽象层消息转发方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911060265.XA CN110855552B (zh) 2019-11-01 2019-11-01 基于缓存静态分配的硬件抽象层消息转发方法

Publications (2)

Publication Number Publication Date
CN110855552A CN110855552A (zh) 2020-02-28
CN110855552B true CN110855552B (zh) 2021-09-03

Family

ID=69599475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911060265.XA Active CN110855552B (zh) 2019-11-01 2019-11-01 基于缓存静态分配的硬件抽象层消息转发方法

Country Status (1)

Country Link
CN (1) CN110855552B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112260747B (zh) * 2020-10-19 2021-06-15 中国人民解放军国防科技大学 机载协同控制与中继传输系统
CN113253640B (zh) * 2021-04-25 2022-07-15 湖南航天机电设备与特种材料研究所 飞控计算机及其通用硬件抽象层

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562559A (zh) * 2008-04-15 2009-10-21 大唐移动通信设备有限公司 一种串行Rapid IO链路数据传输的方法及装置
WO2017007510A1 (en) * 2014-07-07 2017-01-12 Symphony Teleca Corporation Remote embedded device update platform apparatuses, methods and systems
CN107248867A (zh) * 2017-05-24 2017-10-13 中国航空无线电电子研究所 基于srio的dsp上mhal的实现方法
CN109408419A (zh) * 2018-10-11 2019-03-01 湖南理工学院 Dsp硬件抽象层和dsp处理器
CN109656861A (zh) * 2018-10-22 2019-04-19 上海无线电设备研究所 一种基于srio总线的多核并行信号处理系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547367B (zh) * 2018-11-09 2021-07-16 中国航空无线电电子研究所 基于sca的软件无线电平台

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562559A (zh) * 2008-04-15 2009-10-21 大唐移动通信设备有限公司 一种串行Rapid IO链路数据传输的方法及装置
WO2017007510A1 (en) * 2014-07-07 2017-01-12 Symphony Teleca Corporation Remote embedded device update platform apparatuses, methods and systems
CN107248867A (zh) * 2017-05-24 2017-10-13 中国航空无线电电子研究所 基于srio的dsp上mhal的实现方法
CN109408419A (zh) * 2018-10-11 2019-03-01 湖南理工学院 Dsp硬件抽象层和dsp处理器
CN109656861A (zh) * 2018-10-22 2019-04-19 上海无线电设备研究所 一种基于srio总线的多核并行信号处理系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《ISO/IEC/IEEE International Standard-Systems and software engineering--Vocabulary》;ISO/IEC/IEEE 24765:2010(E);《IEEE》;20101231;全文 *
《基于RapidIO的FPGA硬件抽象层设计》;羿昌宇 等;《航空电子技术》;20150930;第46卷(第3期);全文 *

Also Published As

Publication number Publication date
CN110855552A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
US11169743B2 (en) Energy management method and apparatus for processing a request at a solid state drive cluster
US12197791B2 (en) Method, bridging device, system and medium of virtualization processing of storage device
CN111654519B (zh) 用于传输数据处理请求的方法和装置
US11726951B2 (en) Packet transmission method and apparatus
CN109408419B (zh) Dsp硬件抽象层和dsp处理器
CN110855552B (zh) 基于缓存静态分配的硬件抽象层消息转发方法
CN108141471B (zh) 压缩数据的方法、装置和设备
WO2021078197A1 (zh) 内嵌处理器进行快速数据通信的方法、装置及存储介质
CN113141405B (zh) 服务访问方法、中间件系统、电子设备和存储介质
CN113127138A (zh) 虚拟化网络功能部署方法、装置和系统
WO2019141157A1 (zh) 一种核间数据传输的装置和方法
CN116737618A (zh) Fpga架构、器件、数据处理方法、系统及存储介质
CN104252416B (zh) 一种加速器以及数据处理方法
CN114679349B (zh) 一种数据通信方法及装置
CN110109848B (zh) Dsp硬件抽象层以及dsp处理器
WO2024078006A1 (zh) 芯片的地址重构方法、装置以及电子设备、存储介质
US20220350772A1 (en) Control system, switch, and method for controlling execution device
CN110908811B (zh) 基于缓存动态分配的硬件抽象层消息转发方法
CN110932737A (zh) Sca波形组件组合部属方法
US20250379819A1 (en) Data transmission method based on cloud network, apparatus, electronic device, and storage medium
CN118760627B (zh) 地址更新装置及方法、处理器和芯片
CN220509429U (zh) 一种基于CXL的SoC服务器和电子设备
CN116225742B (zh) 一种消息分发方法、设备以及存储介质
WO2024164780A1 (zh) 一种共享虚拟内存管理方法及装置
CN107357853B (zh) 一种redis控制台的操作方法、装置及计算机系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant