CN110832695A - 集成有金属-氧化物-金属(mom)电容器的芯片上共面波导(cpw)传输线 - Google Patents

集成有金属-氧化物-金属(mom)电容器的芯片上共面波导(cpw)传输线 Download PDF

Info

Publication number
CN110832695A
CN110832695A CN201880043290.4A CN201880043290A CN110832695A CN 110832695 A CN110832695 A CN 110832695A CN 201880043290 A CN201880043290 A CN 201880043290A CN 110832695 A CN110832695 A CN 110832695A
Authority
CN
China
Prior art keywords
ground plane
coplanar waveguide
capacitor
fingers
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880043290.4A
Other languages
English (en)
Inventor
成海涛
金章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110832695A publication Critical patent/CN110832695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/30—Auxiliary devices for compensation of, or protection against, temperature or moisture effects ; for improving power handling capability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0227—Split or nearly split shielding or ground planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种共面波导可以包括在第一互连层级处在第一接地平面与第二接地平面之间延伸的第一传输线。共面波导还可以包括在第二互连层级处的屏蔽层。屏蔽层可以包括耦合到第一接地平面的第一组导电指。第一组导电指可以与耦合到第二接地平面的第二组导电指相互交叉。仅电介质层可以在第一组导电叉指与第二组导电叉指之间。第一接地平面、第二接地平面、电介质层和屏蔽层可以形成电容器。

Description

集成有金属-氧化物-金属(MOM)电容器的芯片上共面波导 (CPW)传输线
相关申请的交叉引用
本申请要求于2017年6月29日提交的题为“集成有金属-氧化物-金属(MOM)电容器的芯片上共面波导(CPW)传输线(ON-CHIP COPLANAR WAVEGUIDE(CPW)TRANSMISSION LINEINTEGRATED WITH METAL-OXIDE-METAL(MOM)CAPACITORS)”的美国临时专利申请No.62/526,538的权益，其公开内容明确地通过整体引用并入本文。
技术领域
本公开总体上涉及无线通信系统，并且更具体地涉及集成有金属-氧化物-金属(MOM)电容器的芯片上共面波导(CPW)传输线。
背景技术
有源器件的电互连可以存在于系统阶层的每个层级处，范围从最低系统层级到最高系统层级。例如，互连层可以将不同器件在集成电路上连接在一起。随着集成电路变得越来越复杂，更多的互连层提供器件之间的电连接。最近，由于目前在现代电子设备中互连的大量器件，电路的互连层级的数目已经大大增加。用于支持器件数目增加的互连层级的数目增加涉及更复杂的过程。
这些互连层可以提供用于在高频电路设计中互连集成电路(IC)器件的传输线结构。例如，高频电路设计可以使用共面波导作为传输线以支持通过毫米波频率的射频(RF)。这些高频设计可以实现毫米波通信系统，其能够用共面波导代替和/或补充微带，以传送极高频无线电信号。
传统的共面波导电路包括在两个接地平面之间制造的导体。接地平面和导体可以被制造在电介质衬底或其他类似电路材料的表面上。该配置称为接地-信号-接地(GSG)传输线结构。也就是说，共面波导包括由布置在同一几何平面中的各种导体阵列组成的平面传输线结构。
共面波导包括与有源导体相邻的宽条形式的其主接地。这些传输线结构可以使用与有源信号导体共面的接地导体，以提供信号返回路径。信号返回路径可以与有源导体在同一互连(例如，金属化)层上。不幸的是，这种布置虽然提高了性能，却减少了可用互连的数目，因为信号返回线会占用布线区域。
发明内容
一种共面波导可以包括在第一互连层级处在第一接地平面与第二接地平面之间延伸的第一传输线。共面波导还可以包括在第二互连层级处的屏蔽层。屏蔽层可以包括耦合到第一接地平面的第一组导电指。第一组导电指可以与耦合到第二接地平面的第二组导电指相互交叉。仅电介质层可以在第一组导电叉指与第二组导电叉指之间。第一接地平面、第二接地平面、电介质层和屏蔽层可以形成电容器。
一种用于制造共面波导的方法可以包括制造在第一互连层级处在第一接地平面与第二接地平面之间延伸的第一传输线。该方法还可以包括在第二互连层级处制造与第二组屏蔽层指状件相互交叉的第一组屏蔽层指状件。仅电介质层可以在第一组屏蔽层指状件与第二组屏蔽层指状件之间。该方法还可以包括利用第一组过孔将第一组屏蔽层指状件电耦合到第一接地平面。该方法还可以包括利用第二组过孔将第二组屏蔽层指状件电耦合到第二接地平面。
一种共面波导可以包括第一传输装置。第一传输装置可以在第一互连层级处在第一接地平面与第二接地平面之间延伸。共面波导还可以包括在第二互连层级处的屏蔽层。屏蔽层可以包括耦合到第一接地平面的第一组导电指。第一组导电指可以与耦合到第二接地平面的第二组导电指相互交叉。仅电介质层可以在第一组导电叉指与第二组导电叉指之间。第一接地平面、第二接地平面、电介质层和屏蔽层可以形成电容器。
下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这种等效构造没有脱离所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解关于其组织和操作方法以及其他目的和优点而被认为是本公开的特征的新颖特征。然而，应当清楚地理解，每个附图被提供仅用于说明和描述的目的，并不旨在作为本公开的范围的定义。
附图说明
为了更完整地理解本公开，现在参考结合附图给出的以下描述。
图1是采用无源器件的射频(RF)前端(RFFE)模块的示意图。
图2A和2B示出了传统的地面-信号-地面(GSG)传输线结构。
图3是示出包括互连堆叠的集成电路(IC)器件的截面，该互连堆叠包含金属-氧化物-金属(MOM)电容器结构。
图4A和4B示出了根据本公开的各方面的具有电容器的共面波导传输线结构。
图5A和5B示出了根据本公开的各方面的具有电容器的共面波导传输线结构。
图6是示出根据本公开的一方面的用于将共面波导传输线结构与电容器集成的方法的工艺流程图。
图7是示出其中可以有利地采用本公开的配置的示例性无线通信系统的框图。
图8是示出根据一种配置的用于半导体部件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而非旨在表示可以实践本文中描述的概念的仅有配置。详细描述包括具体细节，以便提供对各种概念的透彻理解。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了公知的结构和部件，以避免模糊这些概念。
如本文所述，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。如本文所述，在整个说明书中使用的术语“示例性”是指“用作示例、实例或说明”，并且不必一定被解释为比其他示例性配置优选或有利。如本文所述，在整个说明书中使用的术语“耦合”是指“连接，无论直接地还是通过中间连接(例如，开关)间接地，无论是电气、机械还是以其他方式”，并且不必限于物理连接。另外，连接可以使得对象被永久地连接或者可释放地连接。连接可以通过开关进行。如本文所述，在整个说明书中使用的术语“接近”是指“相邻、非常靠近、紧邻或接近”。如本文所述，在整个说明书中使用的术语“在……上”在某些配置中是指“直接在……上”，并且在其他配置中是指“间接在……上”。
有源器件的电互连可以存在于系统阶层的每个层级处，范围从最低系统层级到最高系统层级。特别地，互连层可以将不同器件在集成电路(IC)上连接在一起。随着集成电路变得越来越复杂，更多的互连层提供这些器件之间的电连接。最近，由于目前在现代移动射频(RF)设备中互连的大量器件，电路的互连层级的数目已经大大增加。用于支持器件数目增加的互连层级的数目增加涉及更复杂的过程。
这些互连层可以提供用于在高频电路设计中互连IC器件的传输线结构。这些高频电路设计可以使用共面波导作为传输线，以通过毫米波频率支持RF。例如，高频设计可以实现毫米波通信系统，其能够用共面波导代替和/或补充微带，以传送极高频无线电信号。
传统的共面波导电路包括在两个接地平面之间制造的导体。接地平面和导体可以被制造在电介质衬底或其他类似电路材料的表面上。该配置称为接地-信号-接地(GSG)或接地-信号-信号-接地(GSSD)传输线结构。也就是说，共面波导包括由布置在同一几何平面中的各种导体阵列组成的平面传输线结构。
共面波导包括与有源导体相邻的宽条形式的其主接地。这些传输线结构使用与信号导体共面的接地导体，以在与有源导体相同的互连(例如，金属化)层上提供信号返回路径。不幸的是，这种布置虽然确保了最佳性能，却减少了可以提供的互连的数目，因为信号返回线会占用在移动RF设备中非常宝贵的布线区域。
移动RF设备中的无源器件可以包括高性能电容器部件。例如，模拟集成电路使用各种类型的无源器件，诸如集成电容器。这些集成电容器可以包括金属-氧化物-半导体(MOS)电容器、pn结电容器、金属-绝缘体-金属(MIM)、多晶硅对多晶硅电容器(poly-to-poly capacitor)、金属-氧化物-金属(MOM)电容器以及其他类似的电容器结构。电容器通常是在集成电路中用于存储电荷的无源元件。例如，平行板电容器通常使用极板或与极板之间的绝缘材料导电的结构制成。给定电容器的存储量或电容取决于极板和绝缘体的材料、极板的面积以及极板之间的间距。绝缘材料通常是电介质材料。
由于很多设计将电容器放置在芯片的衬底上，因此这些平行板电容器可能会在半导体芯片上占用很大面积。不幸的是，这种方法占用了大量的衬底面积，这减小了有源器件的可用面积。另一方法是产生竖直结构，其可以被称为竖直平行板(VPP)电容器。可以通过将互连层堆叠在芯片上来产生VPP电容器结构。
然而，VPP电容器结构具有较低的电容存储或较低的“密度”，因为这些结构不会存储大量电荷。具体地，用于制造VPP电容器的互连和过孔层互连迹线的尺寸可能非常小。VPP结构中互连线和过孔层导电迹线之间的间距受设计规则的限制，这通常导致实现用于这种结构的某个期望电容需要的面积很大。尽管被描述为“竖直的”，但是这些结构可以在基本上垂直于衬底的表面的任何方向上，或者呈基本不平行于衬底的其他角度。
MOM电容器是VPP电容器的一个示例。MOM电容器由于其有益的特性而成为使用最广泛的电容器之一。特别地，相对于其他电容器结构，MOM电容器可以是半导体工艺中的高质量电容器，而不会导致额外处理步骤的代价。MOM电容器结构通过使用由成组叉指产生的边缘电容来实现电容。也就是说，MOM电容器利用由金属化层和布线迹线形成的极板之间的横向电容耦合。
本公开的各个方面将接地-信号-接地(GSG)或接地-信号-信号-接地(GSSG)传输线结构与电容器(例如，MOM电容器)集成在一起。用于制造这些MOM电容器的工艺流程可以包括前道制程(FEOL)工艺、中间制程(MOL)工艺和后道制程(BEOL)工艺。应当理解，术语“层”包括膜，并且除非另有说明，否则不应当被解释为指示竖直或水平厚度。如本文中所述，术语“衬底”可以是指切割晶片的衬底，或者可以是指未切割晶片的衬底。类似地，术语芯片和管芯可以互换使用，除非这种互换会增加可信度。
如上所述，后道制程互连层可以是指用于电耦合到集成电路的前道制程有源器件的导电互连层(例如，金属一(M1)、金属二(M2)、金属三(M3)、金属四(M4)等)。后道制程互连层可以电耦合到用于例如将M1连接到集成电路的氧化物扩散(OD)层的中间制程互连层。后道制程第一过孔(V2)可以将M2连接到M3或其他后道制程互连层。
片上传输线可以在毫米波射频集成电路(RFIC)中用于互连以及功率传输。不幸的是，由于信号线在接地线之间，所以这些片上传输线占据片上面积的很大一部分。根据本公开的各方面，用于屏蔽信号线的区域用于形成电容器(例如，MOM电容器)。也就是说，被占据用于屏蔽信号线的未使用区域被重新用于形成电容器，同时还屏蔽传输线。接地线通过电容器在RF频率处保持良好连接，而在较低频率处保持隔离。
一种共面波导可以包括在第一互连层级处在第一接地平面与第二接地平面之间延伸的第一传输线。波导还包括在第二互连层级处的屏蔽层。屏蔽层可以包括耦合到第一接地平面并且与耦合到第二接地平面的第二组导电指相互交叉的第一组导电指。电介质层可以在第一组叉指与第二组叉指之间。没有附加导电部件的电介质层位于指状件之间。第一接地平面、第二接地平面、电介质层和屏蔽层可以形成电容器。
图1是采用无源器件的射频(RF)前端(RFFE)模块100的示意图，该无源器件包括可以集成有共面波导传输线的电容器116。RF前端模块100包括功率放大器102、双工器/滤波器104和射频(RF)开关模块106。功率放大器102将信号放大到某个功率水平以进行传输。双工器/滤波器104根据各种不同的参数(包括频率、插入损耗、拒绝或其他类似参数)对输入/输出信号进行滤波。另外，RF开关模块106可以选择输入信号的某些部分以传递到RF前端模块100的其余部分上。
射频(RF)前端模块100还包括调谐器电路装置112(例如，第一调谐器电路装置112A和第二调谐器电路装置112B)、双工器190、电容器116、电感器118、接地端子115和天线114。调谐器电路装置112(例如，第一调谐器电路装置112A和第二调谐器电路装置112B)包括诸如调谐器、便携式数据输入端子(PDET)和管家模数转换器(HKADC)等部件。调谐器电路装置112可以对天线114执行阻抗调谐(例如，电压驻波比(VSWR)优化)。RF前端模块100还包括耦合到无线收发器(WTR)120的无源组合器108。无源组合器108组合来自第一调谐器电路装置112A和第二调谐器电路装置112B的检测功率。无线收发器120处理来自无源组合器108的信息，并且将该信息提供给调制解调器130(例如，移动站调制解调器(MSM))。调制解调器130向应用处理器(AP)140提供数字信号。
如图1所示，双工器190位于调谐器电路装置112的调谐器部件与电容器116、电感器118和天线114之间。双工器190可以放置在天线114与调谐器电路装置112之间，以从RF前端模块100向包括无线收发器120、调制解调器130和应用处理器140的芯片组提供高系统性能。双工器190还在高频带频率和低频带频率上执行频域复用。在双工器190对输入信号执行其频率复用功能之后，双工器190的输出被馈送到包括电容器116和电感器118的可选的LC(电感器/电容器)网络。当需要时，LC网络可以为天线114提供额外的阻抗匹配部件。然后，由天线114发射或接收具有特定频率的信号。尽管示出了单个电容器和电感器，但是也可以考虑多个部件。
图2A和2B是接地-信号-接地(GSG)配置的传统共面波导传输线结构的示意图。代表性地，图2A示出了包括在两个接地平面210之间的有源导体220的共面波导传输线结构200。两个接地平面210和有源导体220可以被制造在电介质衬底或其他类似电路材料(未示出)的表面上。该配置称为接地-信号-接地(GSG)传输线结构。也就是说，共面波导包括平面传输线结构，该平面传输线结构由同一几何平面中的各种导体阵列组成并且被例如屏蔽层230屏蔽。屏蔽层230可以通过过孔240耦合到两个接地平面210。
图2B示出了包括与有源导体(例如，220)相邻的宽条(例如，210)形式的主接地的传统共面波导的3D视图250。这些传输线结构使用与信号导体共面的接地导体，以在与有源导体相同的互连(例如，金属化)层上提供信号返回路径。不幸的是，这种布置虽然确保了高性能，却减少了可以提供的互连的数目，因为信号返回线会占用布线区域。
如图2A进一步所示，通过过孔240耦合到两个接地平面210的屏蔽层230也占用在移动射频(RF)设备中非常宝贵的空间。诸如共面波导传输线结构200等片上传输线可以在毫米波射频集成电路(RFIC)中用于互连以及功率传输。不幸的是，当信号线在接地线之间时，这些片上传输线占据芯片上面积的很大一部分。根据本公开的各方面，屏蔽层230可以被重新配置为结合无源器件，诸如电容器，如图3所示。
电容器广泛用于模拟集成电路。图3是示出包括互连堆叠310的模拟集成电路(IC)器件300的截面的框图。IC器件300的互连堆叠310包括位于半导体衬底(例如，切割硅晶片)302上的多个导电互连层(例如，M1、……、M9、M10)。半导体衬底302支撑金属-氧化物-金属(MOM)电容器360。在该示例中，MOM电容器360形成在M3和M4互连层中。MOM电容器360使用互连堆叠310的导电互连层(例如，M3和M4)由不同极性的横向导电指形成。电介质(未示出)在导电指之间。在本公开的各方面，仅电介质层在导电指之间。
在该示例中，MOM电容器360形成在互连堆叠310的下部导电互连层(例如，M1-M4)内。互连堆叠310的下部导电互连层具有较小的互连宽度和空间。例如，对于信号线，下部导电互连层的尺寸可以具有比顶部导电互连层小至少10倍的宽度和空间。下部导电互连层的较小的互连宽度和空间使得能够形成具有增加的电容密度的MOM电容器。如图3所示，MOM电容器360利用由导电互连(例如，布线和过孔)的标准金属化形成的指状物(例如，350、370)之间的横向(层内)电容耦合340。
在本公开的各方面，一种共面波导可以包括在第一互连层级处在第一接地平面与第二接地平面之间延伸的第一传输线。波导还包括在第二互连层级处的屏蔽层。屏蔽层可以包括耦合到第一接地平面并且与耦合到第二接地平面的第二组导电指(例如，370-1、370-2)相互交叉的第一组导电指(例如，350-1、350-2、350-3)。电介质材料位于叉指之间。第一接地平面、第二接地平面和屏蔽层可以形成MOM电容器。MOM电容器还可以为传输线提供屏蔽。传输线结构的屏蔽层中的MOM电容器在图4A和4B中进一步描述。
图4A和4B示出了根据本公开的各方面的具有电容器的共面波导传输线结构。例如，共面波导传输线结构可以是接地-信号-接地(GSG)传输线结构。
参考图4A，共面波导传输线结构400包括电容器440。根据各方面，共面波导传输线结构400可以在芯片上或在印刷电路板(PCB)上。共面波导传输线结构400可以包括在接地平面410(例如，第一接地平面410-1和第二接地平面410-2)之间延伸的信号线420(例如，第一传输线)。例如，信号线420可以传送RF信号，并且可以被制造在上部互连层(例如，金属7(M7)或金属8(M8))处。通过上部互连层(例如，M7/M8)的RF信号的传送确保了减少的RF信号损失和改善的RF信号完整性。
根据本公开的各方面，共面波导传输线结构400还可以包括屏蔽层430。例如，屏蔽层430可以包括导电迹线(例如，金属或多晶硅)。屏蔽层430可以包括与第二组导电指434相互交叉的第一组导电指432。在该示例中，屏蔽层430被制造在下部互连层(例如，金属1(M1)或中间制程(MOL)互连层(M0))处。第一组导电指432耦合到第一接地平面410-1。另外，第二组导电指434耦合到第二接地平面410-2。在该示例中，第一组导电指432和第二组导电指434中的每个导电指延伸越过信号线420。
根据本公开的附加方面，电介质层(未示出)可以在相互交叉以形成电容器440的第一组导电指432与第二组导电指434之间。导电指432可以通过第一组过孔(未示出)耦合到第一接地平面410-1。另外，第二组导电指434可以通过第二组过孔(未示出)耦合到第二接地平面410-2。例如，过孔可以被制造在接地平面410下方的互连层级处，例如在与第一组导电指432和第二组导电指434相同的层级(例如，过孔1(V1)或过孔0(V0))处。
根据本公开的各方面，接地平面410(例如，410-1、410-2)、电介质层和屏蔽层430可以形成电容器440。例如，电容器440可以是形成在RF信号路径的屏蔽层430中的MOM(金属-氧化物-金属)电容器。屏蔽层430处的电容器440还可以为信号线420提供屏蔽。接地平面410可以通过电容器440在RF频率处保持良好连接，而在较低频率处保持隔离。
图4B示出了图4A的共面波导传输线结构400的3D视图。如上所述，共面波导传输线结构400可以包括在接地平面410(例如，410-1、410-2)之间的信号线420。信号线420可以处于第一互连层级(例如，M7/M8)处。屏蔽层430可以处于第一互连层级下方的第二互连层级(例如，M1/M0)处。电容器440可以由相互交叉以捕获边缘电容的第一组导电指432和第二组导电指434形成。
图5A和5B示出了根据本公开的各方面的具有电容器的共面波导传输线结构。例如，共面波导传输线结构可以是接地-信号-信号-接地(GSSG)传输线结构。
参考图5A，根据本公开的各方面，共面波导传输线结构500包括电容器540。例如，共面波导传输线结构500可以包括在接地平面510(例如，第一接地平面510-1和第二接地平面510-2)之间的第一信号线520(例如，第一传输线)和第二信号线522(例如，第二传输线)。第一信号线520和第二信号线522可以用于差分信号。屏蔽层530可以包括第一组导电指532和第二组导电指534。在这种配置中，第一组导电指532耦合到第一接地平面510-1。另外，第二组导电指534耦合到第二接地平面510-2，并且每个导电指都可以延伸越过第一信号线520和第二信号线522两者。
图5B示出了图5A的共面波导传输线结构500的3D视图。根据本公开的各方面，第一信号线520和第二信号线522可以处于第一互连层级(例如，M7/M8)处。屏蔽层530可以处于第一互连层级下方的第二互连层级(例如，M1/M0)处。电容器540(例如，MOM电容器)可以由与第二组导电指534相互交叉的第一组导电指532形成。在这种配置中，电容器540可以比如图4A和4B所示的电容器440宽，因为第一组导电指532和第二组导电指534分别相对于第一接地平面510-1和第二接地平面510-2越过第一信号线520和第二信号线522两者延伸更远。根据本公开的各方面，可以包括多于两个信号线。例如，除了第一信号线520和第二信号线522，还可以包括第三信号线。
包括屏蔽层中的MOM电容器的片上传输线可以使得用于互连的毫米波射频集成电路(RFIC)应用能够传递功率。根据本公开的各方面，MOM电容器形成在屏蔽层的区域中以用于屏蔽信号线。这些电容器起到存储能量和屏蔽信号线的双重目的。接地线通过MOM电容器在RF频率处保持良好连接，而在较低频率处保持隔离。
图6是示出根据本公开的一方面的用于制造共面波导的方法600的工艺流程图。在框602中，在第一互连层级处制造在第一接地平面与第二接地平面之间延伸的第一传输线，例如，如图4A-5B所示。在框604中，在第二互连层级处制造第一组屏蔽层指状件并且使其与第二组屏蔽层指状件相互交叉。第一组屏蔽层指状件和第二组屏蔽层指状件可以是如图4A和4B所示的第一组导电指432和第二组导电指434。电介质材料可以沉积在叉指之间。在框606中，通过第一组过孔将第一组屏蔽层指状件电耦合到第一接地平面。在框608中，通过第二组过孔将第二组屏蔽层指状件电耦合到第二接地平面。
根据本公开的另一方面，描述了一种共面波导。在一种配置中，共面波导包括第一传输装置和第二传输装置。在一种配置中，第一传输装置可以是例如如图5A和5B所示的第一信号线520。在一种配置中，第二传输装置可以是例如如图5A和5B所示的第二信号线522。在另一方面，前述装置可以是被配置为执行前述装置所记载的功能的任何结构或任何材料。
图7是示出可以在其中有利地采用本公开的一方面的示例性无线通信系统700的框图。出于说明的目的，图7示出了三个远程单元720、730和750以及两个基站740。将认识到，无线通信系统可以具有更多远程单元和基站。远程单元720、730和750包括IC器件725A、725B和725C，这些IC器件包括所公开的共面波导。将认识到，其他设备也可以包括所公开的共面波导，诸如基站、交换机设备和网络设备。图7示出了从基站740到远程单元720、730和750的前向链路信号780以及从远程单元720、730和750到基站740的反向链路信号790。
在图7中，远程单元720被示出为移动电话，远程单元730被示出为便携式计算机，并且远程单元750被示出为无线本地回路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数据助理等便携式数据单元、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备等固定位置数据单元、或者存储或检索数据或计算机指令的其他设备、或其组合。尽管图7示出了根据本公开的各方面的远程单元，但是本公开不限于这些示例性示出的单元。本公开的各方面可以适用于包括所公开的共面波导的很多设备。
图8是示出用于半导体部件(诸如上面公开的共面波导)的电路、布局和逻辑设计的设计工作站的框图。设计工作站800包括硬盘801，硬盘801包含操作系统软件、支持文件以及诸如Cadence或OrCAD等设计软件。设计工作站800还包括显示器802以便于电路810或共面波导812的设计。提供存储介质804用于有形地存储电路810或共面波导812的设计。电路810或共面波导812的设计可以以诸如GDSII或GERBER等文件格式存储在存储介质804上。存储介质804可以是CD-ROM、DVD、硬盘、闪存或其他适当的器件。此外，设计工作站800包括用于接受来自存储介质804的输入或向存储介质804写入输出的驱动装置803。
记录在存储介质804上的数据可以指定逻辑电路配置、用于光刻掩模的图案数据、或用于诸如电子束光刻等串行写入工具的掩模图案数据。数据还可以包括逻辑验证数据，诸如与逻辑模拟相关联的时序图或网络电路。在存储介质804上提供数据通过减少用于设计半导体晶片的工艺数目促进了电路810或共面波导812的设计。
对于固件和/或软件实现，可以使用执行本文中描述的功能的模块(例如，过程、函数等)来实现方法。有形地实施指令的机器可读介质可以用于实现本文中描述的方法。例如，软件代码可以存储在存储器中并且由处理器单元执行。存储器可以在处理器单元内实现或者在处理器单元外部实现。如本文中使用的，术语“存储器”指的是长期、短期、易失性、非易失性或其他存储器类型，并且不限于特定类型的存储器或特定数目的存储器或者存储器被存储在其上的介质类型。
如果以固件和/或软件实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以由计算机访问的可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储装置或其他磁存储设备、或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的其他介质；如本文中使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字通用盘(DVD)、软盘和蓝光盘，其中磁盘通常磁性地再现数据，而光盘用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上之外，还可以将指令和/或数据作为信号在通信装置中所包括的传输介质上提供。例如，通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为引起一个或多个处理器实现权利要求中概述的功能。
尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以对本文进行各种改变、替换和更改。例如，关于衬底或电子器件使用诸如“上方”和“下方”等关系术语。当然，如果衬底或电子器件被倒置，则上方变为下方，反之亦然。另外，如果侧向定向，则上方和下方可以是指衬底或电子器件的侧部。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。本领域普通技术人员根据本公开内容将容易理解，可以根据本公开内容来利用与本文中描述的相应配置执行基本上相同的功能或实现基本上相同的结果的当前现有或稍后开发的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在在其范围内包括这样的过程、机器、制造、物质组成、装置、方法或步骤。
本领域普通技术人员将进一步理解，结合本文中的公开内容所描述的各种说明性逻辑块、模块、电路和算法步骤可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经在功能方面对各种说明性的部件、块、模块、电路和步骤进行了总体描述。将这样的功能实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应当被解释为导致脱离本公开的范围。
结合本文中的公开内容描述的各种说明性逻辑块、模块和电路可以使用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或其任何组合来实施或执行。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其他这样的配置。
结合本公开所描述的方法或算法的步骤可以直接用硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可以驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在替代方案中，处理器和存储介质可作为分立部件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果用软件实现，则这些功能可以存储在计算机可读介质上的一个或多个指令或代码上或者通过其来传输。计算机可读介质包括计算机存储介质和通信介质，包括促进将计算机程序从一个地方传送到另一地方的任何介质。存储介质可以是可以由通用或专用计算机访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于以指令或数据结构的形式携带或存储指定程序代码装置并且可以由通用或专用计算机、或者通用或专用处理器访问的任何其他介质。而且，任何连接都适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波等无线技术从网站、服务器或其他远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或者诸如红外、无线电和微波等无线技术被包括在介质的定义中。本文中使用的磁盘和光盘包括光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
提供先前对本发明的描述是为了使得所属领域的技术人员能够制作或使用本发明。对于本领域技术人员来说，对本公开的各种修改是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在限于本文中描述的示例和设计，而是与符合本文中公开的原理和新颖特征的最宽范围相一致。

Claims (20)

1.一种共面波导，包括：
第一传输线，在第一互连层级处在第一接地平面与第二接地平面之间延伸；以及
在第二互连层级处的屏蔽层，所述屏蔽层包括第一组导电指，所述第一组导电指耦合到所述第一接地平面并且与耦合到所述第二接地平面的第二组导电指相互交叉，并且仅电介质层在所述第一组导电叉指与所述第二组导电叉指之间，所述第一接地平面、所述第二接地平面、所述电介质层和所述屏蔽层包括电容器。
2.根据权利要求1所述的共面波导，其中所述第一互连层级不同于所述第二互连层级。
3.根据权利要求1所述的共面波导，还包括在所述第一传输线与所述第一接地平面和所述第二接地平面中的一个接地平面之间的第二传输线。
4.根据权利要求1所述的共面波导，其中所述共面波导在芯片上或在印刷电路板(PCB)上。
5.根据权利要求1所述的共面波导，其中所述第一组导电指通过第一组过孔耦合到所述第一接地平面，并且所述第二组导电指通过第二组过孔耦合到所述第二接地平面。
6.根据权利要求1所述的共面波导，其中所述屏蔽层包括金属或多晶硅的迹线。
7.根据权利要求1所述的共面波导，其中所述电容器包括金属-氧化物-金属(MOM)电容器。
8.根据权利要求1所述的共面波导，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
9.一种用于制造共面波导的方法，包括：
在第一互连层级处制造在第一接地平面与第二接地平面之间延伸的第一传输线；
在第二互连层级处制造与第二组屏蔽层指状件相互交叉的第一组屏蔽层指状件，其中仅电介质层在所述第一组屏蔽层指状件与所述第二组屏蔽层指状件之间；
利用第一组过孔将所述第一组屏蔽层指状件电耦合到所述第一接地平面；以及
利用第二组过孔将所述第二组屏蔽层指状件电耦合到所述第二接地平面。
10.根据权利要求9所述的方法，还包括在所述第一传输线与所述第一接地平面和所述第二接地平面中的一个接地平面之间制造第二传输线。
11.根据权利要求9所述的方法，其中所述共面波导被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
12.一种共面波导，包括：
第一传输装置，在第一互连层级处在第一接地平面与第二接地平面之间延伸；以及
在第二互连层级处的屏蔽层，所述屏蔽层包括第一组导电指，所述第一组导电指耦合到所述第一接地平面并且与耦合到所述第二接地平面的第二组导电指相互交叉，并且仅电介质层在所述第一组导电叉指与所述第二组导电叉指之间，所述第一接地平面、所述第二接地平面、所述电介质层和所述屏蔽层包括电容器。
13.根据权利要求12所述的共面波导，其中所述第一互连层级不同于所述第二互连层级。
14.根据权利要求12所述的共面波导，还包括在所述第一传输装置与所述第一接地平面和所述第二接地平面中的一个接地平面之间的第二传输装置。
15.根据权利要求14所述的共面波导，其中所述第一传输装置和所述第二传输装置传输差分信号。
16.根据权利要求12所述的共面波导，其中所述共面波导在芯片上或在印刷电路板(PCB)上。
17.根据权利要求12所述的共面波导，其中所述第一组导电指通过第一组过孔耦合到所述第一接地平面，并且所述第二组导电指通过第二组过孔耦合到所述第二接地平面。
18.根据权利要求12所述的共面波导，其中所述屏蔽层包括金属或多晶硅的迹线。
19.根据权利要求12所述的共面波导，其中所述电容器包括金属-氧化物-金属(MOM)电容器。
20.根据权利要求12所述的共面波导，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
CN201880043290.4A 2017-06-29 2018-06-14 集成有金属-氧化物-金属(mom)电容器的芯片上共面波导(cpw)传输线 Pending CN110832695A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762526538P 2017-06-29 2017-06-29
US62/526,538 2017-06-29
US15/687,129 2017-08-25
US15/687,129 US10446898B2 (en) 2017-06-29 2017-08-25 On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
PCT/US2018/037646 WO2019005500A1 (en) 2017-06-29 2018-06-14 MICROWAVE COPLANAR WAVEGUIDE (CPW) TRANSMISSION LINE INTEGRATED WITH METAL-OXIDE-METAL (MOM) CAPACITORS

Publications (1)

Publication Number Publication Date
CN110832695A true CN110832695A (zh) 2020-02-21

Family

ID=64738386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880043290.4A Pending CN110832695A (zh) 2017-06-29 2018-06-14 集成有金属-氧化物-金属(mom)电容器的芯片上共面波导(cpw)传输线

Country Status (3)

Country Link
US (1) US10446898B2 (zh)
CN (1) CN110832695A (zh)
WO (1) WO2019005500A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152458B2 (en) * 2020-02-07 2021-10-19 Macronix International Co., Ltd. Metal capacitor
US11201602B1 (en) * 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters
CN112397477B (zh) * 2020-11-17 2023-03-21 成都仕芯半导体有限公司 毫米波芯片封装系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583632B1 (de) * 1992-08-07 1997-01-29 Daimler-Benz Aktiengesellschaft Interdigitalkondensator und Verfahren zu dessen Herstellung
US5777532A (en) * 1997-01-15 1998-07-07 Tfr Technologies, Inc. Interdigital slow wave coplanar transmission line
CN1652393A (zh) * 2004-02-03 2005-08-10 株式会社Ntt都科摩 滤波器
CN102844864A (zh) * 2010-02-19 2012-12-26 阿尔特拉公司 用于传输线的屏蔽结构
CN105788971A (zh) * 2016-03-16 2016-07-20 上海交通大学 基于硅衬底的紧凑型mems电容式射频开关及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349038B1 (en) * 1999-09-21 2002-02-19 Dell Usa, L.P. EMC characteristics of a printed circuit board
US6507495B1 (en) * 2000-06-28 2003-01-14 Dell Products L.P. Three-dimensional technique for improving the EMC characteristics of a printed circuit board
KR100731544B1 (ko) 2006-04-13 2007-06-22 한국전자통신연구원 다층배선 코플래너 웨이브가이드
TWI348247B (en) * 2008-04-15 2011-09-01 Univ Nat Taiwan Ground-plane slotted type signal transmission circuit board structure
US8324979B2 (en) 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions
US9105634B2 (en) 2012-06-29 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in interconnect structures and methods for forming the same
US8901714B2 (en) 2013-03-14 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transmission line formed adjacent seal ring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583632B1 (de) * 1992-08-07 1997-01-29 Daimler-Benz Aktiengesellschaft Interdigitalkondensator und Verfahren zu dessen Herstellung
US5777532A (en) * 1997-01-15 1998-07-07 Tfr Technologies, Inc. Interdigital slow wave coplanar transmission line
CN1652393A (zh) * 2004-02-03 2005-08-10 株式会社Ntt都科摩 滤波器
CN102844864A (zh) * 2010-02-19 2012-12-26 阿尔特拉公司 用于传输线的屏蔽结构
CN105788971A (zh) * 2016-03-16 2016-07-20 上海交通大学 基于硅衬底的紧凑型mems电容式射频开关及制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MITSUO KONNO: "Ladder Grounded Coplanar Line", 《ELECTRONICS AND COMMUNICATIONS IN JAPAN》 *
朱键: "《微米纳米技术丛书 MEMS与微系统系列 RF MEMS器件设计、加工和应用》", 31 December 2012 *

Also Published As

Publication number Publication date
US10446898B2 (en) 2019-10-15
WO2019005500A1 (en) 2019-01-03
US20190006728A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
CN111466022B (zh) 由片上电感器/变压器重叠的电容器阵列
CN110770895B (zh) 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器
CN110832695A (zh) 集成有金属-氧化物-金属(mom)电容器的芯片上共面波导(cpw)传输线
US9876513B2 (en) LC filter layer stacking by layer transfer to make 3D multiplexer structures
EP3378160A1 (en) Multiplexer design using a 2d passive on glass filter integrated with a 3d through glass via filter
US10600731B2 (en) Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
US10269490B2 (en) Metal-oxide-metal capacitor using vias within sets of interdigitated fingers
US10141908B2 (en) Multi-density MIM capacitor for improved passive on glass (POG) multiplexer performance
CN117378299A (zh) 使用束基板通孔的3d电感器设计
CN116686087A (zh) 通过鳍式电容器设计的电容微调
US10651268B2 (en) Metal-oxide-metal capacitor with improved alignment and reduced capacitance variance
US20150137201A1 (en) High density linear capacitor
US10431540B1 (en) Metal-oxide-metal capacitor with reduced parasitic capacitance
US10615113B2 (en) Rotated metal-oxide-metal (RTMOM) capacitor
BR112019026551B1 (pt) Estrutura de blindagem de radiofrequência (rf) de capacitor e método para fabricar uma estrutura de blindagem de radiofrequência de capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200221