CN110830051B - 一种译码方法和装置 - Google Patents

一种译码方法和装置 Download PDF

Info

Publication number
CN110830051B
CN110830051B CN201810890586.1A CN201810890586A CN110830051B CN 110830051 B CN110830051 B CN 110830051B CN 201810890586 A CN201810890586 A CN 201810890586A CN 110830051 B CN110830051 B CN 110830051B
Authority
CN
China
Prior art keywords
path
bit
candidate
decoding
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810890586.1A
Other languages
English (en)
Other versions
CN110830051A (zh
Inventor
陶雄强
陈宏超
郑辰
冯绍鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Potevio Information Technology Co Ltd
Original Assignee
Potevio Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Potevio Information Technology Co Ltd filed Critical Potevio Information Technology Co Ltd
Priority to CN201810890586.1A priority Critical patent/CN110830051B/zh
Publication of CN110830051A publication Critical patent/CN110830051A/zh
Application granted granted Critical
Publication of CN110830051B publication Critical patent/CN110830051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请公开了一种快速译码方法和装置，其中方法包括：对于译码树中需要进行译码处理的Rate‑1节点上的每个比特，确定是否满足预设的路径分裂条件；该条件为：当前前L‑1条路径度量值最小的候选译码路径中存在路径满足：
Figure DDA0001756286340000011
其中，i为比特编号，0≤l＜L‑1，
Figure DDA0001756286340000012
为比特i在路径l对应的对数似然值，
Figure DDA0001756286340000013
为比特i‑1在路径l上的路径度量值，
Figure DDA0001756286340000014
为比特i‑1在路径L‑1上的路径度量值；当满足所述条件时，采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值；当不满足所述条件时，对于所有所述Rate‑1节点上未经译码处理的每个比特，采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。采用本发明，有利于提高译码效率。

Description

一种译码方法和装置
技术领域
本发明涉及移动通信技术，特别是涉及一种译码方法和装置。
背景技术
极化码(Polar code)是目前仅有的一种被严格数学证明，在码长足够长时能够实现香农信道容量的信道编码方式。极化码通过信道的组合和拆分可以将N个独立的有相同参数的信道变成N个具有相关性、且信道容量分布发生变化的信道，信道总容量保持不变。经过极化后信道容量发生极化现象：一部分信道容量增大，一部分信道容量减少。通过在容量大的信道传输信息比特，在容量小的信道上传输发送端和接收端已知的冻结比特，从而减少噪声干扰等对通信系统性能的影响，提高系统的编码可靠性。目前极化码已经采用到第5代移动通信系统中了。
串行抵消列表(Successive Cancellation List，SCL)算法是一种常用的极化码的译码算法，是对串行抵消(Successive cancellation，SC)算法的改进。它能有效降低SC译码算法中存在错误扩散而产生的极化码误码性能，尤其是在中短长度的码字。但是SCL译码是通过付出更高一些的译码复杂度，来提高极化码的译码性能的。当使用SC译码时每比特在译码时只选取唯一的一条路径度量值最小的作为译码路径，而当使用SCL译码时，每比特在译码时选取小于或等于L(L一般为2的幂次方)条路径度量值较小的译码路径作为候选路径，这里L表示每个比特处保留的路径数，最终在L条路径中选择一条最优的，从而使得译码性能得到提升。
针对SCL算法复杂度的问题，目前学术界给出了多种性能等价的优化算法。如Seyyed Ali Hashemi等人提出的快速简化串行抵消列表算法(Fast SimplifiedSuccessive Cancellation List，FSSCL)能够将SCL算法的复杂度降低，但性能上没有任何损失。FSSCL算法充分利用了极化码的递归结构以及信息比特和冻结比特的位置等特性，定义了Rate zero(Rate-0)节点、Rate one(Rate-1)节点和Repetition(Rep)节点等三种节点。其中Rate-0节点只含冻结比特，Rate-1节点中只包含信息比特，Rep节点中只包含一个信息比特，且信息比特的位置在最右端。图1所示为一译码树的示意图，三角形表示Rep节点，白色圆圈代表Rate-0节点，黑色圆圈代表Rate-1节点。
在每一层中每个节点对应的每条路径相应的对数似然值(logarithmiclikelihood ratio，LLR)表示为
Figure BDA0001756286320000021
这里，Nv为第v层上每个节点包含的比特数，Nv＝2v，0≤l＜L，l为路径编号，L为译码树中的路径数，v为译码树中的层编号，i为单个节点上的比特编号，0≤i＜Nv，/>
Figure BDA0001756286320000022
为比特i在路径l对应的对数似然值。将父节点上的对数似然值传递给子节点后，子节点将比特值/>
Figure BDA0001756286320000023
就返回给父节点。
记每条路径的路径度量值为
Figure BDA0001756286320000024
0≤l＜L，0≤i＜Nv(路径度量值一般是按照由小到大的顺序排列的，则有/>
Figure BDA0001756286320000025
)。
对于Rate-0节点，相应的路径度量值由下式给出：
Figure BDA0001756286320000026
对于Rep节点，相应的路径度量值由下式给出：
Figure BDA0001756286320000027
对于Rate-1节点，相应的路径度量值由下式给出：
Figure BDA0001756286320000028
其中，sgn()为符号函数，
Figure BDA0001756286320000029
Seyyed Ali Hashemi在文献中基于如下结论，对Rate-1节点的译码过程进行了优化：如果L-1＜Nv，则逐步估计完成L-1次比特值之后，每条路径将不会再发生分裂，剩余的比特值可通过硬判决的方式得出，即：
Figure BDA0001756286320000031
如果L-1≥Nv，则需逐步估计每个比特值。注意逐步求解每个比特值时，是按照对数似然值的从小到大的顺序求解出对应位置的比特值的。
发明人通过研究分析发现：在实际应用中，采用Seyyed Ali Hashemi提出的上述优化方案进行译码时，对于Rate-1节点，在逐步估计每个比特值时，可能会出现：不需要执行min(L-1，Nv)次，L条路径就不再发生分裂了，而当路径不再分裂后，还未估计的比特值可直接通过硬判决方式得出，此时如果再采用路径分裂的方式确定比特值，则会增加译码复杂度，进而降低译码效率。
发明内容
有鉴于此，本发明的主要目的在于提供一种译码方法和装置，有利于提高译码效率。
为了达到上述目的，本发明提出的技术方案为：
一种快速译码方法，包括：
对于译码树中需要进行译码处理的Rate-1节点上的每个比特，接收端设备确定是否满足预设的路径分裂条件；所述路径分裂条件为：当前前L-1条路径度量值最小的候选译码路径中存在路径满足：
Figure BDA0001756286320000032
其中，所述译码树为当前极化码编码结构对应的译码树，i为比特编号，0≤l＜L-1，/>
Figure BDA0001756286320000033
为比特i在路径l对应的对数似然值，/>
Figure BDA0001756286320000034
为比特i-1在路径l上的路径度量值，/>
Figure BDA0001756286320000035
为比特i-1在路径L-1上的路径度量值；
当满足所述路径分裂条件时，所述接收端设备采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值；
当不满足所述路径分裂条件时，对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。
较佳地，所述确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值包括：
对于当前的L条候选译码路径中的每条路径l，按照
Figure BDA0001756286320000041
Figure BDA0001756286320000042
将该路径l分裂为2条路径，得到路径(l，0)和路径(l，1)；其中，/>
Figure BDA0001756286320000043
为比特i在当前候选译码路径(l，0)对应的候选比特值，
Figure BDA0001756286320000044
为比特i在当前候选译码路径(l，1)对应的候选比特值，/>
Figure BDA0001756286320000045
为比特i在当前候选译码路径(l，0)的候选路径度量值，/>
Figure BDA0001756286320000046
为比特i在当前候选译码路径(l，1)的候选路径度量值，
Figure BDA0001756286320000047
为比特i-1在当前候选译码路径l的路径度量值；
从所述L条候选译码路径分裂后得到的2L条路径中，选择出L条路径度量值最小的路径作为当前的L条候选译码路径；
对于所选择出的每条候选译码路径，将比特i在该路径对应的候选比特值确定为比特i在该路径对应的比特值，将比特i在该路径的候选路径度量值确定为比特i在该路径的路径度量值。
较佳地，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值包括：
对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备按照
Figure BDA0001756286320000048
确定该比特在当前每条候选译码路径对应的比特值，其中，/>
Figure BDA0001756286320000051
为比特i在路径l对应的比特值。
一种快速译码装置，设于接收端设备中，包括：
判断单元，用于对于译码树中需要进行译码处理的Rate-1节点上的每个比特，确定是否满足预设的路径分裂条件；所述路径分裂条件为：当前前L-1条路径度量值最小的候选译码路径中存在路径满足：
Figure BDA0001756286320000052
其中，所述译码树为当前极化码编码结构对应的译码树，i为比特编号，0≤l＜L-1，/>
Figure BDA0001756286320000053
为比特i在路径l对应的对数似然值，
Figure BDA0001756286320000054
为比特i-1在路径l上的路径度量值，/>
Figure BDA0001756286320000055
为比特i-1在路径L-1上的路径度量值；
分裂处理单元，用于当满足所述路径分裂条件时，所述接收端设备采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值；
硬判决处理单元，用于当不满足所述路径分裂条件时，对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。
较佳地，所述分裂处理单元，用于对于当前的L条候选译码路径中的每条路径l，按照
Figure BDA0001756286320000056
Figure BDA0001756286320000057
将该路径l分裂为2条路径，得到路径(l，0)和路径(l，1)；其中，/>
Figure BDA0001756286320000058
为比特i在当前候选译码路径(l，0)对应的候选比特值，/>
Figure BDA0001756286320000059
为比特i在当前候选译码路径(l，1)对应的候选比特值，/>
Figure BDA00017562863200000510
为比特i在当前候选译码路径(l，0)的候选路径度量值，/>
Figure BDA00017562863200000511
为比特i在当前候选译码路径(l，1)的候选路径度量值，/>
Figure BDA00017562863200000512
为比特i-1在当前候选译码路径l的路径度量值；从所述L条候选译码路径分裂后得到的2L条路径中，选择出L条路径度量值最小的路径作为当前的L条候选译码路径；对于所选择出的每条候选译码路径，将比特i在该路径对应的候选比特值确定为比特i在该路径对应的比特值，将比特i在该路径的候选路径度量值确定为比特i在该路径的路径度量值。
较佳地，所述硬判决处理单元，用于对于所有所述Rate-1节点上未经译码处理的每个比特，按照
Figure BDA0001756286320000061
确定该比特在当前每条候选译码路径对应的比特值，其中，/>
Figure BDA0001756286320000062
为比特i在路径l对应的比特值。
综上所述，本发明提出的译码方法和装置，当前路径度量值最小的前L-1条路径中不存在路径满足：
Figure BDA0001756286320000063
0≤l＜L-1时，直接采用硬判决的方式确定剩余的其他比特在当前每条路径对应的比特值。这样，当路径不再分裂后，对于还未估计的比特值不再采用路径分裂的方式确定比特值，而是直接通过硬判决方式得出，因此，可以大幅度提高译码效率。
附图说明
图1为译码树示意图；
图2为本发明实施例的方法流程示意图；
图3为本发明实施例的方法流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
发明人通过研究分析发现，路径不再分裂的判决条件为当前路径度量值最小的前L-1条路径中不存在路径满足：
Figure BDA0001756286320000064
0≤l＜L-1。该结论的证明如下：
首先，每条路径的路径度量值的更新公式可以采用下述公式表达：
Figure BDA0001756286320000065
其中，l为路径编号，0≤l＜L，
Figure BDA0001756286320000066
为比特i在路径l对应的路径度量值，/>
Figure BDA0001756286320000071
为比特i-1在路径l上的路径度量值，/>
Figure BDA0001756286320000072
为比特i在路径l对应的比特值，/>
Figure BDA0001756286320000073
为比特i在路径l对应的对数似然值。
接下来，采用反证法来证明路径不再分裂的判决条件：即如果当前路径度量值最小的前L-1条路径中不存在路径满足
Figure BDA0001756286320000074
0≤l＜L-1时，L条路径还将分裂。
根据现有采用路径分裂确定节点上的每个比特在每条路径对应的比特值的方法，如果存在某条路径发生分裂，则该路径必然有
Figure BDA0001756286320000075
这与上述判决条件矛盾。因此，当当前路径度量值最小的前L-1条路径中不存在路径满足
Figure BDA0001756286320000076
时，在比特i处，所有路径都不再发生分裂，所有路径的度量值为
Figure BDA0001756286320000077
另外，由于
Figure BDA0001756286320000078
0≤l＜L-1，剩余的i+1，…，Nv比特处都不会发生路径分裂的情况。
因此，当前L-1条路径度量值最小的路径中不存在路径满足
Figure BDA0001756286320000079
0≤l＜L-1时，L条路径将不再分裂。
基于上述，本发明的核心思想是：在逐步估计每个比特值时，如果判断出此时L条路径将不再分裂，则Rate-1节点上剩余还未估计的比特值可通过硬判决的方式直接给出，如此，相比于现有快速简化串行抵消列表方法，可以进一步提高译码效率。
图2为本发明实施例的方法流程示意图，如图2所示，该实施例实现的快速译码方法主要包括：
步骤201、对于译码树中需要进行译码处理的Rate-1节点上的每个比特，接收端设备确定是否满足预设的路径分裂条件。
所述路径分裂条件为：当前前L-1条路径度量值最小的候选译码路径中存在路径满足：
Figure BDA00017562863200000710
其中，所述译码树为当前极化码编码结构对应的译码树，i为比特编号，0≤l＜L-1，
Figure BDA0001756286320000081
为比特i在路径l对应的对数似然值，/>
Figure BDA0001756286320000082
为比特i-1(即比特i的前一比特)3在路径l上的路径度量值，/>
Figure BDA0001756286320000083
为比特i-1在路径L-1上的路径度量值。
本步骤中，与现有方案所不同的是，在处理Rate-1节点上的每个比特时，需要确定是否满足预设的路径分裂条件，即判断当前前L-1条路径度量值最小的候选译码路径中是否存在至少一条路径满足：
Figure BDA0001756286320000084
当不满足路径分裂条件时，说明此时L条路径不再分裂，这样，可以直接采用硬判决的方式确定剩余的比特值，从而可以最大程度的降低译码复杂度，提高译码效率。
步骤202、当满足所述路径分裂条件时，所述接收端设备采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值；
当不满足所述路径分裂条件时，对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。
本步骤中，当满足所述路径分裂条件时，接收端设备将采用路径分裂的方式，确定当前的L条候选译码路径，以及比特i在每条候选译码路径对应的比特值，从而完成比特i处的译码处理。
较佳地，可以采用下述方法，按照路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值：
对于当前的L条候选译码路径中的每条路径l，按照
Figure BDA0001756286320000085
Figure BDA0001756286320000086
将该路径l分裂为2条路径，得到路径(l，0)和路径(l，1)；其中，/>
Figure BDA0001756286320000087
为比特i在当前候选译码路径(l，0)对应的候选比特值，
Figure BDA0001756286320000088
为比特i在当前候选译码路径(l，1)对应的候选比特值，/>
Figure BDA0001756286320000091
为比特i在当前候选译码路径(l，0)的候选路径度量值，/>
Figure BDA0001756286320000092
为比特i在当前候选译码路径(l，1)的候选路径度量值，
Figure BDA0001756286320000093
为比特i-1在当前候选译码路径l的路径度量值；
从所述L条候选译码路径分裂后得到的2L条路径中，选择出L条路径度量值最小的路径作为当前的L条候选译码路径；
对于所选择出的每条候选译码路径，将比特i在该路径对应的候选比特值确定为比特i在该路径对应的比特值，将比特i在该路径的候选路径度量值确定为比特i在该路径的路径度量值。
较佳地，接收端设备可以按照下述方法，采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值：
对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备按照
Figure BDA0001756286320000094
确定该比特在当前每条候选译码路径对应的比特值，其中，/>
Figure BDA0001756286320000095
为比特i在候选译码路径l对应的比特值。
利用上述步骤201～203即可实现单个比特的译码处理，在实际应用中，如果比特i之后还有待处理的比特，则在完成比特i处的译码处理后，继续利用上述快速译码方法进行下一比特i+1的译码处理。
图3为与上述方法实施例相对应的快速译码装置结构示意图，该装置设于接收端设备中，如图3所示该装置包括：
判断单元，用于对于译码树中需要进行译码处理的Rate-1节点上的每个比特，确定是否满足预设的路径分裂条件；所述路径分裂条件为：当前前L-1条路径度量值最小的候选译码路径中存在路径满足：
Figure BDA0001756286320000096
其中，所述译码树为当前极化码编码结构对应的译码树，i为比特编号，0≤l＜L-1，/>
Figure BDA0001756286320000097
为比特i在路径l对应的对数似然值，
Figure BDA0001756286320000098
为比特i-1(即比特i的前一比特)在路径l上的路径度量值，/>
Figure BDA0001756286320000099
为比特i-1在路径L-1上的路径度量值。
分裂处理单元，用于当满足所述路径分裂条件时，所述接收端设备采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值。
硬判决处理单元，用于当不满足所述路径分裂条件时，对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。
较佳地，所述硬判决处理单元，用于对于所有所述Rate-1节点上未经译码处理的每个比特，按照
Figure BDA0001756286320000101
确定该比特在当前每条候选译码路径对应的比特值，其中，/>
Figure BDA0001756286320000102
为比特i在路径l对应的比特值。
较佳地，所述分裂处理单元，用于对于当前的L条候选译码路径中的每条路径l，按照
Figure BDA0001756286320000103
Figure BDA0001756286320000104
将该路径l分裂为2条路径，得到路径(l，0)和路径(l，1)；其中，/>
Figure BDA0001756286320000105
为比特i在当前候选译码路径(l，0)对应的候选比特值，/>
Figure BDA0001756286320000106
为比特i在当前候选译码路径(l，1)对应的候选比特值，/>
Figure BDA0001756286320000107
为比特i在当前候选译码路径(l，0)的候选路径度量值，/>
Figure BDA0001756286320000108
为比特i在当前候选译码路径(l，1)的候选路径度量值，/>
Figure BDA0001756286320000109
为比特i-1在当前候选译码路径l的路径度量值；从所述L条候选译码路径分裂后得到的2L条路径中，选择出L条路径度量值最小的路径作为当前的L条候选译码路径；对于所选择出的每条候选译码路径，将比特i在该路径对应的候选比特值确定为比特i在该路径对应的比特值，将比特i在该路径的候选路径度量值确定为比特i在该路径的路径度量值。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种快速译码方法，其特征在于，包括：
对于译码树中需要进行译码处理的Rate-1节点上的每个比特，接收端设备确定是否满足预设的路径分裂条件；所述路径分裂条件为：当前前L-1条路径度量值最小的候选译码路径中存在路径满足：
Figure FDA0001756286310000011
其中，所述译码树为当前极化码编码结构对应的译码树，i为比特编号，0≤l＜L-1，/>
Figure FDA0001756286310000012
为比特i在路径l对应的对数似然值，/>
Figure FDA0001756286310000013
为比特i-1在路径l上的路径度量值，/>
Figure FDA0001756286310000014
为比特i-1在路径L-1上的路径度量值；
当满足所述路径分裂条件时，所述接收端设备采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值；
当不满足所述路径分裂条件时，对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。
2.根据权利要求1所述的方法，其特征在于，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值包括：
对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备按照
Figure FDA0001756286310000015
确定该比特在当前每条候选译码路径对应的比特值，其中，/>
Figure FDA0001756286310000016
为比特i在路径l对应的比特值。
3.根据权利要求1所述的方法，其特征在于，所述确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值包括：
对于当前的L条候选译码路径中的每条路径l，按照
Figure FDA0001756286310000017
Figure FDA0001756286310000021
将该路径l分裂为2条路径，得到路径(l,0)和路径(l,1)；其中，/>
Figure FDA0001756286310000022
为比特i在当前候选译码路径(l,0)对应的候选比特值，/>
Figure FDA0001756286310000023
为比特i在当前候选译码路径(l,1)对应的候选比特值，/>
Figure FDA0001756286310000024
为比特i在当前候选译码路径(l,0)的候选路径度量值，/>
Figure FDA0001756286310000025
为比特i在当前候选译码路径(l,1)的候选路径度量值，/>
Figure FDA0001756286310000026
为比特i-1在当前候选译码路径l的路径度量值；
从所述L条候选译码路径分裂后得到的2L条路径中，选择出L条路径度量值最小的路径作为当前的L条候选译码路径；
对于所选择出的每条候选译码路径，将比特i在该路径对应的候选比特值确定为比特i在该路径对应的比特值，将比特i在该路径的候选路径度量值确定为比特i在该路径的路径度量值。
4.一种快速译码装置，设于接收端设备中，其特征在于，包括：
判断单元，用于对于译码树中需要进行译码处理的Rate-1节点上的每个比特，确定是否满足预设的路径分裂条件；所述路径分裂条件为：当前前L-1条路径度量值最小的候选译码路径中存在路径满足：
Figure FDA0001756286310000027
其中，所述译码树为当前极化码编码结构对应的译码树，i为比特编号，0≤l＜L-1，/>
Figure FDA0001756286310000028
为比特i在路径l对应的对数似然值，/>
Figure FDA0001756286310000029
为比特i-1在路径l上的路径度量值，/>
Figure FDA00017562863100000210
为比特i-1在路径L-1上的路径度量值；
分裂处理单元，用于当满足所述路径分裂条件时，所述接收端设备采用路径分裂的方式，确定当前的L条候选译码路径，以及所述比特i在每条候选译码路径对应的比特值；
硬判决处理单元，用于当不满足所述路径分裂条件时，对于所有所述Rate-1节点上未经译码处理的每个比特，所述接收端设备采用硬判决的方式，确定该比特在当前每条候选译码路径对应的比特值。
5.根据权利要求4所述的装置，其特征在于，所述硬判决处理单元，用于对于所有所述Rate-1节点上未经译码处理的每个比特，按照
Figure FDA0001756286310000031
确定该比特在当前每条候选译码路径对应的比特值，其中，/>
Figure FDA0001756286310000032
为比特i在路径l对应的比特值。
6.根据权利要求4所述的装置，其特征在于，所述分裂处理单元，用于对于当前的L条候选译码路径中的每条路径l，按照
Figure FDA0001756286310000033
Figure FDA0001756286310000034
将该路径l分裂为2条路径，得到路径(l,0)和路径(l,1)；其中，/>
Figure FDA0001756286310000035
为比特i在当前候选译码路径(l,0)对应的候选比特值，/>
Figure FDA0001756286310000036
为比特i在当前候选译码路径(l,1)对应的候选比特值，/>
Figure FDA0001756286310000037
为比特i在当前候选译码路径(l,0)的候选路径度量值，/>
Figure FDA0001756286310000038
为比特i在当前候选译码路径(l,1)的候选路径度量值，/>
Figure FDA0001756286310000039
为比特i-1在当前候选译码路径l的路径度量值；从所述L条候选译码路径分裂后得到的2L条路径中，选择出L条路径度量值最小的路径作为当前的L条候选译码路径；对于所选择出的每条候选译码路径，将比特i在该路径对应的候选比特值确定为比特i在该路径对应的比特值，将比特i在该路径的候选路径度量值确定为比特i在该路径的路径度量值。
CN201810890586.1A 2018-08-07 2018-08-07 一种译码方法和装置 Active CN110830051B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810890586.1A CN110830051B (zh) 2018-08-07 2018-08-07 一种译码方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810890586.1A CN110830051B (zh) 2018-08-07 2018-08-07 一种译码方法和装置

Publications (2)

Publication Number Publication Date
CN110830051A CN110830051A (zh) 2020-02-21
CN110830051B true CN110830051B (zh) 2023-06-23

Family

ID=69533953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810890586.1A Active CN110830051B (zh) 2018-08-07 2018-08-07 一种译码方法和装置

Country Status (1)

Country Link
CN (1) CN110830051B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115051900B (zh) * 2022-05-10 2024-01-16 四川创智联恒科技有限公司 无线多输入多输出的接收机检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282284A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 送信電力制御方法、無線通信システム及び無線通信装置
CN106130690A (zh) * 2016-06-21 2016-11-16 东南大学 结合极化码的mimo系统联合检测译码方法
CN106803759A (zh) * 2016-12-27 2017-06-06 南京邮电大学 基于高斯构造的Polar码有效自适应译码方法
CN106877884A (zh) * 2017-02-01 2017-06-20 东南大学 一种减少译码路径分裂的极化码译码方法
CN107666325A (zh) * 2017-09-20 2018-02-06 南京大学 基于列表连续删除算法的极化码译码路径选择方法
CN107733446A (zh) * 2016-08-12 2018-02-23 华为技术有限公司 译码方法及设备、译码器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205470B2 (en) * 2014-02-14 2019-02-12 Samsung Electronics Co., Ltd System and methods for low complexity list decoding of turbo codes and convolutional codes
US20180019766A1 (en) * 2016-07-14 2018-01-18 Qualcomm Incorporated Pipelining for polar code list decoding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282284A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 送信電力制御方法、無線通信システム及び無線通信装置
CN106130690A (zh) * 2016-06-21 2016-11-16 东南大学 结合极化码的mimo系统联合检测译码方法
CN107733446A (zh) * 2016-08-12 2018-02-23 华为技术有限公司 译码方法及设备、译码器
CN106803759A (zh) * 2016-12-27 2017-06-06 南京邮电大学 基于高斯构造的Polar码有效自适应译码方法
CN106877884A (zh) * 2017-02-01 2017-06-20 东南大学 一种减少译码路径分裂的极化码译码方法
CN107666325A (zh) * 2017-09-20 2018-02-06 南京大学 基于列表连续删除算法的极化码译码路径选择方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Yongmin Mu等.The Splitting and Matching Algorithm of Dynamic Path Oriented the Function Calling Relationship.《 2013 5th International Conference on Intelligent Human-Machine Systems and Cybernetics》.2013,全文. *
刘士平 ; 马林华 ; 胡星 ; 黄天宇 ; .低复杂度极化码SCL译码算法.哈尔滨工业大学学报.2018,(第05期),全文. *

Also Published As

Publication number Publication date
CN110830051A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN109660264B (zh) 高性能极化码译码算法
CN109257148B (zh) 一种基于高斯近似阈值判断的极化码bp译码方法
US10541710B2 (en) Devices and methods implementing polar codes
RU2452101C2 (ru) Схема декодирования с использованием нескольких гипотез о передаваемых сообщениях
KR20030036624A (ko) 가변길이 코드워드 시퀀스 디코딩 방법
WO2014173133A1 (zh) 极性码的译码方法和译码装置
US8190980B2 (en) Trellis-based decoder using states of reduced uncertainty
WO2019056941A1 (zh) 译码方法及设备、译码器
CN109951190B (zh) 一种自适应Polar码SCL译码方法及译码装置
CN108833052B (zh) 信道极化译码路径度量值排序方法
CN112332864B (zh) 一种自适应有序移动剪枝列表的极化码译码方法及系统
CN111726202B (zh) 一种极化码置信传播译码的提前终止迭代方法
CN114285418A (zh) 一种改进的极化码epc-ms-scl译码方法
Yu et al. Hybrid Parity-Check and CRC Aided SCL decoding for polar codes
CN101577607B (zh) 可提前结束迭代的归一化最小和译码方法
CN110730007B (zh) 极化码sscl译码路径分裂方法、存储介质和处理器
Miao et al. A low complexity multiuser detection scheme with dynamic factor graph for uplink SCMA systems
CN110635808A (zh) 极化码译码方法和译码装置
CN110830051B (zh) 一种译码方法和装置
CN107659318A (zh) 一种自适应的极化码译码方法
İşcan et al. Sign‐bit shaping using polar codes
US9083385B2 (en) Channel decoding method and decoder for tail-biting codes
Dou et al. Soft-decision based sliding-window decoding of staircase codes
CN109004939A (zh) 极化码译码装置和方法
CN109217984B (zh) 极化码的高效盲检测译码方法及译码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant