CN110825547A - 一种基于smbus的pcie卡异常恢复装置及方法 - Google Patents

Abstract

本发明涉及一种基于SMBUS的PCIE卡异常恢复装置及方法，用于对与系统处理器连接的PCIE卡进行异常恢复，所述PCIE卡包括存储器和第一处理器；所述存储器用于存储程序；所述第一处理器用于对所述存储器所存储的程序进行读写和运行；所述第一处理器还用于通过PCIE接口与所述系统处理器通信，其中装置包括第二处理器，所述第二处理器设有第一接口、第二接口和SMBUS接口；所述第二处理器，用于通过SMBUS接口接收所述系统处理器发送的恢复程序、通过第一接口将接收到的所述恢复程序发送至所述存储器存储、通过第二接口触发所述第一处理器读取和运行所述存储器所存储的恢复程序。本发明可以无需人工干预，使得异常的PCIE卡自动恢复正常工作，提高系统的可靠性。

Description

一种基于SMBUS的PCIE卡异常恢复装置及方法

技术领域

本发明涉及PCIE卡控制技术领域，更具体地，涉及一种基于SMBUS的PCIE卡异常恢复装置及方法。

背景技术

PCIE(peripheral component interconnect express，外部组件互联协议)总线作为一种高速串行计算机扩展总线，被广泛的应用在诸多领域，如存储、服务器等领域。基于PCIE协议的各种PCIE卡应用在存储设备或者服务器设备中，这些PCIE卡被作为前端卡或者后端卡连接着硬盘和服务器，作为扩展卡被集成在主板上，或者以插卡的形式与主板进行连接。

现有的PCIE卡一般包括处理器以及Flash存储器，处理器可以是FPGA(Field－Programmable Gate Array，现场可编程门阵列)或者SOC(System on Chip，片上系统)或者ASIC(Application Specific Integrated Circuit，特殊应用集成电路)等，PCIE卡的程序固化在PCIE卡的Flash存储器内部。在现有的带PCIE卡的计算机系统中，在PCIE卡正常工作时，计算机系统主板CPU(central processing unit，中央处理器)可以通过PCIE总线接口对PCIE卡进行业务数据交互、Flash程序升级等操作。但在PCIE卡出现异常时，比如因Flash存储器中的内容被异常改写、PCIE程序异常运行、PCIE接口时序异常等，会导致CPU无法与PCIE卡进行通信，此时就必须掉电重启计算机，甚至需要从计算机机中取出PCIE卡，人工进行故障恢复。

SMBUS(System Management Bus，系统管理总线)是PCIE协议中的一个接口，PCIE协议仅提供了该接口的物理定义，但未规定其用途。现有的PCIE卡中，SMBUS通常仅用于温度、电压等参数的监控，不负责其他的工作。

发明内容

本发明旨在克服上述现有技术的至少一种缺陷(不足)，提供一种基于SMBUS的PCIE卡异常恢复装置及方法，可以无需人工干预，使得异常的PCIE卡自动恢复正常工作，提高系统的可靠性。

本发明采取的技术方案是：

一种基于SMBUS的PCIE卡异常恢复装置，用于对与系统处理器连接的PCIE卡进行异常恢复，所述PCIE卡包括存储器和第一处理器，所述存储器用于存储程序，所述第一处理器用于对所述存储器所存储的程序进行读写和运行，所述第一处理器还用于通过PCIE接口与所述系统处理器通信；

所述装置包括第二处理器，所述第二处理器设有第一接口、第二接口和SMBUS接口；

所述第二处理器，用于通过SMBUS接口接收所述系统处理器发送的恢复程序、通过第一接口将接收到的所述恢复程序发送至所述存储器存储、通过第二接口触发所述第一处理器读取和运行所述存储器所存储的恢复程序。

当PCIE卡出现异常时，系统处理器无法通过PCIE接口与第一处理器进行业务数据交互或者对存储器所存储的程序进行升级。此时，系统处理器可以通过第二处理器的SMBUS接口发送恢复程序至第二处理器，第二处理器通过其第一接口将恢复程序写入存储器中或者替换存储器中异常的程序，然后第二处理器通过其第二接口触发第一处理器重新从存储器中读取恢复程序进行运行，由此可以自动完成PCIE卡的异常恢复，无需人工干预，有效提升整个系统的可靠性。

进一步地，所述第二处理器还设有第三接口；

所述第二处理器，还用于通过第三接口读取所述第一处理器的状态信息、通过SMBUS接口将读取到的所述状态信息发送至所述系统处理器。

当系统处理器无法通过PCIE接口与第一处理器通信时，第二处理器通过其第三接口读取第一处理器的状态信息，并通过其SMBUS接口将状态信息反馈给系统处理器。系统处理器可以通过接收到的第一处理器的状态信息判断PCIE卡的异常类型，并根据判断结果配合第二处理器进行相应的恢复操作。

进一步地，所述第二处理器，还用于通过SMBUS接口接收所述系统处理器发送的异常类型请求，根据接收到的所述异常类型请求触发通过第三接口读取所述第一处理器的状态信息。

当系统处理器检测到无法通过PCIE接口与PCIE卡进行通信时，可以通过第二处理器的SMBUS接口触发第二处理器通过第三接口读取第一处理器的状态信息。

进一步地，所述PCIE卡还设有用于监控所述PCIE卡运行并输出运行参数的监控模块；所述第二处理器，还用于通过SMBUS接口接收所述监控模块输出的运行参数、通过SMBUS接口将接收到的所述运行参数发送至所述系统处理器。

监控模块可以监控PCIE卡的运行温度、当前电流大小或电压大小等运行情况并输出相应的运行参数，第二处理器可以将监控模块输出的运行参数通过其SMBUS接口转发至系统处理器，让系统处理器可以更好地运维PCIE卡。

进一步地，所述第一接口为CFI接口，所述第二接口为CFG接口。

进一步地，所述第三接口为SPI接口。

一种基于SMBUS的PCIE卡异常恢复方法，用于对与系统处理器连接的PCIE卡进行异常恢复，所述PCIE卡包括存储器和第一处理器，所述第一处理器对所述存储器所存储的程序进行读写和运行，所述第一处理器还通过PCIE接口与所述系统处理器通信；

所述方法包括：

当所述第一处理器通过PCIE接口与所述系统处理器的通信发生异常时，通过一个第二处理器的SMBUS接口接收所述系统处理器发送的恢复程序，并通过所述第二处理器的第一接口将接收到的所述恢复程序发送至所述存储器存储；

通过所述第二处理器的第二接口触发所述第一处理器读取并运行所述存储器所存储的恢复程序。

当PCIE卡出现异常时，系统处理器无法通过PCIE接口与第一处理器进行业务数据交互或者对存储器所存储的程序进行升级。此时，系统处理器可以通过第二处理器的SMBUS接口发送恢复程序至第二处理器，通过第二处理器的第一接口将恢复程序写入存储器中或者替换存储器中异常的程序，然后通过第二处理器的第二接口触发第一处理器重新从存储器中读取恢复程序进行运行，由此可以自动完成PCIE卡的异常恢复，无需人工干预，有效提升整个系统的可靠性。

进一步地，在通过一个第二处理器的SMBUS接口接收所述系统处理器发送的恢复程序之前，所述方法还包括：

通过所述第二处理器的第三接口读取所述第一处理器的状态信息，并通过所述第二处理器的SMBUS接口将读取到的所述状态信息发送至所述系统处理器。

当系统处理器无法通过PCIE接口与第一处理器通信。通过第二处理器的第三接口读取第一处理器的状态信息，并通过第二处理器的SMBUS接口将状态信息反馈给系统处理器，系统处理器可以根据第二处理器反馈回来的第一处理器的状态信息，判断具体PCIE卡的异常情况。

进一步地，所述方法还包括：

通过所述第二处理器的SMBUS接口接收所述系统处理器发送的异常类型请求，根据接收到的所述异常类型请求触发通过所述第二处理器的第三接口读取所述第一处理器的状态信息。

当系统处理器检测到无法通过PCIE接口与PCIE卡进行通信时，可以通过第二处理器的SMBUS接口触发通过第二处理器的第三接口读取第一处理器的状态信息。

进一步地，所述方法还包括：

通过所述第二处理器的SMBUS接口接收所述PCIE卡的运行参数，并通过所述第二处理器的SMBUS接口将接收到的所述运行参数发送至所述系统处理器，所述PCIE卡的运行参数由所述PCIE卡所设的监控模块监控所述PCIE卡的运行并输出。

监控模块可以监控PCIE卡的运行温度、当前电流大小或电压大小等运行情况并输出相应的运行参数，可以将监控模块输出的运行参数通过第二处理器的SMBUS接口转发至系统处理器，让系统处理器可以更好地运维PCIE卡。

与现有技术相比，本发明的有益效果为：

(1)本发明通过第二处理器分别与第一处理器、系统处理器之间的连接配合，在PCIE卡出现异常时，可以无需人工干预，自动实现PCIE卡的异常恢复，使得整个系统的可靠性得到有效提升；

(2)本发明通过第二处理器将PCIE卡中第一处理器的状态信息转发给系统处理器，可以使得系统处理器能快速判断PCIE卡具体的异常类型，为系统运维提供有利信息。

附图说明

图1为本发明实施例1的硬件架构框图。

图2为本发明实施例2的方法流程图。

图3为本发明实施例3的另一个方法流程图。

具体实施方式

本发明附图仅用于示例性说明，不能理解为对本发明的限制。为了更好说明以下实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

实施例1

如图1所示，本实施例提供一种基于SMBUS的PCIE卡异常恢复装置，用于对与系统处理器20连接的PCIE卡10进行异常恢复。

PCIE卡10包括第一处理器11和存储器12，存储器12用于存储程序，第一处理器11用于对存储器12所存储的程序进行读写和运行，第一处理器11还用于通过PCIE接口与系统处理器20通信。

所述PCIE卡异常恢复装置包括第二处理器13，第二处理器13设有第一接口、第二接口和SMBUS接口；第二处理器13，用于通过SMBUS接口接收系统处理器20发送的恢复程序、通过第一接口将接收到的所述恢复程序发送至存储器12存储、通过第二接口触发第一处理器11读取和运行存储器12所存储的恢复程序。

在PCIE卡10上，第一处理器11是主器件，负责主要的业务数据处理，并且通过PCIE接口与系统处理器20进行业务数据交互，第一处理器11可以是FPGA或SOC或ASIC等。存储器12可以是Flash存储器，存储了第一处理器11需要运行的程序。第一处理器11可以通过CFI接口(Common Flash Interface，通用闪存接口)从存储器12中读取程序进行运行，也可以通过CFI接口对存储器12存储的程序进行升级。

若本实施例应用在计算机系统中，则系统处理器20为计算机系统中的CPU。

在正常情况下，系统处理器20可以通过PCIE接口与第一处理器11进行业务数据交互、控制存储器12中的程序升级等。

而当PCIE卡10出现异常时，比如存储器12中的程序被异常改写，或者第一处理器11运行程序时发生异常，或者PCIE接口时序异常等，会导致系统处理器20无法通过PCIE接口与PCIE卡10进行通信。此时，系统处理器20可以通过第二处理器13的SMBUS接口发送恢复程序至第二处理器13，第二处理器13通过其第一接口将恢复程序写入存储器12中或者替换存储器12中异常的程序，然后第二处理器13通过其第二接口触发第一处理器11重新从存储器12中读取恢复程序进行运行，由此完成PCIE卡10的异常恢复。

在具体实施过程中，第二处理器13可以是MCU(Microcontroller Unit，微控制单元)。

在具体实施过程中，第二处理器13可以集成在PCIE卡10上，也可以设置在PCIE卡10外。

通过第二处理器13及其连接接口的设置，并结合系统处理器20，可以自动实现PCIE卡10的异常恢复，无需人工干预，有效提升整个系统的可靠性。

在一个实施例中，第二处理器13还设有第三接口；第二处理器13，还用于通过第三接口读取第一处理器11的状态信息、通过SMBUS接口将读取到的所述状态信息发送至系统处理器20。

当系统处理器20无法通过PCIE接口与第一处理器11通信时，第二处理器13通过其第三接口读取第一处理器11的状态信息，如第一处理器11内部的寄存器信息等，并通过其SMBUS接口将状态信息反馈给系统处理器20，系统处理器20可以根据第二处理器13反馈回来的第一处理器11的状态信息，判断具体PCIE卡10的异常情况。

如果第二处理器13能通过其第三接口读取到第一处理器11的状态信息，也即系统处理器20能通过第二处理器的SMBUS接口接收到第二处理器13反馈的第一处理器11的状态信息，则系统处理器20可以根据第一处理器11反馈的状态信息判断出第一处理器11的异常类型，根据异常类型可以有针对性地配合第二处理器13对第一处理器11进行异常恢复操作，发送相应的恢复程序至第二处理器13。

如果第二处理器13不能通过其第三接口读取到第一处理器11的状态信息，也即系统处理器20不能通过第二处理器的SMBUS接口接收到第二处理器13反馈的第一处理器11的状态信息，则系统处理器20可以判断第一处理器11整体失效了。

因此，无论第二处理器13能否通过其第三接口读取到第一处理器11的状态信息，第二处理器13都可以获取到有利于判断PCIE卡10的异常类型的信息反馈给系统处理器20。

在一个实施例中，第二处理器13还用于通过SMBUS接口接收系统处理器20发送的异常类型请求，根据接收到的所述异常类型请求触发通过第三接口读取所述第一处理器11的状态信息。

当系统处理器20检测到无法通过PCIE接口与PCIE卡10进行通信时，可以通过第二处理器13的SMBUS接口将异常类型请求发送至第二处理器13，第二处理器13根据接收到的异常类型请求，通过第三接口读取第一处理器11的状态信息。

在一个实施例中，第一接口可以为CFI接口(Common Flash Interface，通用闪存接口)，第二接口可以为CFG接口(Configuration，配置接口)，第三接口可以为SPI接口(Serial Peripheral Interface，串行外设接口)。

在一个实施例中，第二处理器13，还用于通过SMBUS接口接收系统处理器20发送的异常类型请求，根据接收到的所述异常类型请求触发通过第三接口读取第一处理器11的状态信息。

当系统处理器11检测到无法通过PCIE接口与PCIE卡10进行通信时，可以通过第二处理器的SMBUS接口触发第二处理器13通过第三接口读取第一处理器11的状态信息。

在一个实施例中，PCIE卡10还设有用于监控PCIE卡10运行并输出运行参数的监控模块14；第二处理器13，还用于通过SMBUS接口接收监控模块14输出的运行参数、通过SMBUS接口将接收到的所述运行参数发送至系统处理器20。

监控模块14可以监控PCIE卡10的运行温度、当前电流大小或电压大小等运行情况并输出相应的运行参数，第二处理器13可以将监控模块14输出的运行参数通过其SMBUS接口转发至系统处理器20，让系统处理器20可以更好地运维PCIE卡10。

在另一个实施例中，监控模块14也可以直接通过SMBUS接口与系统处理器20连接，将运行参数发送至系统处理器20。

本实施例还提供一种PCIE卡，包括第一处理器11、存储器12和如上所述的基于SMBUS的PCIE卡异常恢复装置。

本实施例还提供一种PCIE扩展系统，包括系统处理器20和如上所述的PCIE卡。

实施例2

如图2所示，本实施例提供一种基于SMBUS的PCIE卡异常恢复方法，用于对与系统处理器连接的PCIE卡进行异常恢复，所述PCIE卡包括存储器和第一处理器，所述第一处理器对所述存储器所存储的程序进行读写和运行，所述第一处理器还通过PCIE接口与所述系统处理器通信；

所述PCIE卡异常恢复方法包括：

当所述第一处理器通过PCIE接口与所述系统处理器的通信发生异常时，通过一个第二处理器的SMBUS接口接收所述系统处理器发送的恢复程序，并通过所述第二处理器的第一接口将接收到的所述恢复程序发送至所述存储器存储；

通过所述第二处理器的第二接口触发所述第一处理器读取并运行所述存储器所存储的恢复程序。

在所述PCIE卡上，第一处理器是主器件，负责主要的业务数据处理，并且通过PCIE接口与系统处理器进行业务数据交互，第一处理器可以是FPGA或SOC或ASIC。存储器可以是Flash存储器，存储了第一处理器需要运行的程序。第一处理器可以通过CFI接口(CommonFlash Interface，通用闪存接口)从Flash存储器中读取程序进行运行，也可以通过CFI接口对Flash存储器存储的程序进行升级。

在正常情况下，系统处理器可以通过PCIE接口与第一处理器进行业务数据交互、控制存储器中的程序升级等。

而当PCIE卡出现异常时，比如存储器中的程序被异常改写，或者第一处理器运行程序时发生异常，或者PCIE接口时序异常等，会导致系统处理器无法通过PCIE接口与PCIE卡进行通信。此时，系统处理器可以通过第二处理器的SMBUS接口发送恢复程序至第二处理器，通过第二处理器的第一接口将恢复程序写入存储器中或者替换存储器中异常的程序，然后通过第二处理器的第二接口触发第一处理器重新从存储器中读取恢复程序进行运行，由此完成PCIE卡的异常恢复。

所述PCIE卡异常恢复方法是基于一个第二处理器实现的，所述第二处理器设有第一接口、第二接口和SMBUS接口。在具体实施过程中，第二处理器可以是MCU(Microcontroller Unit，微控制单元)。第二处理器可以集成在PCIE卡上，也可以设置在PCIE卡外。

通过第二处理器及其连接接口，并结合系统处理器，可以自动实现PCIE卡的异常恢复，无需人工干预，有效提升整个系统的可靠性。

如图3所示，在一个实施例中，在通过一个第二处理器的SMBUS接口接收所述系统处理器发送的恢复程序之前，所述PCIE卡异常恢复方法还包括：

通过所述第二处理器的第三接口读取所述第一处理器的状态信息，并通过所述第二处理器的SMBUS接口将读取到的所述状态信息发送至所述系统处理器。

当系统处理器无法通过PCIE接口与第一处理器通信时，通过第二处理器的第三接口读取第一处理器的状态信息，如第一处理器内部的寄存器信息等，并通过第二处理器的SMBUS接口将状态信息反馈给系统处理器，系统处理器可以根据第二处理器反馈回来的第一处理器的状态信息，判断具体PCIE卡的异常情况。

如果能通过第二处理器的第三接口读取到第一处理器的状态信息，也即系统处理器能通过第二处理器的SMBUS接口接收到第二处理器反馈的第一处理器的状态信息，则系统处理器可以根据第一处理器反馈的状态信息判断出第一处理器的异常类型，根据异常类型可以有针对性地配合第二处理器对第一处理器进行异常恢复操作，发送相应的恢复程序至第二处理器。

如果不能通过第二处理器的第三接口读取到第一处理器的状态信息，也即系统处理器不能通过第二处理器的SMBUS接口接收到第二处理器反馈的第一处理器的状态信息，则系统处理器可以判断第一处理器整体失效了。

因此，无论能否通过第二处理器的第三接口读取到第一处理器的状态信息，第二处理器都可以获取到有利于判断PCIE卡的异常类型的信息反馈给系统处理器。

在一个实施例中，所述PCIE卡异常恢复方法还包括：

通过所述第二处理器的SMBUS接口接收所述系统处理器发送的异常类型请求，根据接收到的所述异常类型请求触发通过所述第二处理器的第三接口读取所述第一处理器的状态信息。

当系统处理器检测到无法通过PCIE接口与PCIE卡进行通信时，可以通过第二处理器的SMBUS接口触发通过第二处理器的第三接口读取第一处理器的状态信息。

在一个实施例中，第一接口可以为CFI接口(Common Flash Interface，通用闪存接口)，第二接口可以为CFG接口(Configuration，配置接口)，第三接口可以为SPI接口(Serial Peripheral Interface，串行外设接口)。

在一个实施例中，所述PCIE卡异常恢复方法还包括：

通过所述第二处理器的SMBUS接口接收所述PCIE卡的运行参数，并通过所述第二处理器的SMBUS接口将接收到的所述运行参数发送至所述系统处理器，所述PCIE卡的运行参数由所述PCIE卡所设的监控模块监控所述PCIE卡的运行并输出。

监控模块可以监控PCIE卡的运行温度、当前电流大小或电压大小等运行情况并输出相应的运行参数，第二处理器可以将监控模块输出的运行参数通过第二处理器的SMBUS接口转发至系统处理器，让系统处理器可以更好地运维PCIE卡。

在另一个实施例中，所述监控模块也可以直接通过SMBUS接口将运行参数发送至系统处理器。

具体实施过程可以是：当系统处理器检测到无法通过PCIE接口与PCIE卡进行通信时，系统处理器通过第二处理器的SMBUS接口向第二处理器发送异常类型请求；第二处理器接收到系统处理器发送的异常类型请求后，通过其第三接口读取第一处理器的状态信息，并通过其SMBUS接口将第一处理器的状态信息反馈给系统处理器；系统处理器根据第一处理器的状态信息判断PCIE卡的异常情况，通过第二处理器的SMBUS接口向第二处理器发送恢复程序；第二处理器接收到系统处理器发送的恢复程序后，通过其第一接口将恢复程序写入存储器中或者替换存储器中异常的程序，并且通过其第二接口触发第一处理器重新从存储器中读取恢复程序进行运行，从而完成PCIE卡的异常恢复。

显然，本发明的上述实施例仅仅是为清楚地说明本发明技术方案所作的举例，而并非是对本发明的具体实施方式的限定。凡在本发明权利要求书的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种基于SMBUS的PCIE卡异常恢复装置，用于对与系统处理器连接的PCIE卡进行异常恢复，所述PCIE卡包括存储器和第一处理器，所述存储器用于存储程序，所述第一处理器用于对所述存储器所存储的程序进行读写和运行，所述第一处理器还用于通过PCIE接口与所述系统处理器通信，其特征在于，所述装置包括第二处理器，所述第二处理器设有第一接口、第二接口和SMBUS接口；

所述第二处理器，用于通过SMBUS接口接收所述系统处理器发送的恢复程序、通过第一接口将接收到的所述恢复程序发送至所述存储器存储、通过第二接口触发所述第一处理器读取和运行所述存储器所存储的恢复程序。

2.根据权利要求1所述的一种基于SMBUS的PCIE卡异常恢复装置，其特征在于，所述第二处理器还设有第三接口；

所述第二处理器，还用于通过第三接口读取所述第一处理器的状态信息、通过SMBUS接口将读取到的所述状态信息发送至所述系统处理器。

3.根据权利要求2所述的一种基于SMBUS的PCIE卡异常恢复装置，其特征在于，所述第二处理器，还用于通过SMBUS接口接收所述系统处理器发送的异常类型请求，根据接收到的所述异常类型请求触发通过第三接口读取所述第一处理器的状态信息。

4.根据权利要求1至3任一项所述的一种基于SMBUS的PCIE卡异常恢复装置，其特征在于，所述PCIE卡还设有用于监控所述PCIE卡运行并输出运行参数的监控模块；

所述第二处理器，还用于通过SMBUS接口接收所述监控模块输出的运行参数、通过SMBUS接口将接收到的所述运行参数发送至所述系统处理器。

5.根据权利要求1所述的一种基于SMBUS的PCIE卡异常恢复装置，其特征在于，所述第一接口为CFI接口，所述第二接口为CFG接口。

6.根据权利要求2所述的一种基于SMBUS的PCIE卡异常恢复装置，其特征在于，所述第三接口为SPI接口。

7.一种基于SMBUS的PCIE卡异常恢复方法，用于对与系统处理器连接的PCIE卡进行异常恢复，所述PCIE卡包括存储器和第一处理器，所述第一处理器对所述存储器所存储的程序进行读写和运行，所述第一处理器还通过PCIE接口与所述系统处理器通信，其特征在于，所述方法包括：

当所述第一处理器通过PCIE接口与所述系统处理器的通信发生异常时，通过一个第二处理器的SMBUS接口接收所述系统处理器发送的恢复程序，并通过所述第二处理器的第一接口将接收到的所述恢复程序发送至所述存储器存储；

通过所述第二处理器的第二接口触发所述第一处理器读取并运行所述存储器所存储的恢复程序。

8.根据权利要求7所述的一种基于SMBUS的PCIE卡异常恢复方法，其特征在于，在通过一个第二处理器的SMBUS接口接收所述系统处理器发送的恢复程序之前，还包括：

通过所述第二处理器的第三接口读取所述第一处理器的状态信息，并通过所述第二处理器的SMBUS接口将读取到的所述状态信息发送至所述系统处理器。

9.根据权利要求8所述的一种基于SMBUS的PCIE卡异常恢复方法，其特征在于，还包括：

通过所述第二处理器的SMBUS接口接收所述系统处理器发送的异常类型请求，根据接收到的所述异常类型请求触发通过所述第二处理器的第三接口读取所述第一处理器的状态信息。

10.根据权利要求7至9任一项所述的一种基于SMBUS的PCIE卡异常恢复方法，其特征在于，还包括：

通过所述第二处理器的SMBUS接口接收所述PCIE卡的运行参数，并通过所述第二处理器的SMBUS接口将接收到的所述运行参数发送至所述系统处理器，所述PCIE卡的运行参数由所述PCIE卡所设的监控模块监控所述PCIE卡的运行并输出。

Images