CN110808908B - 跨平台实时切换冗余网络的系统和方法 - Google Patents

Abstract

本发明提供一种跨平台实时切换冗余网络的系统和方法，采用FPGA的万兆冗余以太网卡作为主控芯片，配置形成激活链路和备用链路，定时识别两路链路的链接状态，根据链接状态主动切换，形成对外链路。根据FPGA的逻辑设计，设定FPGA的发送和接收的数据结构，以及多个数据结构之间的相互关联，分别形成发送和接收的数据链表，通过中断号控制触发中断，使得读取或存入数据到相应的数据链表中。主控芯片采用FPGA，在物理层直接对双冗余网卡进行有效配置，打破了传统网卡只能通过应用层来配置的约束。直接在OSI模型的最底层物理层来进行故障监测和链路切换，可以有效的提高其切换时间，摆脱了操作系统和驱动对网卡的限制。

Description

跨平台实时切换冗余网络的系统和方法

技术领域

本发明涉及通信技术领域，具体地，涉及一种跨平台实时切换冗余网络的系统和方法。

背景技术

万兆冗余网卡是在一条通信链路发生故障时能够进行链路切换的万兆网卡。随着万兆以太网标准802.3ae的制定和后续更多万兆以太网标准的发布，万兆以太网以其更大的带宽和稳定性开始逐渐占据市场。同时一些行业对网络的实时性和可靠性也提出了更高的要求。对网卡采用冗余设计，在网络发生局部故障的时候，通过切换工作链路，可以有效的满足针对网卡提出的实时性和可靠性的需求。

万兆冗余以太网卡是指该网卡对外有两条通信链路，在一条链路作为优先正常使用，另一条链路作为备份，当其中一条链路发生故障时，系统可以快速判断故障并将通信链路切换到备份链路上，保证网络通信的正常。其中网络故障发现并切换工作链路的时间是衡量双冗余网卡性能的主要指标。

现阶段普通的冗余网卡一般使用两个单独的网卡，通过软件在OSI模型中的应用层进行检测和切换，该种情况下发现故障及切换链路的时间较长。理论上来说，冗余网卡的故障检测和切换可以发生在OSI参考模型的任何一层，从越底层进行故障检测和链路切换，系统的实时性就越好。OSI模型全称是Open System Interconnection Reference Model，是一种试图使各种计算机在世界范围内的互联为网络的标准框架，如图1所示。

与本申请相关的现有技术是专利文献CN105406998A，基于FPGA的双冗余千兆以太网介质访问控制器IP核。所述IP核以单路以太网介质访问控制器IP核为基础，包含物理层接口模块、时钟管理模块、数据接收模块、数据发送模块、流量控制模块及双冗余网络管理等，以硬件切换模式代替原有的上层驱动程序控制切换模式。由于双冗余网络切换过程无需上层驱动程序干预，切换时间仅取决于FPGA的控制时钟周期及双冗余网络模块的控制逻辑，通过合理配置控制时钟并优化控制逻辑，可将双冗余网络切换时间由60～100ms降低至1～5ms，并显著提高双冗余以太网介质访问控制器的稳定性及可靠性。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种跨平台实时切换冗余网络的系统和方法。

根据本发明提供的一种跨平台实时切换冗余网络的系统，包括：

FPGA固件模块：采用FPGA的万兆冗余以太网卡作为主控芯片，配置形成激活链路和备用链路，定时识别两路链路的链接状态，根据链接状态在激活链路和备用链路之间进行主动切换，形成对外链路。

优选地，所述的跨平台实时切换冗余网络的系统，还包括：

驱动模块：根据FPGA的逻辑设计，设定FPGA的发送和接收的数据结构，以及多个数据结构之间的相互关联，分别形成发送和接收的数据链表，通过中断号控制触发中断，使得读取或存入数据到相应的数据链表中。

优选地，所述的跨平台实时切换冗余网络的系统，还包括：

外接电路模块：通过PCIE总线与外接设备连接，通过电源转换电路将外接电源转换为两路不同电压供电，其中一路供给FLASH，另一路供给DDR3，两路不同电压供电经FLASH、DDR3后供给主控芯片；配备两个光模块分别连接主控芯片中的收发器，以进行数据接收和数据发送；通过时钟电路晶振为主控芯片提供高精度时钟。

优选地，所述FPGA固件模块包括：

PCIE模块：以Xilinx PCIE核为核心，提供PCIE协议接口；

中断模块：负责发送接收帧的中断；

发送数据帧模块：负责从内存中将以太网帧取出，形成流模式数据；

接收数据帧模块：负责将以太网帧传递到对应的内存中；

发送队列控制模块：负责将FIFO中的以太网帧传到MAC；

接收队列控制模块：负责将接收到以太网帧传递到FIFO中；

FIFO模块：负责将数据从PCIE时钟域跨到XGMAC时钟域中；

IP头校验及计算模块：负责计算IP头的校验和；

链路快速切换模块：检测物理链路状态，以实现对以太网的快速切换。

优选地，所述主控芯片中，当数据进行传输的过程中，光模块将外部数据传输至收发器，收发器将数据传到MAC层，MAC层对外部数据进行处理并存入存储器中，其中主控芯片定时读取两个收发器对应MAC层的链接状态，当前使用的收发器的链接信号被拉低时主动切换到另一个收发器。

根据本发明提供的一种跨平台实时切换冗余网络的方法，包括：

FPGA固件步骤：采用FPGA的万兆冗余以太网卡作为主控芯片，配置形成激活链路和备用链路，定时识别两路链路的链接状态，根据链接状态在激活链路和备用链路之间进行主动切换，形成对外链路。

优选地，所述的跨平台实时切换冗余网络的方法，还包括：

驱动步骤：根据FPGA的逻辑设计，设定FPGA的发送和接收的数据结构，以及多个数据结构之间的相互关联，分别形成发送和接收的数据链表，通过中断号控制触发中断，使得读取或存入数据到相应的数据链表中。

优选地，所述的跨平台实时切换冗余网络的方法，还包括：

外接电路步骤：通过PCIE总线与外接设备连接，通过电源转换电路将外接电源转换为两路不同电压供电，其中一路供给FLASH，另一路供给DDR3，两路不同电压供电经FLASH、DDR3后供给主控芯片；配备两个光步骤分别连接主控芯片中的收发器，以进行数据接收和数据发送；通过时钟电路晶振为主控芯片提供高精度时钟。

优选地，所述的跨平台实时切换冗余网络的方法，所述FPGA固件步骤包括：

PCIE步骤：以Xilinx PCIE核为核心，提供PCIE协议接口；

中断步骤：负责发送接收帧的中断；

发送数据帧步骤：负责从内存中将以太网帧取出，形成流模式数据；

接收数据帧步骤：负责将以太网帧传递到对应的内存中；

发送队列控制步骤：负责将FIFO中的以太网帧传到MAC；

接收队列控制步骤：负责将接收到以太网帧传递到FIFO中；

FIFO步骤：负责将数据从PCIE时钟域跨到XGMAC时钟域中；

IP头校验及计算步骤：负责计算IP头的校验和；

链路快速切换步骤：检测物理链路状态，以实现对以太网的快速切换。

优选地，所述主控芯片中，当数据进行传输的过程中，光步骤将外部数据传输至收发器，收发器将数据传到MAC层，MAC层对外部数据进行处理并存入存储器中，其中主控芯片定时读取两个收发器对应MAC层的链接状态，当前使用的收发器的链接信号被拉低时主动切换到另一个收发器。

与现有技术相比，本发明具有如下的有益效果：

1、主控芯片采用FPGA，其可编程可重构，可以在物理层直接对双冗余网卡进行有效配置，打破了传统网卡只能通过应用层来配置的约束。

2、在故障监测和链路切换方面，直接在OSI模型的最底层物理层来进行，可以有效的提高其切换时间，摆脱了操作系统和驱动对网卡的限制，经实测切换时间在5ms以内，能够有效满足对网络实时性和稳定性的需求。

3、采用CPCIE总线，模块整体可应用于对可靠性要求较高的抗恶劣环境计算机中，性价比和通用性强。

4、该网卡因采用自主开发的驱动，同时将其移植到ESXI系统下，实现了该网卡的跨平台使用。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为OSI模型示意图；

图2为本发明结构示意图；

图3为链路故障切换示意图；

图4为FGPA内部逻辑结构示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明核心模块使用FPGA设计完成，FPGA全称Field-Programmable Gate Array，现场可编程门阵列，可编译配置，可以在物理层就对网卡进行有效的配置。然后依托这一特性，针对现阶段一些企业对网络的实时性和可靠性提出的高标准，能够在规定的时间内完成故障判断和通信链路的切换，满足对网卡实时性和可靠性的要求。

本发明是一种跨平台软硬件协同的双冗余网卡，下面对其中的电路设计，FPGA固件设计，驱动设计进行详细阐述。

本发明的电路设计包括主控芯片、电源转换模块、DDR3内存、FLASH模块、两个光模块，其结构示意图如图2所示。主控芯片采用FPGA设计，FPGA逻辑设计包括PCIE核、DMA控制模块、数据处理模块、存储模块。外接电源通过电源转换模块分出不同的电压给FLASH、DDR3、主控芯片供电。整个模块通过PCIE总线连接到其他设备。两个光模块连接到主控芯片的收发器上，进行数据的接收和发送。时钟电路晶振为网卡提供一个高精度时钟。CONFIGJTAG片用于检测主控芯片的电气特性。FLASH和DDR3为是用来测试芯网卡提供闪存和内存空间，可以在该空间进行数据的暂存和处理。主控芯片进行数据处理存储等功能。

其中，数据传输的过程是，光模块把外部数据传入到主控芯片的收发器上，收发器把数据最终传递到MAC层，MAC层对数据进行处理后传递到存储。

主控芯片采用FPGA的冗余万兆以太网卡，配置两个光模块。当网卡配置完成时，对外显示为一个网卡一条链路，另一条备用链路并没有被激活。当数据进行传输的过程中，光模块将外部数据传输至收发器，然后收发器将数据传到MAC层，MAC层对外部数据进行处理并存入存储器中，其中主控芯片定时读取两个收发器对应MAC层的链接状态，当前使用的收发器的链接信号被拉低时主动切换到另一个收发器，如图3所示。

在图3中主控芯片采用FPGA设计，其内部逻辑结构如图4所示。主要包括PCIE核、发送数据帧模块、接收数据帧模块、FIFO模块、中断模块、接收队列控制模块、发送队列控制模块、IP头校验和计算模块、链路快速切换模块、自检模块、万兆以太网介质访问控制模块。图3中PCIE核即为图4中PCIE核；图3的DMA控制在图4中包括接收数据帧模块、发送数据帧模块、中断模块；图3的数据处理模块在图4中包括两个FIFO模块、发送队列控制模块、接收队列控制模块、IP头校验和计算模块；图3中的两个MAC即为图4中的万兆以太网介质访问控制模块。各个模块的功能如下：

PCIE模块为Xilinux PCIE核，提供PCIE协议接口；

中断模块，负责发送接收帧的中断；

发送数据帧模块，负责从内存中将以太网帧取出，流模式；

接收数据帧模块，负责将以太网帧传递到相应的内存中；

发送队列控制模块，负责将FIFO中的以太网帧传到MAC；

接收队列控制模块，负责将接收到以太网帧传递到FIFO中；

FIFO模块，负责将数据从PCIE时钟域跨到XGMAC时钟域中；

IP头校验和计算模块，负责计算IP头的校验和；

链路快速切换模块，用来检测物理链路状态，以实现对以太网的快速切换。

如图4中所示FPGA内部逻辑图和各个模块的详细功能，当外部有数据输入时，接收队列控制模块负责将以太网帧传递到FIFO模块中，然后触发中断，通过接收数据帧模块利用PCIE协议接口将数据从FIFO模块中传递到相应的内存中。当需要发送数据时，通过触发中断，使用发送数据帧模块利用PCIE协议接口将数据从内存中取出，存入FIFO模块中，然后发送队列控制模块负责将以太网帧从FIFO模块中转移到MAC，最终通过光口传递出去。冗余网卡的故障检测和切换在链路快速切换模块进行操作，设计中根据端口A和B对应的MAC层的link状态判断当前主端口A的状态，一旦link信号拉低链路出现断路则认为端口A产生故障进行切换，激活端口B，因为是直接在物理层进行故障检测和链路切换，所以整个过程所需的时间大大缩短。优选做法是，一旦link信号拉低链路出现断路，则认为端口A产生故障进行切换。link状态通过高低电平判断，相当于1和0两种状态，当它拉低时代表0，即可认为链路出现故障。之后会对A口进行链路状态的检测，切换到B口之后，直至B口出现故障才会再次切换到A口，切换机制为当前链路发生故障时才会去切换。

本发明的双冗余网卡作为自主设计的PCI设备，其驱动程序开发是在linux网络设备驱动框架下进行的，且其作为一个PCI设备，同时遵守PCI驱动程序的规范。驱动主要包括设备的初始化、设备的打开和关闭、数据包的发送、数据包的接受、中断处理、链路状态的监测、定制ioctl等模块。驱动程序根据网卡的FPGA逻辑设计，设定了其发送和接收的数据结构，然后多个数据结构之间相互关联，最终分别形成了发送和接收的数据链表transfifo。发送和接收的数据链表最终形成了一个环，首尾相连，能够循环使用，分别对应固件设计中的发送和接收FIFO模块；网卡驱动程序中通过申请的中断号控制INT中断模块来触发中断进而读取或者存入数据到相应的数据链表中；通过DMA控制器，最终完成数据的输入和输出。

网卡的跨平台使用是指该网卡通过开发在相应平台下的驱动程序，使其在相应的平台下正常工作。ESXI系统是根据linux内核开发的一套高度定制化的系统，其接口层和普通的linux系统不同，通过VMWARE公司给出的开源工具链，对linux下的驱动程序进行相应接口的二次开发和移植，使其满足ESXI系统的接口要求，最终实现网卡在ESXI系统下正常工作。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (8)

1.一种跨平台实时切换冗余网络的系统，其特征在于，包括：

FPGA固件模块：采用FPGA的万兆冗余以太网卡作为主控芯片，配置形成激活链路和备用链路，定时识别两路链路的链接状态，根据链接状态在激活链路和备用链路之间进行主动切换，形成对外链路；

所述FPGA固件模块包括：

PCIE模块：以Xilinx PCIE核为核心，提供PCIE协议接口；

中断模块：负责发送接收帧的中断；

发送数据帧模块：负责从内存中将以太网帧取出，形成流模式数据；

接收数据帧模块：负责将以太网帧传递到对应的内存中；

发送队列控制模块：负责将FIFO中的以太网帧传到MAC；

接收队列控制模块：负责将接收到以太网帧传递到FIFO中；

FIFO模块：负责将数据从PCIE时钟域跨到XGMAC时钟域中；

IP头校验及计算模块：负责计算IP头的校验和；

链路快速切换模块：检测物理链路状态，以实现对以太网的快速切换。

2.根据权利要求1所述的跨平台实时切换冗余网络的系统，其特征在于，还包括：

驱动模块：根据FPGA的逻辑设计，设定FPGA的发送和接收的数据结构，以及多个数据结构之间的相互关联，分别形成发送和接收的数据链表，通过中断号控制触发中断，使得读取或存入数据到相应的数据链表中。

3.根据权利要求2所述的跨平台实时切换冗余网络的系统，其特征在于，还包括：

外接电路模块：通过PCIE总线与外接设备连接，通过电源转换电路将外接电源转换为两路不同电压供电，其中一路供给FLASH，另一路供给DDR3，两路不同电压供电经FLASH、DDR3后供给主控芯片；配备两个光模块分别连接主控芯片中的收发器，以进行数据接收和数据发送；通过时钟电路晶振为主控芯片提供高精度时钟。

4.根据权利要求3所述的跨平台实时切换冗余网络的系统，其特征在于，所述主控芯片中，当数据进行传输的过程中，光模块将外部数据传输至收发器，收发器将数据传到MAC层，MAC层对外部数据进行处理并存入存储器中，其中主控芯片定时读取两个收发器对应MAC层的链接状态，当前使用的收发器的链接信号被拉低时主动切换到另一个收发器。

5.一种跨平台实时切换冗余网络的方法，其特征在于，包括：

FPGA固件步骤：采用FPGA的万兆冗余以太网卡作为主控芯片，配置形成激活链路和备用链路，定时识别两路链路的链接状态，根据链接状态在激活链路和备用链路之间进行主动切换，形成对外链路；

所述FPGA固件步骤包括：

PCIE步骤：以Xilinx PCIE核为核心，提供PCIE协议接口；

中断步骤：负责发送接收帧的中断；

发送数据帧步骤：负责从内存中将以太网帧取出，形成流模式数据；

接收数据帧步骤：负责将以太网帧传递到对应的内存中；

发送队列控制步骤：负责将FIFO中的以太网帧传到MAC；

接收队列控制步骤：负责将接收到以太网帧传递到FIFO中；

FIFO步骤：负责将数据从PCIE时钟域跨到XGMAC时钟域中；

IP头校验及计算步骤：负责计算IP头的校验和；

链路快速切换步骤：检测物理链路状态，以实现对以太网的快速切换。

6.根据权利要求5所述的跨平台实时切换冗余网络的方法，其特征在于，还包括：

驱动步骤：根据FPGA的逻辑设计，设定FPGA的发送和接收的数据结构，以及多个数据结构之间的相互关联，分别形成发送和接收的数据链表，通过中断号控制触发中断，使得读取或存入数据到相应的数据链表中。

7.根据权利要求6所述的跨平台实时切换冗余网络的方法，其特征在于，还包括：

外接电路步骤：通过PCIE总线与外接设备连接，通过电源转换电路将外接电源转换为两路不同电压供电，其中一路供给FLASH，另一路供给DDR3，两路不同电压供电经FLASH、DDR3后供给主控芯片；配备两个光步骤分别连接主控芯片中的收发器，以进行数据接收和数据发送；通过时钟电路晶振为主控芯片提供高精度时钟。

8.根据权利要求7所述的跨平台实时切换冗余网络的方法，其特征在于，所述主控芯片中，当数据进行传输的过程中，光步骤将外部数据传输至收发器，收发器将数据传到MAC层，MAC层对外部数据进行处理并存入存储器中，其中主控芯片定时读取两个收发器对应MAC层的链接状态，当前使用的收发器的链接信号被拉低时主动切换到另一个收发器。

Images