CN110795374A - 一种设备访问的方法、装置及可读存储介质 - Google Patents

一种设备访问的方法、装置及可读存储介质 Download PDF

Info

Publication number
CN110795374A
CN110795374A CN201910983218.6A CN201910983218A CN110795374A CN 110795374 A CN110795374 A CN 110795374A CN 201910983218 A CN201910983218 A CN 201910983218A CN 110795374 A CN110795374 A CN 110795374A
Authority
CN
China
Prior art keywords
equipment
domain
pcie
bus
accessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910983218.6A
Other languages
English (en)
Other versions
CN110795374B (zh
Inventor
张帅豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910983218.6A priority Critical patent/CN110795374B/zh
Publication of CN110795374A publication Critical patent/CN110795374A/zh
Application granted granted Critical
Publication of CN110795374B publication Critical patent/CN110795374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本申请公开了一种设备访问的方法,包括:PCIe扩展交换芯片接收设备访问命令;根据设备访问命令确定待访问设备的设备编号;其中,设备编号包括总线号、设备号及功能号;在域关系表中查找到设备编号对应的域地址;根据域地址确定待访问设备的位置,并对待访问设备进行访问。本申请通过在域关系表中查找待访问设备的设备编号对应的域地址,然后根据域地址确定待访问设备的位置,并对待访问设备进行访问,不需要通过对中间端口及子总线的寻址查找待访问设备的地址,减少了中间端口及子总线对总线号数量的需求,提高了PCIe总线设备的访问效率。本申请同时还提供了一种设备访问的装置及可读存储介质,具有上述有益效果。

Description

一种设备访问的方法、装置及可读存储介质
技术领域
本申请涉及设备访问领域,特别涉及一种设备访问的方法、装置及可读存储介质。
背景技术
在数据中心的硬件架构中,PCIe(peripheral component interconnectexpress,一种高速串行计算机扩展总线标准)总线作为存储、服务器高速IO的骨干总线,其规范成为影响硬件架构、硬件装置拓扑的关键塑造因素。BDF为PCIe规范规定的寻址方式,指的是Bus Number占用8位,Device Number占用5位,Function Number占用3位,即PCIe总线最多支持256个子总线,每个子总线最多支持32个设备,每个设备最多支持8个功能。
然而,随着通用计算/存储装置性能的不断提升、PCIe总线及设备在装置中的应用越来越多、越来越复杂,PCIe规范对总线号数量的限定已经成为制约装置发展的重要障碍。
因此,如何提高PCIe总线设备的访问效率是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种设备访问的方法、装置及可读存储介质,用于提高PCIe总线设备的访问效率。
为解决上述技术问题,本申请提供一种设备访问的方法,该方法包括:
PCIe扩展交换芯片接收设备访问命令;
根据所述设备访问命令确定待访问设备的设备编号;其中,所述设备编号包括总线号、设备号及功能号;
在域关系表中查找到所述设备编号对应的域地址;其中,所述域关系表中所述设备编号与所述域地址的映射关系为依据预设分配规则动态分配的;
根据所述域地址确定所述待访问设备的位置,并对所述待访问设备进行访问。
可选的,在PCIe扩展交换芯片接收设备访问命令之前,还包括:
所述PCIe扩展交换芯片通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号。
可选的,在PCIe扩展交换芯片接收设备访问命令之前,还包括:
所述PCIe扩展交换芯片利用PCIE协议描述中的预留字段将与所述PCIe扩展交换芯片连接的设备映射至对应的域地址中;
根据所述设备的设备编号与所述域地址的映射关系建立所述域关系表。
可选的,还包括:
当接收到预设关系修改命令时,执行所述预设关系修改命令对所述域关系表进行修改。
本申请还提供一种设备访问的装置,该装置包括:
接收模块,用于PCIe扩展交换芯片接收设备访问命令;
确定模块,用于根据所述设备访问命令确定待访问设备的设备编号;其中,所述设备编号包括总线号、设备号及功能号;
查找模块,用于在域关系表中查找到所述设备编号对应的域地址;其中,所述域关系表中所述设备编号与所述域地址的映射关系为依据预设分配规则动态分配的;
访问模块,用于根据所述域地址确定所述待访问设备的位置,并对所述待访问设备进行访问。
可选的,还包括:
隐藏模块,用于所述PCIe扩展交换芯片通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号。
可选的,还包括:
映射模块,用于所述PCIe扩展交换芯片利用PCIE协议描述中的预留字段将与所述PCIe扩展交换芯片连接的设备映射至对应的域地址中;
建立模块,用于根据所述设备的设备编号与所述域地址的映射关系建立所述域关系表。
可选的,还包括:
修改模块,用于当接收到预设关系修改命令时,执行所述预设关系修改命令对所述域关系表进行修改。
本申请还提供一种设备访问装置,该设备访问装置包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上述任一项所述设备访问的方法的步骤。
本申请还提供一种可读存储介质,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任一项所述设备访问的方法的步骤。
本申请所提供设备访问的方法,包括:PCIe扩展交换芯片接收设备访问命令;根据设备访问命令确定待访问设备的设备编号;其中,设备编号包括总线号、设备号及功能号;在域关系表中查找到设备编号对应的域地址;其中,域关系表中设备编号与域地址的映射关系为依据预设分配规则动态分配的;根据域地址确定待访问设备的位置,并对待访问设备进行访问。
本申请所提供的技术方案,通过在域关系表中查找待访问设备的设备编号对应的域地址,然后根据域地址确定待访问设备的位置,并对待访问设备进行访问,不需要通过对中间端口及子总线的寻址查找待访问设备的地址,减少了中间端口及子总线对总线号数量的需求,提高了PCIe总线设备的访问效率。本申请同时还提供了一种设备访问的装置及可读存储介质,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种设备访问的方法的流程图;
图2为本申请实施例所提供的另一种设备访问的方法的流程图;
图3为本申请实施例所提供的一种设备访问的装置的结构图;
图4为本申请实施例所提供的另一种设备访问的装置的结构图;
图5为本申请实施例所提供的一种设备访问装置的结构图。
具体实施方式
本申请的核心是提供一种设备访问的方法、装置及可读存储介质,用于提高PCIe总线设备的访问效率。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参考图1,图1为本申请实施例所提供的一种设备访问的方法的流程图。
其具体包括如下步骤:
S101:PCIe扩展交换芯片接收设备访问命令;
基于现有技术中,由于PCIe规范规定的寻址方式导致PCIe总线最多支持256个子总线,每个子总线最多支持32个设备,每个设备最多支持8个功能,而随着通用计算/存储装置性能的不断提升、PCIe总线及设备在装置中的应用越来越多、越来越复杂,PCIe规范对总线号数量的限定已经成为制约装置发展的重要障碍,故本申请提供了一种设备访问的方法,用于提高PCIe总线设备的访问效率。
可选的,在PCIe扩展交换芯片接收设备访问命令之前,PCIe扩展交换芯片还可以通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号;
当运行在CPU之上的系统启动运行主机端内核PCIe设备扫描驱动程序时,传统的扫描程序会将PCIe设备树根节点和最终端点设备之间、PCIe设备树根节点和PCIe扩展交换芯片之间、PCIe扩展交换芯片和下游的最终端点设备之间、PCIe扩展交换芯片和其下游的PCIe扩展交换芯片之间全部分配总线,造成总线号的浪费;
而本申请实施例通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,只向PCIe设备树根节点报告与PCIe扩展交换芯片连接的最终端点设备,从而使得主机端内核PCIe设备只能扫描到endpoint设备,进而仅为最终端点设备分配总线即可,节约了总线号,使得针对全闪存NVMe存储、服务器系统、系统中需要支持大量GPU的计算系统、需要通过PCIE总线scale up级联拓展NVMe JBOD的存储系统场景时,本申请实施例能够满足系统设计需求,可以支持系统更大规模设计扩展。
S102:根据设备访问命令确定待访问设备的设备编号;
这里提到的设备编号包括总线号、设备号及功能号。
S103:在域关系表中查找到设备编号对应的域地址;
这里提到的域关系表中设备编号与域地址的映射关系为依据预设分配规则动态分配的,该预设分配规则可以由预设的固件程序承载,该预设分配规则的基本要求是在一个域的子系统内的寻址对象地址统一,不导致寻址错误;
在域关系表中,设备编号和域地址是多对一的关系,即一个域地址代表一个PCIe扩展交换芯片,多个与该PCIe扩展交换芯片相连的设备的设备编号与域地址相对应,使得PCIe扩展交换芯片能够根据域地址确定待访问设备的位置。
S104:根据域地址确定待访问设备的位置,并对待访问设备进行访问。
基于上述技术方案,本申请所提供的一种设备访问的方法,通过在域关系表中查找待访问设备的设备编号对应的域地址,然后根据域地址确定待访问设备的位置,并对待访问设备进行访问,不需要通过对中间端口及子总线的寻址查找待访问设备的地址,减少了中间端口及子总线对总线号数量的需求,提高了PCIe总线设备的访问效率。
针对于上一实施例的步骤S103,其中提到的域关系表具体可以依据图2所示的步骤进行构建,下面结合图2进行说明。
请参考图2,图2为本申请实施例所提供的另一种设备访问的方法的流程图。
其具体包括以下步骤:
S201:PCIe扩展交换芯片利用PCIE协议描述中的预留字段将与PCIe扩展交换芯片连接的设备映射至对应的域地址中;
S202:根据设备的设备编号与域地址的映射关系建立域关系表。
可选的,当接收到预设关系修改命令时,还可以执行预设关系修改命令对域关系表进行修改。
基于上述技术方案,本申请实施例只修改了PCIe扩展交换芯片的内部实现,依然遵从PCIe规范,不会产生系统兼容性问题。
请参考图3,图3为本申请实施例所提供的一种设备访问的装置的结构图。
该装置可以包括:
接收模块100,用于PCIe扩展交换芯片接收设备访问命令;
确定模块200,用于根据设备访问命令确定待访问设备的设备编号;其中,设备编号包括总线号、设备号及功能号;
查找模块300,用于在域关系表中查找到设备编号对应的域地址;其中,域关系表中设备编号与域地址的映射关系为依据预设分配规则动态分配的;
访问模块400,用于根据域地址确定待访问设备的位置,并对待访问设备进行访问。
请参考图4,图4为本申请实施例所提供的另一种设备访问的装置的结构图。
该装置还可以包括:
隐藏模块,用于PCIe扩展交换芯片通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号。
该装置还可以包括:
映射模块,用于PCIe扩展交换芯片利用PCIE协议描述中的预留字段将与PCIe扩展交换芯片连接的设备映射至对应的域地址中;
建立模块,用于根据设备的设备编号与域地址的映射关系建立域关系表。
该装置还可以包括:
修改模块,用于当接收到预设关系修改命令时,执行预设关系修改命令对域关系表进行修改。
以上装置中的各个组成部分可实际应用于以下的实施例中:
PCIe扩展交换芯片通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号,并利用PCIE协议描述中的预留字段将与PCIe扩展交换芯片连接的设备映射至对应的域地址中;建立模块根据设备的设备编号与域地址的映射关系建立域关系表;当接收到预设关系修改命令时,修改模块执行预设关系修改命令对域关系表进行修改。
接收模块用于PCIe扩展交换芯片接收设备访问命令;确定模块根据设备访问命令确定待访问设备的设备编号;查找模块在域关系表中查找到设备编号对应的域地址;访问模块根据域地址确定待访问设备的位置,并对待访问设备进行访问。
请参考图5,图5为本申请实施例所提供的一种设备访问装置的结构图。
该设备访问装置500可因配置或性能不同而产生比较大的差异,可以包括一个或一个以上处理器(central processing units,CPU)522(例如,一个或一个以上处理器)和存储器532,一个或一个以上存储应用程序542或数据544的存储介质530(例如一个或一个以上海量存储设备)。其中,存储器532和存储介质530可以是短暂存储或持久存储。存储在存储介质530的程序可以包括一个或一个以上模块(图示没标出),每个模块可以包括对装置中的一系列指令操作。更进一步地,中央处理器522可以设置为与存储介质530通信,在设备访问装置500上执行存储介质530中的一系列指令操作。
设备访问装置500还可以包括一个或一个以上电源525,一个或一个以上有线或无线网络接口550,一个或一个以上输入输出接口558,和/或,一个或一个以上操作装置541,例如Windows ServerTM,Mac OS XTM,UnixTM,LinuxTM,FreeBSDTM等等。
上述图1至图2所描述的设备访问的方法中的步骤由设备访问装置基于该图5所示的结构实现。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的装置,装置和模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置、设备和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个装置,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,功能调用装置,或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本申请所提供的一种设备访问的方法、装置及可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种设备访问的方法,其特征在于,包括:
PCIe扩展交换芯片接收设备访问命令;
根据所述设备访问命令确定待访问设备的设备编号;其中,所述设备编号包括总线号、设备号及功能号;
在域关系表中查找到所述设备编号对应的域地址;其中,所述域关系表中所述设备编号与所述域地址的映射关系为依据预设分配规则动态分配的;
根据所述域地址确定所述待访问设备的位置,并对所述待访问设备进行访问。
2.根据权利要求1所述的方法,其特征在于,在PCIe扩展交换芯片接收设备访问命令之前,还包括:
所述PCIe扩展交换芯片通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号。
3.根据权利要求1所述的方法,其特征在于,在PCIe扩展交换芯片接收设备访问命令之前,还包括:
所述PCIe扩展交换芯片利用PCIE协议描述中的预留字段将与所述PCIe扩展交换芯片连接的设备映射至对应的域地址中;
根据所述设备的设备编号与所述域地址的映射关系建立所述域关系表。
4.根据权利要求3所述的方法,其特征在于,还包括:
当接收到预设关系修改命令时,执行所述预设关系修改命令对所述域关系表进行修改。
5.一种设备访问的装置,其特征在于,包括:
接收模块,用于PCIe扩展交换芯片接收设备访问命令;
确定模块,用于根据所述设备访问命令确定待访问设备的设备编号;其中,所述设备编号包括总线号、设备号及功能号;
查找模块,用于在域关系表中查找到所述设备编号对应的域地址;其中,所述域关系表中所述设备编号与所述域地址的映射关系为依据预设分配规则动态分配的;
访问模块,用于根据所述域地址确定所述待访问设备的位置,并对所述待访问设备进行访问。
6.根据权利要求5所述的装置,其特征在于,还包括:
隐藏模块,用于所述PCIe扩展交换芯片通过PCIe扩展交换芯片固件将PCIe总线的中间端口及子总线隐藏,以使主机端内核仅为最终端点设备分配总线号。
7.根据权利要求5所述的装置,其特征在于,还包括:
映射模块,用于所述PCIe扩展交换芯片利用PCIE协议描述中的预留字段将与所述PCIe扩展交换芯片连接的设备映射至对应的域地址中;
建立模块,用于根据所述设备的设备编号与所述域地址的映射关系建立所述域关系表。
8.根据权利要求7所述的装置,其特征在于,还包括:
修改模块,用于当接收到预设关系修改命令时,执行所述预设关系修改命令对所述域关系表进行修改。
9.一种设备访问装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至4任一项所述设备访问的方法的步骤。
10.一种可读存储介质,其特征在于,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至4任一项所述设备访问的方法的步骤。
CN201910983218.6A 2019-10-16 2019-10-16 一种设备访问的方法、装置及可读存储介质 Active CN110795374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910983218.6A CN110795374B (zh) 2019-10-16 2019-10-16 一种设备访问的方法、装置及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910983218.6A CN110795374B (zh) 2019-10-16 2019-10-16 一种设备访问的方法、装置及可读存储介质

Publications (2)

Publication Number Publication Date
CN110795374A true CN110795374A (zh) 2020-02-14
CN110795374B CN110795374B (zh) 2021-06-11

Family

ID=69440334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910983218.6A Active CN110795374B (zh) 2019-10-16 2019-10-16 一种设备访问的方法、装置及可读存储介质

Country Status (1)

Country Link
CN (1) CN110795374B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111611273A (zh) * 2020-05-26 2020-09-01 济南浪潮高新科技投资发展有限公司 设备与设备文件的关联方法、装置、设备及可读存储介质
CN111651397A (zh) * 2020-05-09 2020-09-11 济南浪潮高新科技投资发展有限公司 一种访问PXIe外设模块的方法和设备
CN112667538A (zh) * 2020-12-04 2021-04-16 苏州浪潮智能科技有限公司 一种获取网卡标识号方法、系统、设备以及介质
WO2024113778A1 (zh) * 2022-11-30 2024-06-06 苏州元脑智能科技有限公司 现场可更换单元设备的槽位确定方法、装置、设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030005190A1 (en) * 2001-06-29 2003-01-02 Leete Brian A. Method and apparatus for high throughput short packet transfers with minimum memory footprint
CN102576349A (zh) * 2009-08-18 2012-07-11 弗森-艾奥公司 输入/输出(i/0)虚拟化系统中主计算机与外围资源之间的通信
CN103077148A (zh) * 2013-01-04 2013-05-01 浪潮(北京)电子信息产业有限公司 一种基于pcie的主机通讯方法和主机
CN103116560A (zh) * 2013-02-06 2013-05-22 杭州海莱电子科技有限公司 可编程刀片服务器结构
CN103246626A (zh) * 2013-05-07 2013-08-14 中国人民解放军国防科学技术大学 大规模i/o共享系统pci桥非预取访存空间扩展方法
CN104285218A (zh) * 2013-12-31 2015-01-14 华为技术有限公司 一种扩展PCIe总线域的方法和装置
CN104636301A (zh) * 2015-02-15 2015-05-20 中南大学 一种基于pci-e接口的大规模plc高速背板总线系统
CN108696394A (zh) * 2018-05-18 2018-10-23 深圳市智微智能科技开发有限公司 一种linux系统下多个PCIE网卡的通讯方法及设备
CN108777634A (zh) * 2018-05-24 2018-11-09 许继电气股份有限公司 一种PCIe交换机及其端点地址空间分配方法
CN109117326A (zh) * 2018-07-12 2019-01-01 北京中科网威信息技术有限公司 基于申威架构的用户态网卡自动探测的处理方法及装置
CN109656755A (zh) * 2017-10-11 2019-04-19 阿里巴巴集团控股有限公司 检测设备状态的方法和系统
CN109656630A (zh) * 2018-12-27 2019-04-19 龙芯中科技术有限公司 配置空间的访问方法、装置、架构及储存介质

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030005190A1 (en) * 2001-06-29 2003-01-02 Leete Brian A. Method and apparatus for high throughput short packet transfers with minimum memory footprint
CN102576349A (zh) * 2009-08-18 2012-07-11 弗森-艾奥公司 输入/输出(i/0)虚拟化系统中主计算机与外围资源之间的通信
CN103077148A (zh) * 2013-01-04 2013-05-01 浪潮(北京)电子信息产业有限公司 一种基于pcie的主机通讯方法和主机
CN103116560A (zh) * 2013-02-06 2013-05-22 杭州海莱电子科技有限公司 可编程刀片服务器结构
CN103246626A (zh) * 2013-05-07 2013-08-14 中国人民解放军国防科学技术大学 大规模i/o共享系统pci桥非预取访存空间扩展方法
CN104285218A (zh) * 2013-12-31 2015-01-14 华为技术有限公司 一种扩展PCIe总线域的方法和装置
CN104636301A (zh) * 2015-02-15 2015-05-20 中南大学 一种基于pci-e接口的大规模plc高速背板总线系统
CN109656755A (zh) * 2017-10-11 2019-04-19 阿里巴巴集团控股有限公司 检测设备状态的方法和系统
CN108696394A (zh) * 2018-05-18 2018-10-23 深圳市智微智能科技开发有限公司 一种linux系统下多个PCIE网卡的通讯方法及设备
CN108777634A (zh) * 2018-05-24 2018-11-09 许继电气股份有限公司 一种PCIe交换机及其端点地址空间分配方法
CN109117326A (zh) * 2018-07-12 2019-01-01 北京中科网威信息技术有限公司 基于申威架构的用户态网卡自动探测的处理方法及装置
CN109656630A (zh) * 2018-12-27 2019-04-19 龙芯中科技术有限公司 配置空间的访问方法、装置、架构及储存介质

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651397A (zh) * 2020-05-09 2020-09-11 济南浪潮高新科技投资发展有限公司 一种访问PXIe外设模块的方法和设备
CN111651397B (zh) * 2020-05-09 2022-11-15 山东浪潮科学研究院有限公司 一种访问PXIe外设模块的方法和设备
CN111611273A (zh) * 2020-05-26 2020-09-01 济南浪潮高新科技投资发展有限公司 设备与设备文件的关联方法、装置、设备及可读存储介质
CN111611273B (zh) * 2020-05-26 2023-05-30 山东浪潮科学研究院有限公司 设备与设备文件的关联方法、装置、设备及可读存储介质
CN112667538A (zh) * 2020-12-04 2021-04-16 苏州浪潮智能科技有限公司 一种获取网卡标识号方法、系统、设备以及介质
CN112667538B (zh) * 2020-12-04 2023-01-06 苏州浪潮智能科技有限公司 一种获取网卡标识号方法、系统、设备以及介质
WO2024113778A1 (zh) * 2022-11-30 2024-06-06 苏州元脑智能科技有限公司 现场可更换单元设备的槽位确定方法、装置、设备

Also Published As

Publication number Publication date
CN110795374B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN110795374B (zh) 一种设备访问的方法、装置及可读存储介质
US9690739B2 (en) Method and apparatus for extending PCIe domain
KR102386495B1 (ko) 데이터에 액세스하는 방법, 장치, 기기 및 매체
KR101169514B1 (ko) 이종 프로세싱 유닛들 사이의 불균일 메모리 액세스를 위한 칩셋 서포트
JP4143616B2 (ja) ホールをもつメモリアドレスをサポートするための方法及びコンピュータプログラム
JP5011584B2 (ja) ハードウェアデバイスをヘテロジニアス処理ユニット間でバインドし移行するためのチップセットサポート
US8417889B2 (en) Two partition accelerator and application of tiered flash to cache hierarchy in partition acceleration
US10318460B2 (en) UMA-aware root bus selection
WO2017181851A1 (zh) 一种bios启动方法及装置
US20110276742A1 (en) Characterizing Multiple Resource Utilization Using a Relationship Model to Optimize Memory Utilization in a Virtual Machine Environment
CN116431530B (zh) 一种cxl内存模组、内存的处理方法及计算机系统
JP3327827B2 (ja) コンピュータ・システム内でバス・アドレスを動的に変換する方法及びシステム
CN113485791B (zh) 配置方法和访问方法、装置、虚拟化系统和存储介质
CN106648878B (zh) 一种系统及其动态分配mmio资源的方法
CN111708715A (zh) 内存分配方法、内存分配装置及终端设备
CN115562801A (zh) 一种多cpu架构虚拟机pci总线地址管理方法及设备
US7076632B2 (en) Fast paging of a large memory block
US10216524B2 (en) System and method for providing fine-grained memory cacheability during a pre-OS operating environment
US11989420B2 (en) Memory allocation method and apparatus, electronic device, and storage medium
JP2020173603A (ja) デバイス通信制御モジュールおよびデバイス通信制御方法
US20090216987A1 (en) Method and apparatus for allocating host memory for a memory-less add-on devices
CN117851289A (zh) 页表获取方法、系统、电子组件及电子设备
CN115858422A (zh) 页表的处理方法、电子设备和存储介质
CN115562921A (zh) 一种基于海光平台的网卡性能优化方法、装置及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant