CN110784207B - 一种载波通信防干扰倒灌电路 - Google Patents

一种载波通信防干扰倒灌电路 Download PDF

Info

Publication number
CN110784207B
CN110784207B CN201810852716.2A CN201810852716A CN110784207B CN 110784207 B CN110784207 B CN 110784207B CN 201810852716 A CN201810852716 A CN 201810852716A CN 110784207 B CN110784207 B CN 110784207B
Authority
CN
China
Prior art keywords
resistor
nmos tube
capacitor
power amplifier
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810852716.2A
Other languages
English (en)
Other versions
CN110784207A (zh
Inventor
罗克清
朱永权
杜波
朱旭权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Philisense Information Security Technology Co ltd
Original Assignee
Beijing Philisense Information Security Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Philisense Information Security Technology Co ltd filed Critical Beijing Philisense Information Security Technology Co ltd
Priority to CN201810852716.2A priority Critical patent/CN110784207B/zh
Publication of CN110784207A publication Critical patent/CN110784207A/zh
Application granted granted Critical
Publication of CN110784207B publication Critical patent/CN110784207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明公开了一种载波通信防干扰倒灌电路，在隔直电容2和耦合线圈3之间插入开关J1。当载波信号发送时，将开关J1由发送使能端控制下闭合，信号通路打开，正常工作；在载波信号不发送时，将开关J1由干扰信号控制下保持断开，将干扰信号与功放电路隔离开，保护载波模块的功放电路以及内部电路不受干扰信号影响，从而彻底杜绝由于干扰引起的功放发热导致的模块烧毁的隐患，提高安全性。

Description

一种载波通信防干扰倒灌电路
技术领域
本发明涉及电力系统电力线载波通信技术领域，具体地说，涉及电力线载波模块的防护电路结构。
背景技术
电力线载波通讯技术广泛应用于自动抄表领域，已经大批量在应用。
图1是常见的载波模块信号输出耦合电路结构，载波信号通过功放电路1进行放大后，通过隔直电容2接到耦合线圈3的低压端，高压端通过安规电容4将信号耦合到电力线上，瞬态抑制管5防止电力线上的瞬时大幅度干扰损坏模块内部电路。
但是在现场应用中，这种电路遇到电力线负载干扰较大的时候，干扰信号的能量会通过载波发送通路倒灌进载波模块，使功放电路发热甚至将模块和电表烧毁，造成严重后果。
发明内容
(一)要解决的技术问题
针对上述问题，本发明的主要目的在于提供一种保护电路，既不影响载波发送，又在电力线上强干扰时可以保护功放电路不受干扰信号的影响。
(二)技术方案
为了实现上述目的，本发明提供了一种载波通信防干扰倒灌电路，原理是如图2，在隔直电容2和耦合线圈3之间插入开关J1。当载波信号发送时，将开关J1由发送使能端控制下闭合，信号通路打开，正常工作；在载波信号不发送时，将开关J1由干扰信号控制下保持断开，将干扰信号与功放电路隔离开，保护载波模块的功放电路以及内部电路不受损坏。
为了实现开关J1的自动控制，本发明采用如下技术方案：
一种载波通信防干扰倒灌电路，包括功放1，隔直电容2，耦合线圈3，安规电容4，NMOS 管5，NMOS管6，电阻7，二极管8，电容9，PNP三极管10，电阻11，电阻12，TVS管 13。其特征在于NMOS管5，NMOS管6，电阻7，二极管8，电容9，PNP三极管10，电阻 11，电阻12共同组成开关电路。
所述的开关电路中，NMOS管5的源端S接隔直电容2，漏端D与与NMOS管6的漏端D连接，NMOS管6的源端S接耦合线圈3的低压侧，电阻7一端接NMOS管6的源端S，电阻 7另一端和二极管8的N极串联，二极管8的P极连接NMOS管5和NMOS管6的栅极G，电容9一端接两个NMOS管栅极G，另一端接地，PNP三极管10的集电极与两个NMOS管栅极G相连，三极管10的基极与电阻11相连，三极管10的发射极连接到电源VDD，电阻 11的另一端与电阻12相连，接到功放工作使能端PA_EN，电阻12的另一端连接到电源VDD；所述的载波通信防干扰倒灌电路，在载波信号发送时，其工作过程是，PA_EN信号变低，让功放1工作，同时使PNP三极管10打开，使NMOS管栅极VGATE电平为VDD，由于功放输出信号最高电平低于VDD电压，因此NMOS管5和NMOS管6导通。
所述的载波通信防干扰倒灌电路，当载波信号不发送时，PA_EN信号变高，功放1停止工作，同时使PNP三极管10关闭；线路上的干扰信号通过耦合线圈3，经过电阻7、二极管8和电容9组成一个半波整流稳压电路整流变成负电压，由于NMOS管栅极VGATE点没有电荷的泄放通路，使得VGATE点的电平维持在干扰信号的负电平最低电平的位置，即NMOS管6 和NMOS管5的栅源极电压VGS始终为负值，从而两个NMOS处于关断状态。
所述的电阻7、二极管8和电容9组成一个半波整流稳压电路，载波信号发送时，PNP三极管10打开，使栅极VGATE电压为VDD，该电压通过二极管8和电阻7和耦合线圈3的低压绕组到地是导通的，其特征在于，电路通过电阻7进行限流。
(三)有益效果
本发明提出的载波通信防干扰倒灌电路，在载波发送时通路打开，不影响工作；在载波不发送时，将干扰信号与功放电路关闭，从而彻底杜绝由于干扰引起的功放发热导致的模块烧毁的隐患，提高安全性。
附图说明
图1为常见的载波放大耦合电路的示意图
图2为本发明电路的原理示意图
图3为本发明的实施实例电路图
图中：1、功放；2、隔直电容；3、耦合线圈；4安规电容；5、NMOS管；6、NMOS管；7、电阻；8、二极管；9、电容；10、PNP三极管；11、电阻；12、电阻；13、TVS管。
具体实施方法
下面结合附图和实施例对本发明作进一步详细的说明，但本发明的实施方式不限于此。
实施实例
如图3所示，本发明提供了一种载波通信防干扰倒灌电路，包括功放1，隔直电容2，耦合线圈3，安规电容4，NMOS管5，NMOS管6，电阻7，二极管8，电容9，PNP三极管10，电阻11，电阻12，TVS管13。其特征在于NMOS管5，NMOS管6，电阻7，二极管8，电容9，PNP三极管10，电阻11，电阻12共同组成开关电路。
所述的开关电路中，NMOS管5的源端S接隔直电容2，漏端D与与NMOS管6的漏端D连接，NMOS管6的源端S接耦合线圈3的低压侧，电阻7一端接NMOS管6的源端S，电阻7另一端和二极管8的N极串联，二极管8的P极连接NMOS管5和NMOS管6的栅极G，电容9一端接两个NMOS管栅极G，另一端接地，PNP三极管10的集电极与两个NMOS管栅极G相连，三极管10的基极与电阻11相连，三极管10的发射极连接到电源VDD，电阻 11的另一端与电阻12相连，接到功放工作使能端PA_EN，电阻12的另一端连接到电源VDD；所述的载波通信防干扰倒灌电路，在载波信号发送时，其工作过程是，PA_EN信号变低，让功放1工作，同时使PNP三极管10打开，使NMOS管栅极VGATE电平为VDD，由于功放输出信号最高电平低于VDD电压，因此NMOS管5和NMOS管6导通。
所述的载波通信防干扰倒灌电路，当载波信号不发送时，PA_EN信号变高，功放1停止工作，同时使PNP三极管10关闭；线路上的干扰信号通过耦合线圈3，经过电阻7、二极管8和电容9组成一个半波整流稳压电路整流变成负电压，由于NMOS管栅极VGATE点没有电荷的泄放通路，使得VGATE点的电平维持在于扰信号的负电平最低电平的位置，即NMOS管6 和NMOS管5的栅源极电压VGS始终为负值，从而两个NMOS处于关断状态。
所述的电阻7、二极管8和电容9组成一个半波整流稳压电路，载波信号发送时，PNP三极管10打开，使栅极VGATE电压为VDD，该电压通过二极管8和电阻7和耦合线圈3的低压绕组到地是导通的，其特征在于，电路通过电阻7进行限流。
综上所述，本发明提供的载波通信防干扰倒灌电路，既不影响载波发送，又在电力线上强干扰时可以保护功放电路不损坏。
以上实施方法仅为本发明的一种实现方案，并非用于限制本发明的实施方案，本领域的普通技术人员根据本发明的主要构思和技术原理，可以十分方便地做出相应的变通和修改，故本发明的保护范围应以权利要求书所要求的保护范围为准。

Claims (1)

1.一种载波通信防干扰倒灌电路，包括功放1，隔直电容2，耦合线圈3，安规电容4，NMOS管5，NMOS管6，电阻7，二极管8，电容9，PNP三极管10，电阻11，电阻12，TVS管13；NMOS管5，NMOS管6，电阻7，二极管8，电容9，PNP三极管10，电阻11，电阻12共同组成开关电路；其特征在于，NMOS管5的源端S接隔直电容2，漏端D与NMOS管6的漏端D连接，NMOS管6的源端S接耦合线圈3的低压侧，电阻7一端接NMOS管6的源端S，电阻7另一端和二极管8的N极串联，二极管8的P极连接NMOS管5和NMOS管6的栅极G，电容9一端接两个NMOS管栅极G，另一端接地，PNP三极管10的集电极与两个NMOS管栅极G相连，PNP三极管10的基极与电阻11相连，PNP三极管10的发射极连接到电源VDD，电阻11的另一端与电阻12相连，接到功放工作使能端PA_EN，电阻12的另一端连接到电源VDD；PA_EN信号低电平让功放1工作，同时使PNP三极管10打开，使NMOS管的栅极电压为VDD，开关打开；PA_EN信号高电平让关闭功放1，同时使PNP三极管10关闭，NMOS管的栅极电荷通过电阻7、二极管8和线圈接地泄放；电阻7、二极管8和电容9组成一个半波整流稳压电路，使得NMOS管的栅极电压为负值，彻底关闭开关；电路通过电阻7进行限流。
CN201810852716.2A 2018-07-30 2018-07-30 一种载波通信防干扰倒灌电路 Active CN110784207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810852716.2A CN110784207B (zh) 2018-07-30 2018-07-30 一种载波通信防干扰倒灌电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810852716.2A CN110784207B (zh) 2018-07-30 2018-07-30 一种载波通信防干扰倒灌电路

Publications (2)

Publication Number Publication Date
CN110784207A CN110784207A (zh) 2020-02-11
CN110784207B true CN110784207B (zh) 2023-08-29

Family

ID=69378478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810852716.2A Active CN110784207B (zh) 2018-07-30 2018-07-30 一种载波通信防干扰倒灌电路

Country Status (1)

Country Link
CN (1) CN110784207B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704557B1 (en) * 1999-04-22 2004-03-09 Lucent Technologies Inc. System and method for protecting a receiver from jamming interference
CN103338080B (zh) * 2013-05-28 2015-05-20 徐忠义 电力线载波信道强干扰噪声的抑制方法及其电路结构
CN103973242B (zh) * 2014-05-21 2017-04-19 瑞斯康微电子（深圳）有限公司 一种电力线载波功率放大电路
CN105680908B (zh) * 2016-03-17 2018-08-07 瑞斯康微电子（深圳）有限公司 一种全频带电力线载波通信方法

Also Published As

Publication number Publication date
CN110784207A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN201887469U (zh) 射频功率放大器过压保护电路
CN202384752U (zh) 开关电源过流保护电路
CN218040777U (zh) 一种带短路保护的漏电保护器
CN203039343U (zh) 本安过流保护电路
CN106560958A (zh) 一种低功耗电压保护电路及燃气表
CN102522974A (zh) 光控开关电路
CN109842016B (zh) 一种带有全面保护装置的半导体激光器驱动源
CN104218558A (zh) 防浪涌高压保护电路
CN110784207B (zh) 一种载波通信防干扰倒灌电路
CN204131385U (zh) 开关电源过流保护电路
CN109066598A (zh) 一种低电平触发自锁电路
CN207542992U (zh) 一种高集成度高压延迟缓启动装置
CN216531249U (zh) GaN功放管驱动电路
CN106452374B (zh) 一种功放加电时序保护电路
CN205489477U (zh) 开环保护电路及开关电源电路
CN211018633U (zh) 一种具有过压过流保护功能的mos管驱动电路
CN208753961U (zh) 一种电源输入过压负压保护电路
CN202977969U (zh) 一种激光器耦合电源的高效保护电路
CN115882580A (zh) 电源切换系统及双电源供电设备
CN208753973U (zh) 一种低电平触发自锁电路
CN101783506B (zh) 一种检测和限流保护电路
CN103091543B (zh) 电流检测电路、恒流电路和电池充放电保护系统
CN203434951U (zh) 一种宽电压脉冲接收隔离型电路
CN202134911U (zh) 一种防止电源火零线反接的检测保护电路
CN201945904U (zh) 带限流的恒流电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Luo Keqing

Inventor after: Zhu Yongquan

Inventor after: Du Bo

Inventor after: Zhu Xuquan

Inventor before: Du Bo

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant