CN110783103B - 介电膜及其制备方法 - Google Patents

介电膜及其制备方法 Download PDF

Info

Publication number
CN110783103B
CN110783103B CN201911042779.2A CN201911042779A CN110783103B CN 110783103 B CN110783103 B CN 110783103B CN 201911042779 A CN201911042779 A CN 201911042779A CN 110783103 B CN110783103 B CN 110783103B
Authority
CN
China
Prior art keywords
leakage
energy storage
film
interface
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911042779.2A
Other languages
English (en)
Other versions
CN110783103A (zh
Inventor
赵世峰
陈介煜
唐哲红
杨波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inner Mongolia University
Original Assignee
Inner Mongolia University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inner Mongolia University filed Critical Inner Mongolia University
Priority to CN201911042779.2A priority Critical patent/CN110783103B/zh
Publication of CN110783103A publication Critical patent/CN110783103A/zh
Application granted granted Critical
Publication of CN110783103B publication Critical patent/CN110783103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

本发明涉及介电膜及其制备方法。制备方法包括采用第一材料和第二材料的界面电荷积累模型,获得所述第一材料和所述第二材料的厚度比以及所述第一材料和所述第二材料之间的界面的漏电电荷面密度;制备由所述厚度比的所述第一材料和所述第二材料形成的介电膜。本发明的介电膜相比于原始薄膜有效的改善了其漏电表现,降低了能量损耗并提升了击穿电场从而提升了储能特性。

Description

介电膜及其制备方法
技术领域
本发明涉及介电膜及其制备方法。
背景技术
介电储能器件相比于传统固态氧化物燃料电池拥有更快的充放电速度和更高的功率密度,能够应用在微波通信、混合电动车分布式电源系统、可再生能源存储等多个领域。而且介电储能薄膜由于其工艺/结构可调以及超高储能密度、更长的使用寿命、更宽的工作温区,使其能够为绿色能源的电网并网、电动能源车辆的电源系统以及为先进的军事技术(如电磁弹射器、电磁炮以及激光武器等)提供高储能密度、高功率密度以及耐高压的薄膜电容器。然而,由于薄膜电容的体量较小,这使它存储的能量相对较小,为了使它能够更好的应用在以上领域中,需要提高薄膜的储能密度,对于薄膜结构设计以及优化提供了更强的要求。目前,对于薄膜电容器的储能性能的提升大部分工作仅仅停留在掺杂改性、调控缺陷和构建复合体系等方面。然而,掺杂改性和调控缺陷仅仅是通过修饰晶格结构、降低铁电畴间的协同耦合效应和降低缺陷等手段实现储能密度的提升,而这种情况往往是在牺牲击穿电场或者极化强度的条件下实现储能密度的提升,提升空间有限。
发明内容
本发明本专利提供了一种设计和制备双层薄膜系统以有效提升介电薄膜储能特性的方法。本发明在结合两种材料的优良性质的基础上,同时对击穿电场以及极化强度实现有效的提升,从而大幅度提升储能密度。
本发明提供了一种制备介电膜的方法,包括:采用第一材料和第二材料的界面电荷积累模型,获得所述第一材料和所述第二材料的厚度比以及所述第一材料和所述第二材料之间的界面的漏电电荷面密度;制备由所述厚度比的所述第一材料和所述第二材料形成的介电膜。
在上述方法中,其中,所述第一材料是Na0.5Bi3.25La1.25Ti4O15,所述第二材料是BaBi3.4La0.6Ti4O15
在上述方法中,其中,所述第一材料是Na0.5Bi3La1.5Ti4O15,所述第二材料是BaBi3.1La0.9Ti4O15
在上述方法中,其中,所述界面电荷积累模型为
Figure BDA0002253313490000021
其中,ε0、ε1和ε2分别为真空介电常数、所述第一材料的介电常数和所述第二材料的介电常数,d1和d2分别为所述第一材料和所述第二材料的厚度,γ1和γ2分别为所述第一材料和所述第二材料的电导率,u为施加的电压,σi为所述第一材料和所述第二材料的界面处能够容纳的漏电电荷面密度。
在上述方法中,其中,通过旋涂工艺制备由所述厚度比的所述第一材料和所述第二材料形成的介电膜。
在上述方法中,其中,所述介电膜包括三层所述第一材料和三层所述第二材料。
在上述方法中,其中,所述第一材料和所述第二材料的厚度比为19:16和5:4。
本发明还提供了通过上述方法制备得到的介电膜。
本发明利用界面电荷积累模型,获得两种材料形成的双层介电薄膜的界面积累的电荷面密度以及两种材料合适的厚度比。再与漏电面密度对比,判断两种材料形成的双层介电薄膜是否能够有效抑制漏电电荷,改善双层介电储能薄膜的漏电表现。本发明利用溶胶凝胶方法,成功合成了Na0.5Bi4.5-xLaxTi4O15/BaBi4-yLayTi4O15双层介电储能薄膜。相比于原始薄膜有效的改善了其漏电表现,降低了能量损耗并提升了击穿电场从而提升了储能特性。
附图说明
图1为Na0.5Bi3.25La1.25Ti4O15(NBLT)、BaBi3.4La0.6Ti4O15(BBLT)薄膜和双层介电储能薄膜的漏电性能。
图2为不同电场下界面积累的电荷面密度与漏电电荷面密度的对比。
图3为Na0.5Bi3.25La1.25Ti4O15(NBLT)、BaBi3.4La0.6Ti4O15(BBLT)薄膜和双层介电储能薄膜的击穿电场对比。
图4为Na0.5Bi3.25La1.25Ti4O15(NBLT)、BaBi3.4La0.6Ti4O15(BBLT)薄膜和双层介电储能薄膜的电滞回线(a)以及储能性能的对比(b)。
具体实施方式
下面的实施例可以使本领域技术人员更全面地理解本发明,但不以任何方式限制本发明。
本发明提供了一种设计和制备双层薄膜系统以有效提升介电薄膜储能特性的方法。两种不同的电介质材料所形成的复合电介质系统,可以将其看成是不同电介质形成的串联体系。由于两种材料拥有不同的介电常数以及电导率,当漏电电荷流过整体薄膜样品时,会有一部分电荷被束缚在两种介电材料的界面层,这样就能有效的抑制流过整体薄膜的漏电电荷,从而减小整体薄膜的漏电流密度。对于介电储能薄膜,当材料的漏电电流过大时,由于漏电电流做功发热,引起介电储能薄膜能量损耗,降低储能薄膜的稳定性、寿命以及击穿电场,从而降低薄膜的储能表现。当漏电电流在界面处被束缚就会有效改善薄膜漏电表现,抑制储能薄膜漏电电流做功发热,提升薄膜的储能性能。制备方法采用能耗较低、便于工业化、成本低的溶胶凝胶方法,制备了Na0.5Bi4.5-xLaxTi4O15/BaBi4-yLayTi4O15(x=1.25,y=0.6;或x=1.5,y=0.9)的复合薄膜。
双层介电储能薄膜的设计和制备分为三步进行:
(1)选取极化相对较大、击穿电场相对较弱的材料BaBi4-yLayTi4O15和击穿电场相对较大、极化相对较弱、击穿电场相对较强的Na0.5Bi4.5-xLaxTi4O15
(2)用界面电荷积累模型计算出界面处不同电场下双层复合电介质的界面电荷密度,也就是界面处所实际能够容纳的漏电电荷面密度。再根据漏电表现相对较差的基础材料计算出在不同电场下漏电电荷所引起的漏电电荷面密度。比较两者大小,当能够容纳的漏电电荷密度大于材料本身漏电所产生的漏电电荷密度时,双层薄膜的漏电能够被有效抑制,从而提升整体材料的击穿电场、最大极化强度和降低损耗,提升复合薄膜的储能表现。
(3)采用溶胶凝胶方法,配置澄清Na0.5Bi4.5-xLaxTi4O15和BaBi4-yLayTi4O15溶液并老化5天,使用匀胶机在Pt/Ti/SiO2/Si(100)衬底使用旋涂的方法制备复合薄膜。选用条件为低转速400转/分和6000转/分,分别旋涂15s和50s,将旋涂完毕的薄膜在烘烤台上320摄氏度进行预处理,之后放入退火炉中在700摄氏度下退火5分钟使材料成相。两种材料采用相同的预处理温度和退火温度。以此条件先旋涂3层Na0.5Bi4.5-xLaxTi4O15再旋涂3层BaBi4- yLayTi4O15,最后放入快速退火炉中,700摄氏度下烧结20分钟。获得双层介电储能薄膜。
具体而言,本发明利用界面电荷积累模型,计算出界面处不同电场下双层介电储能薄膜的界面电荷面密度,再根据漏电表现相对较差的基础材料计算出在不同电场下漏电电荷所引起的漏电电荷面密度。比较两者在相同电场下的电荷密度。当界面电荷所积累的电荷面密度大于漏电电荷面密度时,漏电电荷被有效的束缚在双层介电储能薄膜的界面处。这将有效的改善双层介电储能系统的漏电表现,降低漏电流做功引起的损耗,改善击穿电场从而提高原材料的储能表现。储能表现相比于原材料有显著的提升。
双层介电储能薄膜的的制备方法,包括以下步骤:
步骤1:使用界面电荷积累模型先对材料进行预先的筛选,利用下面公式
Figure BDA0002253313490000041
其中,ε0、ε1和ε2分别为真空介电常数、原材料1的介电常数和原材料2的介电常数,d1和d2分别为原材料1的厚度以及原材料2的厚度,γ1和γ2分别为原材料1的电导率以及原材料2的电导率,u为双层介电材料所施加的电压。通过此公式对就可以对界面处能够容纳的漏电电荷面密度σi进行计算,并得到具体数值。
步骤2:选取储能性能相对较好,但是介电常数和电导率存在差异的两种材料,分别为材料1和材料2,这里我们选取的材料为Na0.5Bi4.5-xLaxTi4O15和BaBi4-yLayTi4O15(x=1.25,y=0.6;或x=1.5,y=0.9)。将材料1和材料2的介电常数以及电导率带入上面公式得到双层介电储能薄膜相对优越的厚度比(19:16和5:4),同时得到不同电压界面处能够容纳的漏电电荷面密度。
步骤3:将分析纯的硝酸铋、乙酸钡、钛酸四正丁酯分别加入乙二醇甲醚和乙二醇溶液中,并加入1ml乙酰丙酮,待其澄清后将两者混合,搅拌直至澄清,获得BaBi4-yLayTi4O15前驱液。同时将分析纯的硝酸铋、乙酸钠、钛酸四正丁酯加入乙二醇甲醚,并加入1ml乙酰丙酮,搅拌直至澄清,获得Na0.5Bi4.5-xLaxTi4O15前驱液。两种材料的前驱液均老化5天。
步骤4:将步骤3所得的两种溶液分别滴到Pt/Ti/SiO2/Si(100)衬底表面进行旋涂,选用条件为低转速400转/分和6000转/分,分别旋涂15s和50s,将旋涂完毕的两种薄膜在烘烤台上320摄氏度进行预处理,之后放入退火炉中在700摄氏度,氧气氛中束流0.2ml/min下退火5分钟使两种材料成相。此过程两种材料均重复6次,在最后一层放入快速退火炉中,700摄氏度下烧结20分钟。最终得到Na0.5Bi4.5-xLaxTi4O15和BaBi4-yLayTi4O15薄膜。以同样的方式制备出Na0.5Bi4.5-xLaxTi4O15和BaBi4-yLayTi4O15相对厚度比例优越的双层介电储能薄膜。
步骤5:使用铁电分析仪的漏电组件测量Na0.5Bi4.5-xLaxTi4O15和BaBi4-yLayTi4O15的漏电流密度,找出漏电流密度相对较差的材料,对于Na0.5Bi4.5-xLaxTi4O15和BaBi4-yLayTi4O15薄膜为BaBi4-yLayTi4O15薄膜。详细可见图1.运用BaBi4-yLayTi4O15薄膜的漏电流密度,已知漏电组件测量周期的情况下,就可以得到不同电压漏电电荷面密度。
步骤6:利用SEM测量出三种材料的精确厚度,将电压换算成电场,对比不同电场下,就可以得到不同电场下能够容纳的漏电电荷面密度和产生的漏电电荷面密度,比较两者大小当能够容纳的漏电电荷面密度大于产生的漏电电荷面密度时候,证明漏电流通过界面电荷积累能够被有效的抑制。双层介电储能薄膜的漏电表现明显提升。详细可见图1和图2。
步骤7:对于储能材料影响其储能特性的主要是能量损耗的大小,最大极化强度和击穿电场,如果漏电表现明显提升就能够有效抑制漏电流做功(主要以热量的形式产生),降低能量损耗,提升击穿电场和最大极化强度,从而提升储能特性。对比双层介电储能薄膜和两种原材料储能性能击穿电场和储能性能明显提升。详细可见图3和图4。
本发明利用界面电荷积累模型,获得两种材料形成的双层介电薄膜的界面积累的电荷面密度以及两种材料合适的厚度比。再与漏电面密度对比,判断两种材料形成的双层介电薄膜是否能够有效抑制漏电电荷,改善双层介电储能薄膜的漏电表现。并利用溶胶凝胶方法,成功合成了Na0.5Bi4.5-xLaxTi4O15/BaBi4-yLayTi4O15(x=1.25,y=0.6;或x=1.5,y=0.9)双层介电储能薄膜。相比于原始薄膜有效的改善了其漏电表现,降低了能量损耗并提升了击穿电场从而提升了储能特性。
下面结合实施例进行说明,以使本领域技术人员更好地理解本发明。
实施实例1Na0.5Bi3.25La1.25Ti4O15/BaBi3.4La0.6Ti4O15双层介电储能薄膜
采用下述原料(其纯度均为分析纯,纯度99.9%以上),利用界面电荷积累模型;使用匀胶机和快速退火炉制备Na0.5Bi3.25La1.25Ti4O15/BaBi3.4La0.6Ti4O15双层介电储能薄膜。
以下为制备高储能性能的双层介电储能薄膜Na0.5Bi3.25La1.25Ti4O15/BaBi3.4La0.6Ti4O15的具体步骤。
1.1):采用界面电荷积累模型带入原始材料的介电常数以及电导率,获得两种材料相对优越的厚度比19:16,并获得界面能够容纳的漏电电荷面密度。
1.2):将分析纯的0.6496g六水合硝酸镧、4.5812g五水合硝酸铋、0.645g无水乙酸钡、3.4731g钛酸四正丁酯加入一定量乙二醇甲醚和1ml乙酰丙酮使得溶液总体积为25ml,待其澄清后将两者混合,搅拌直至澄清,获得BaBi3.4La0.6Ti4O15前驱液,其浓度为0.1mol/L。同时将分析纯的1.3533g六水合硝酸镧、4.3791g五水合硝酸铋、0.1088g无水乙酸钠、3.4731g钛酸四正丁酯加入一定量乙二醇甲醚和1ml乙酰丙酮使得溶液总体积为25ml,搅拌直至澄清,获得Na0.5Bi3.25La1.25Ti4O15前驱液,其浓度为0.1mol/L。两种材料的前驱液均老化5天。
1.3):将所得的两种溶液分别滴到Pt/Ti/SiO2/Si(100)衬底表面进行旋涂,选用条件为低转速400转/分和6000转/分,分别旋涂15s和50s,将旋涂完毕的两种薄膜在烘烤台上320摄氏度进行预处理,之后放入退火炉中在700摄氏度,氧气氛中束流0.2ml/min下退火5分钟使两种材料成相。此过程两种材料各自重复3次,在最后一层放入快速退火炉中,700摄氏度下烧结20分钟。最终得到Na0.5Bi3.25La1.25Ti4O15和BaBi3.4La0.6Ti4O15薄膜。以同样的方式制备出Na0.5Bi3.25La1.25Ti4O15和BaBi3.4La0.6Ti4O15相对厚度比例优越的双层介电储能薄膜,这里选取的为3层Na0.5Bi3.25La1.25Ti4O15和3层BaBi3.4La0.6Ti4O15
1.4):选取相对漏电性能相对较差的原材料(这里选取的材料为BaBi3.4La0.6Ti4O15),漏电流密度和公式Pleakage=J×t其中J为漏电电荷密度,t代表测量过程中所积累的时间,而Pleakage代表漏电电荷面密度,计算其能够产生的漏电电荷面密度,其中漏电流密度在图1中给出,而漏电电荷面密度在图2中给出。
1.5):比较能够容纳的漏电电荷面密度(根据界面电荷积累公式
Figure BDA0002253313490000071
获得)和能够产生的漏电电荷面密度(根据漏电电荷面密度公式Pleakage=J×t获得),界面电荷面密度与漏电电荷面密度的差值越大代表抑制漏电电荷的行为越显著,以此判断是否能够极大的改善漏电表现(如图2所示)。
1.6):测量三种材料的漏电流密度对比发现双层薄膜的漏电流密度被有效的改善,如图1所示。
1.7):测量三种材料的击穿电场以及储能表现发现储能性能被有效提升,可以看出经过界面电荷积累效应的影响使得双层薄膜系统的击穿电场和储能密度均被提升,如图3和图4所示。
实施实例2Na0.5Bi3La1.5Ti4O15/BaBi3.1La0.9Ti4O15双层介电储能薄膜
采用下述原料(其纯度均为分析纯,纯度99.9%以上),利用界面电荷积累模型;使用匀胶机和快速退火炉制备Na0.5Bi3La1.5Ti4O15/BaBi3.1La0.9Ti4O15双层介电储能薄膜。
以下为制备高储能性能的双层介电储能薄膜Na0.5Bi3La1.5Ti4O15/BaBi3.1La0.9Ti4O15的具体步骤。
1.1):采用界面电荷积累模型,其中Na0.5Bi3La1.5Ti4O15和BaBi3.1La0.9Ti4O15的介电常数分别为352和408,而电导率根据公式γ=J/E,由漏电测试结果获取不同电场下的电导率,代入获得两种材料相对优越的厚度比5:4,并获得界面能够容纳的漏电电荷面密度。
1.2):将分析纯的0.9743g六水合硝酸镧、4.177g五水合硝酸铋、0.645g无水乙酸钡、3.4731g钛酸四正丁酯加入一定量乙二醇甲醚和1ml乙酰丙酮使得溶液总体积为25ml,待其澄清后将两者混合,搅拌直至澄清,获得BaBi3.1La0.9Ti4O15前驱液,其浓度为0.1mol/L。同时将分析纯的1.624六水合硝酸镧(99.99%)、4.042g五水合硝酸铋、0.1088g无水乙酸钠、3.4731g钛酸四正丁酯加入一定量乙二醇甲醚和1ml乙酰丙酮使得溶液总体积为25ml,搅拌直至澄清,获得Na0.5Bi3La1.5Ti4O15前驱液,其浓度为0.1mol/L。两种材料的前驱液均老化5天。
1.3):将所得的两种溶液分别滴到Pt/Ti/SiO2/Si(100)衬底表面进行旋涂,选用条件为低转速400转/分和6000转/分,分别旋涂15s和50s,将旋涂完毕的两种薄膜在烘烤台上320摄氏度进行预处理,之后放入退火炉中在700摄氏度,氧气氛中束流0.2ml/min下退火5分钟使两种材料成相。此过程两种材料均重复6次,在最后一层放入快速退火炉中,700摄氏度下烧结20分钟。最终得到Na0.5Bi3La1.5Ti4O15和BaBi3.1La0.9Ti4O15薄膜。以同样的方式制备出Na0.5Bi3La1.5Ti4O15和BaBi3.1La0.9Ti4O15相对厚度比例优越的双层介电储能薄膜,这里选取的为3层Na0.5Bi3La1.5Ti4O15和3层BaBi3.1La0.9Ti4O15
1.4):选取相对漏电性能相对较差的原材料BaBi3.1La0.9Ti4O15,通过漏电流密度和公式Pleakage=J×t计算其能够产生的漏电电荷面密度。
1.5):比较能够容纳的漏电电荷面密度(根据界面电荷积累公式获得)和能够产生的漏电电荷面密度(根据漏电电荷面密度公式获得),判断是否两种材料形成的双层介电薄膜能够有效的抑制漏电电荷,界面电荷面密度与漏电电荷面密度的差值越大代表抑制漏电电荷的行为越显著,以此判断是否能够极大的改善漏电表现。
1.6):测量三种材料的漏电流密度对比发现双层薄膜的漏电流密度被有效的改善。
1.7):测量三种材料的击穿电场以及储能表现发现双层薄膜的储能性能被有效提升。
本领域技术人员应理解,以上实施例仅是示例性实施例,在不背离本申请的精神和范围的情况下,可以进行多种变化、替换以及改变。

Claims (5)

1.一种制备介电膜的方法,包括:
采用第一材料和第二材料的界面电荷积累模型,获得所述第一材料和所述第二材料的厚度比以及所述第一材料和所述第二材料之间的界面的漏电电荷面密度;
制备由所述厚度比的所述第一材料和所述第二材料形成的介电膜;
其中,所述第一材料是Na0.5Bi3.25La1.25Ti4O15,所述第二材料是BaBi3.4La0.6Ti4O15;或者所述第一材料是Na0.5Bi3La1.5Ti4O15,所述第二材料是BaBi3.1La0.9Ti4O15
并且其中,所述界面电荷积累模型为
Figure FDA0003073361360000011
其中,ε0、ε1和ε2分别为真空介电常数、所述第一材料的介电常数和所述第二材料的介电常数,d1和d2分别为所述第一材料和所述第二材料的厚度,γ1和γ2分别为所述第一材料和所述第二材料的电导率,u为施加的电压,σi为所述第一材料和所述第二材料的界面处能够容纳的漏电电荷面密度;
其中,界面电荷所积累的电荷面密度大于漏电电荷面密度。
2.根据权利要求1所述的方法,其中,通过旋涂工艺制备由所述厚度比的所述第一材料和所述第二材料形成的介电膜。
3.根据权利要求1所述的方法,其中,所述介电膜包括三层所述第一材料和三层所述第二材料。
4.根据权利要求1所述的方法,其中,所述第一材料和所述第二材料的厚度比为19:16和5:4。
5.根据权利要求1至4中任一项所述的方法得到的介电膜。
CN201911042779.2A 2019-10-30 2019-10-30 介电膜及其制备方法 Active CN110783103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911042779.2A CN110783103B (zh) 2019-10-30 2019-10-30 介电膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911042779.2A CN110783103B (zh) 2019-10-30 2019-10-30 介电膜及其制备方法

Publications (2)

Publication Number Publication Date
CN110783103A CN110783103A (zh) 2020-02-11
CN110783103B true CN110783103B (zh) 2021-07-09

Family

ID=69387599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911042779.2A Active CN110783103B (zh) 2019-10-30 2019-10-30 介电膜及其制备方法

Country Status (1)

Country Link
CN (1) CN110783103B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505700A (zh) * 2001-04-18 2004-06-16 ��ˡ�D�����¶��� 电荷阻挡层流通电容器
CN101964254A (zh) * 2009-07-23 2011-02-02 财团法人工业技术研究院 电容基板结构
CN102176373A (zh) * 2011-02-14 2011-09-07 扬州凯普电子有限公司 一种大容量蓄能电容器
WO2013144637A1 (en) * 2012-03-30 2013-10-03 The Secretary Of State For Business Innovation & Skills High energy density capacitor and dielectric material therefor
CN108588677A (zh) * 2018-04-18 2018-09-28 北京航空航天大学 一种高介电常数的纳米叠层介电薄膜及其制备方法
CN108878177A (zh) * 2018-07-18 2018-11-23 清华大学 高能量密度及高充放电效率的高温电容器薄膜制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505700A (zh) * 2001-04-18 2004-06-16 ��ˡ�D�����¶��� 电荷阻挡层流通电容器
CN101964254A (zh) * 2009-07-23 2011-02-02 财团法人工业技术研究院 电容基板结构
CN102176373A (zh) * 2011-02-14 2011-09-07 扬州凯普电子有限公司 一种大容量蓄能电容器
WO2013144637A1 (en) * 2012-03-30 2013-10-03 The Secretary Of State For Business Innovation & Skills High energy density capacitor and dielectric material therefor
CN108588677A (zh) * 2018-04-18 2018-09-28 北京航空航天大学 一种高介电常数的纳米叠层介电薄膜及其制备方法
CN108878177A (zh) * 2018-07-18 2018-11-23 清华大学 高能量密度及高充放电效率的高温电容器薄膜制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Strong magnetoelectric coupling of Aurivillius phase multiferroic composite films with similar layered perovskite structure;Shifeng Zhao等;《Journal of Alloys and Compounds》;20180911;298-305 *

Also Published As

Publication number Publication date
CN110783103A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
Ohta et al. Co-sinterable lithium garnet-type oxide electrolyte with cathode for all-solid-state lithium ion battery
Li et al. AlF 3 coating of LiNi 0.5 Mn 1.5 O 4 for high-performance Li-ion batteries
US20190051894A1 (en) Silicon Negative Material, Silicon Negative Material Preparation Method, Negative Electrode Plate, And Lithium-Ion Battery
CN103219153B (zh) 一种耐高压高储能密度电容器及其制备方法
Yao et al. Improved energy-storage performance and breakdown enhancement mechanism of Mg-doped SrTiO 3 bulk ceramics for high energy density capacitor applications
Xie et al. High–Energy‐Storage Density Capacitors of Bi (Ni 1/2 Ti 1/2) O 3–PbTiO 3 Thin Films with Good Temperature Stability
Inada et al. Development of lithium-stuffed garnet-type oxide solid electrolytes with high ionic conductivity for application to all-solid-state batteries
Konishi et al. Effect of surface Li3PO4 coating on LiNi0. 5Mn1. 5O4 epitaxial thin film electrodes synthesized by pulsed laser deposition
Zhao et al. The properties of Al2O3 coated fine‐grain temperature stable BaTiO3‐based ceramics sintered in reducing atmosphere
KR101493932B1 (ko) 실리콘 산화물이 코팅된 리튬 이차전지용 양극 활물질 및 그의 제조 방법
CN107681147B (zh) 一种固态电解质包覆改性锂离子电池正极材料的制备方法与应用
Sakuda Favorable composite electrodes for all-solid-state batteries
Li et al. Solid-state reactive sintering of dense and highly conductive Ta-doped Li 7 La 3 Z 2 O 12 using CuO as a sintering aid
CN107331852A (zh) 改进的氧化物表面包覆的镍钴锰三元复合电极材料及其制备方法
CN103339764B (zh) 制备负极活性材料的方法
CN102315440A (zh) 一种尖晶石复合材料及其制备方法和用途
CN106058148A (zh) 用于锂离子电池的正电极以及使用其的锂离子电池
KR102470597B1 (ko) 슈퍼커패시터용 전극 물질, 이를 포함하는 전극 및 이의 제조 방법
CN108682882B (zh) 一种氧离子导体及其制备方法和应用
Ohta et al. Grain Boundary Analysis of the Garnet-Like Oxides Li7+ X− Y La3− XAX Zr2− Y Nb Y O12 (A= Sr or Ca)
Ruan et al. Effects of SiO 2/Cr 2 O 3 ratios on microstructures and electrical properties of high voltage gradient ZnO varistors
Rosen et al. Free standing dual phase cathode tapes–scalable fabrication and microstructure optimization of garnet-based ceramic cathodes
CN110783103B (zh) 介电膜及其制备方法
CN102683577B (zh) BiFe1-yMnyO3外延复合薄膜及其制备方法
Li et al. Synergistic effect of Ga and Yb co-doping on the structure and ionic conductivity of Li7La3Zr2O12 ceramics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant