CN110765064B - 一种异构计算架构的边缘端图像处理系统及方法 - Google Patents

一种异构计算架构的边缘端图像处理系统及方法 Download PDF

Info

Publication number
CN110765064B
CN110765064B CN201910991499.XA CN201910991499A CN110765064B CN 110765064 B CN110765064 B CN 110765064B CN 201910991499 A CN201910991499 A CN 201910991499A CN 110765064 B CN110765064 B CN 110765064B
Authority
CN
China
Prior art keywords
fpga
network
gpu
main control
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910991499.XA
Other languages
English (en)
Other versions
CN110765064A (zh
Inventor
姜凯
于治楼
赵鑫鑫
李朋
秦刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Scientific Research Institute Co Ltd
Original Assignee
Shandong Inspur Scientific Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Scientific Research Institute Co Ltd filed Critical Shandong Inspur Scientific Research Institute Co Ltd
Priority to CN201910991499.XA priority Critical patent/CN110765064B/zh
Publication of CN110765064A publication Critical patent/CN110765064A/zh
Application granted granted Critical
Publication of CN110765064B publication Critical patent/CN110765064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Logic Circuits (AREA)
  • Image Processing (AREA)
  • Facsimiles In General (AREA)

Abstract

本发明公开了一种异构计算架构的边缘端图像处理系统及方法，属于边缘计算领域，本发明要解决的技术问题为如何避免边缘端图像处理实时需求与计算性能浪费，采用的技术方案为：该系统包括FPGA实现的网卡、FPGA实现的系统主控单元、GPU、PCIE Switch及系统存储；网卡、系统主控单元与GPU通过PCIE Switch互联；网卡阵列设置。该方法步骤如下：S1、系统主控单元接收云端需求；S2、系统主控单元依据需求配置网卡阵列；S3、网卡阵列接收网络数据并进行协议卸载；S4、网卡阵列依据驱动将数据发送至GPU共享的多个内存块；S5、GPU接管共享内存块并进行数据并行运算；S6、GPU将计算结果放入系统主控单元共享内存；S7、系统主控单元依据需求将计算结果进行存储、发送、转发的操作。

Description

一种异构计算架构的边缘端图像处理系统及方法
技术领域
本发明涉及边缘计算领域，具体地说是一种异构计算架构的边缘端图像处理系统及方法。
背景技术
随着GPU技术的快速发展，当前的GPU已经具有很强的并行计算能力，浮点运算能力甚至可以达到同代CPU的10倍以上。同时，随着Nvidia公司CUDA的推出，使得GPU具有更好的可编程性，因此，在图像处理等并行计算领域有着广泛的应用。如何充分利用GPU的并行计算特点实现海量网络数据的快速处理，已经成为当今的热点问题之一。
FPGA具备良好的并行+流水处理能力，同时，OpenCL/SDAccel等高层开发环境降低了FPGA的使用门槛。使用FPGA构建NIC用于网络报文的卸载及简单数据处理分发，可极大降低系统开销与提升系统实时性。
故如何避免边缘端图像处理实时需求与计算性能浪费是目前现有技术中急需解决的技术问题。
专利号为CN107346170A的专利文献公开了一种基于CPU+GPU+FPGA架构的异构计算系统，包括CPU主机单元、一个或多个GPU异构加速单元和一个或多个FPGA异构加速单元，CPU主机单元分别与GPU异构加速单元、FPGA异构加速单元通信连接，其中：CPU主机单元用于资源管理，以及将处理任务分配给GPU异构加速单元和/或FPGA异构加速单元；GPU异构加速单元对来自CPU主机单元的任务进行并行处理；FPGA异构加速单元对来自CPU主机单元的任务进行串行或并行处理。该技术方案能够充分发挥CPU的管控优势、GPU的并行处理优势、FPGA的性能功耗比并且具有灵活配置的优势，但是不能避免边缘端图像处理实时需求与计算性能浪费。
专利号为CN107273331A的专利文献公开了一种FPGA异构计算加速系统，包括现场可编程门阵列FPGA芯片；控制模块，用于确定待降低功耗的FPGA卡，并生成与各个待降低功耗的FPGA卡对应的控制指令；与FPGA芯片一一对应的控制寄存器，用于接收与自身对应的控制指令，并根据控制指令控制与FPGA芯片对应的电源模块的开关状态和/或控制FPGA芯片的工作状态。该技术方案从两方面节省了FPGA卡的功耗，可以做到在特定的场景下根据实际需要投入使用不同数量的FPGA卡，降低了整个系统的耗电量，节约了资源，但是不能避免边缘端图像处理实时需求与计算性能浪费。
发明内容
本发明的技术任务是提供一种异构计算架构的边缘端图像处理系统及方法，来解决如何避免边缘端图像处理实时需求与计算性能浪费的问题。
本发明的技术任务是按以下方式实现的，一种异构计算架构的边缘端图像处理系统，该系统包括FPGA实现的网卡(FPGA_NIC)、FPGA实现的系统主控单元(FPGA_CTRL)、GPU、PCIE Switch及系统存储；
网卡(FPGA_NIC)、系统主控单元(FPGA_CTRL)与GPU通过PCIE Switch互联；
网卡(FPGA_NIC)阵列设置且网卡(FPGA_NIC)阵列中网卡(FPGA_NIC)数量取决于网络报文处理能力与GPU计算能力；
系统存储用于存储系统中信息。
作为优选，所述网卡(FPGA_NIC)包括通用FPGA、网络接口、内存块及PCIE接口，通用FPGA分别连接网络接口、PCIE接口和内存。
更优地，所述通用FPGA包括网络控制器(内部实现网络MAC)、PCIE控制器、内存控制器接口及可重构协议卸载逻辑单元，可重构协议卸载逻辑单元用于实现网络报文实时解析与发送；可重构协议卸载逻辑单元分别连接内存控制器接口、网络控制器和PCIE控制器，内存控制器接口外接内存块，网络控制器外接网络接口，PCIE控制器外接PCIE接口。
作为优选，所述系统主控单元(FPGA_CTRL)由带有ARM处理器的FPGA为核心构成，FPGA的PL端实现内存控制器和PCIE控制器，FPGA的PS端外接内存块、NandFlash、网络接口及SD卡的外设设备，同时PS端运行操作系统。
更优地，所述系统主控单元(FPGA_CTRL)通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，构建系统主控单元(FPGA_CTRL)、GPU与网卡(FPGA_NIC)相互之间的内存通路。
更优地，所述系统主控单元(FPGA_CTRL)依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
一种异构计算架构的边缘端图像处理方法，该方法是通过多FPGA与单GPU构建异构计算架构，实现网络传输宽带与计算性能的匹配；具体步骤如下：
S1、系统主控单元(FPGA_CTRL)接收云端需求；
S2、系统主控单元(FPGA_CTRL)依据需求配置网卡(FPGA_NIC)阵列；
S3、网卡(FPGA_NIC)阵列接收网络数据并进行协议卸载；
S4、网卡(FPGA_NIC)阵列依据驱动将数据发送至GPU共享的多个内存块；
S5、GPU接管共享内存块并进行数据并行运算；
S6、GPU将计算结果放入系统主控单元(FPGA_CTRL)共享内存；
S7、系统主控单元(FPGA_CTRL)依据需求将计算结果进行存储、发送、转发的操作。
作为优选，所述GPU、系统主控单元(FPGA_CTRL)通过SDK的cuMemMap()、sds_aollc()/sds_free()来指定共享内存，数据通过网卡(FPGA_NIC)的报文卸载预处理发送至GPU。
更优地，所述网卡(FPGA_NIC)包括通用FPGA、网络接口、内存块及PCIE接口，通用FPGA分别连接网络接口、PCIE接口和内存；
通用FPGA包括网络控制器(内部实现网络MAC)、PCIE控制器、内存控制器接口及可重构协议卸载逻辑单元，可重构协议卸载逻辑单元用于实现网络报文实时解析与发送；可重构协议卸载逻辑单元分别连接内存控制器接口、网络控制器和PCIE控制器，内存控制器接口外接内存块，网络控制器外接网络接口，PCIE控制器外接PCIE接口。
更优地，所述系统主控单元(FPGA_CTRL)由带有ARM处理器的FPGA为核心构成，FPGA的PL端实现内存控制器和PCIE控制器，FPGA的PS端外接内存块、NandFlash、网络接口及SD卡的外设设备，同时PS端运行操作系统；
系统主控单元(FPGA_CTRL)通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，构建系统主控单元(FPGA_CTRL)、GPU与网卡(FPGA_NIC)相互之间的内存通路；
系统主控单元(FPGA_CTRL)依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
本发明的异构计算架构的边缘端图像处理系统及方法具有以下优点：
(一)、本发明针对边缘端视频处理实时需求与计算性能浪费问题，最终目标是实现异构计算架构的边缘端图像处理系统，通过多FPGA与单GPU构建异构计算架构，实现网络传输带宽与计算性能的匹配，因此，不仅避免GPU并行计算资源浪费，又通过FPGA实现了数据传输低时延，保证实时性；
(二)、本发明的FPGA_CTRL通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，通过这个方法构建FPGA_CTRL、GPU与FPGA_NIC相互之间的内存通路；
(三)、本发明的FPGA_CTRL可依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
附图说明
下面结合附图对本发明进一步说明。
附图1为异构计算架构的边缘端图像处理系统的结构框图；
附图2为附图1中FPGA_NIC的结构框图；
附图3为异构计算架构的边缘端图像处理方法的流程框图。
具体实施方式
参照说明书附图和具体实施例对本发明的一种异构计算架构的边缘端图像处理系统及方法作以下详细地说明。
实施例1：
如附图1所示，本发明的异构计算架构的边缘端图像处理系统,其结构包括FPGA实现的网卡(FPGA_NIC)、FPGA实现的系统主控单元(FPGA_CTRL)、GPU、PCIE Switch及系统存储；网卡(FPGA_NIC)、系统主控单元(FPGA_CTRL)与GPU通过PCIE Switch互联；网卡(FPGA_NIC)阵列设置且网卡(FPGA_NIC)阵列中网卡(FPGA_NIC)数量取决于网络报文处理能力与GPU计算能力；系统存储用于存储系统中信息。
如附图2所示，网卡(FPGA_NIC)包括通用FPGA、网络接口、内存块及PCIE接口，通用FPGA分别连接网络接口、PCIE接口和内存。通用FPGA包括网络控制器(内部实现网络MAC)、PCIE控制器、内存控制器接口及可重构协议卸载逻辑单元，可重构协议卸载逻辑单元用于实现网络报文实时解析与发送；可重构协议卸载逻辑单元分别连接内存控制器接口、网络控制器和PCIE控制器，内存控制器接口外接内存块，网络控制器外接网络接口，PCIE控制器外接PCIE接口。
系统主控单元(FPGA_CTRL)由带有ARM处理器的FPGA为核心构成，FPGA的PL端实现内存控制器和PCIE控制器，FPGA的PS端外接内存块、NandFlash、网络接口及SD卡的外设设备，同时PS端运行操作系统。系统主控单元(FPGA_CTRL)通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，构建系统主控单元(FPGA_CTRL)、GPU与网卡(FPGA_NIC)相互之间的内存通路。系统主控单元(FPGA_CTRL)依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
具体工作过程如下：
FPGA_CTRL会依据云端需求，将FPGA_NIC阵列配置好，GPU、FPGA_CTRL通过SDK的cuMemMap()、sds_aollc()/sds_free()来指定共享内存，数据通过FPGA_NIC的报文卸载预处理发送至GPU，GPU处理好后，将数据发送至FPGA_CTRL进行保存或转发。整个流程通过多FPGA与单GPU构建异构计算系统，实现网络传输带宽与计算性能的匹配，避免GPU并行计算资源浪费，并通过FPGA实现了数据传输低时延，保证实时性。
实施例2：
如附图3所示，本发明的异构计算架构的边缘端图像处理方法，该方法是通过多FPGA与单GPU构建异构计算架构，实现网络传输宽带与计算性能的匹配；具体步骤如下：
S1、系统主控单元(FPGA_CTRL)接收云端需求；
S2、系统主控单元(FPGA_CTRL)依据需求配置网卡(FPGA_NIC)阵列；
S3、网卡(FPGA_NIC)阵列接收网络数据并进行协议卸载；
S4、网卡(FPGA_NIC)阵列依据驱动将数据发送至GPU共享的多个内存块；
S5、GPU接管共享内存块并进行数据并行运算；
S6、GPU将计算结果放入系统主控单元(FPGA_CTRL)共享内存；
S7、系统主控单元(FPGA_CTRL)依据需求将计算结果进行存储、发送、转发的操作。
其中，GPU、系统主控单元(FPGA_CTRL)通过SDK的cuMemMap()、sds_aollc()/sds_free()来指定共享内存，数据通过网卡(FPGA_NIC)的报文卸载预处理发送至GPU。
网卡(FPGA_NIC)包括通用FPGA、网络接口、内存块及PCIE接口，通用FPGA分别连接网络接口、PCIE接口和内存；通用FPGA包括网络控制器(内部实现网络MAC)、PCIE控制器、内存控制器接口及可重构协议卸载逻辑单元，可重构协议卸载逻辑单元用于实现网络报文实时解析与发送；可重构协议卸载逻辑单元分别连接内存控制器接口、网络控制器和PCIE控制器，内存控制器接口外接内存块，网络控制器外接网络接口，PCIE控制器外接PCIE接口。
系统主控单元(FPGA_CTRL)由带有ARM处理器的FPGA为核心构成，FPGA的PL端实现内存控制器和PCIE控制器，FPGA的PS端外接内存块、NandFlash、网络接口及SD卡的外设设备，同时PS端运行操作系统；系统主控单元(FPGA_CTRL)通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，构建系统主控单元(FPGA_CTRL)、GPU与网卡(FPGA_NIC)相互之间的内存通路；系统主控单元(FPGA_CTRL)依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (2)

1.一种异构计算架构的边缘端图像处理系统，其特征在于，该系统包括FPGA实现的网卡、FPGA实现的系统主控单元、GPU、PCIE Switch及系统存储；
网卡、系统主控单元与GPU通过PCIE Switch互联；
网卡阵列设置且网卡阵列中网卡数量取决于网络报文处理能力与GPU计算能力；
系统存储用于存储系统中信息；
其中，网卡包括通用FPGA、网络接口、内存块及PCIE接口，通用FPGA分别连接网络接口、PCIE接口和内存；
通用FPGA包括网络控制器、PCIE控制器、内存控制器接口及可重构协议卸载逻辑单元，可重构协议卸载逻辑单元用于实现网络报文实时解析与发送；可重构协议卸载逻辑单元分别连接内存控制器接口、网络控制器和PCIE控制器，内存控制器接口外接内存块，网络控制器外接网络接口，PCIE控制器外接PCIE接口；
系统主控单元由带有ARM处理器的FPGA为核心构成，FPGA的PL端实现内存控制器和PCIE控制器，FPGA的PS端外接内存块、NandFlash、网络接口及SD卡的外设设备，同时PS端运行操作系统；系统主控单元通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，构建系统主控单元、GPU与网卡相互之间的内存通路；其中，系统主控单元依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
2.一种异构计算架构的边缘端图像处理方法，其特征在于，该方法是通过多FPGA与单GPU构建异构计算架构，实现网络传输宽带与计算性能的匹配；具体步骤如下：
S1、系统主控单元接收云端需求；
S2、系统主控单元依据需求配置网卡阵列；
S3、网卡阵列接收网络数据并进行协议卸载；
S4、网卡阵列依据驱动将数据发送至GPU共享的多个内存块；
S5、GPU接管共享内存块并进行数据并行运算；
S6、GPU将计算结果放入系统主控单元共享内存；
S7、系统主控单元依据需求将计算结果进行存储、发送、转发的操作；
其中，GPU、系统主控单元通过SDK的cuMemMap()、sds_aollc()/sds_free()来指定共享内存，数据通过网卡的报文卸载预处理发送至GPU；
网卡包括通用FPGA、网络接口、内存块及PCIE接口，通用FPGA分别连接网络接口、PCIE接口和内存；
通用FPGA包括网络控制器、PCIE控制器、内存控制器接口及可重构协议卸载逻辑单元，可重构协议卸载逻辑单元用于实现网络报文实时解析与发送；可重构协议卸载逻辑单元分别连接内存控制器接口、网络控制器和PCIE控制器，内存控制器接口外接内存块，网络控制器外接网络接口，PCIE控制器外接PCIE接口；
系统主控单元由带有ARM处理器的FPGA为核心构成，FPGA的PL端实现内存控制器和PCIE控制器，FPGA的PS端外接内存块、NandFlash、网络接口及SD卡的外设设备，同时PS端运行操作系统；
系统主控单元通过sds_aollc()/sds_free()函数进行指定地址的内存分配与释放，GPU通过cuMemMap()函数分配GPU内存映射，构建系统主控单元、GPU与网卡相互之间的内存通路；其中，系统主控单元依据需求动态配置FPGA_NIC实现重构，满足不同网络报文卸载与数据通路方向需求。
CN201910991499.XA 2019-10-18 2019-10-18 一种异构计算架构的边缘端图像处理系统及方法 Active CN110765064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910991499.XA CN110765064B (zh) 2019-10-18 2019-10-18 一种异构计算架构的边缘端图像处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910991499.XA CN110765064B (zh) 2019-10-18 2019-10-18 一种异构计算架构的边缘端图像处理系统及方法

Publications (2)

Publication Number Publication Date
CN110765064A CN110765064A (zh) 2020-02-07
CN110765064B true CN110765064B (zh) 2022-08-23

Family

ID=69332476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910991499.XA Active CN110765064B (zh) 2019-10-18 2019-10-18 一种异构计算架构的边缘端图像处理系统及方法

Country Status (1)

Country Link
CN (1) CN110765064B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111459665A (zh) * 2020-03-27 2020-07-28 重庆电政信息科技有限公司 一种分布式边缘计算系统及分布式边缘计算方法
CN111651515B (zh) * 2020-08-10 2020-10-27 成都智明达电子股份有限公司 可对外供电的高速数据卸载设备及其使用方法
CN112306662A (zh) * 2020-11-11 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种多处理单元协同运算装置
CN112910932B (zh) * 2021-04-30 2021-07-20 北京数盾信息科技有限公司 一种数据处理方法、装置及系统
CN113312283B (zh) * 2021-05-28 2023-05-02 北京航空航天大学 一种基于fpga加速的异构图学习系统
CN114238187B (zh) * 2022-02-24 2022-04-29 苏州浪潮智能科技有限公司 一种基于fpga的全栈网卡任务处理系统
CN117112466B (zh) * 2023-10-25 2024-02-09 浪潮(北京)电子信息产业有限公司 一种数据处理方法、装置、设备、存储介质及分布式集群

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107273331A (zh) * 2017-06-30 2017-10-20 山东超越数控电子有限公司 一种基于cpu+gpu+fpga架构的异构计算系统和方法
CN108062269A (zh) * 2017-12-05 2018-05-22 上海交通大学 一种基于dpdk的计算资源弹性伸缩方法及系统
CN109558373A (zh) * 2018-12-03 2019-04-02 济南浪潮高新科技投资发展有限公司 一种高效能融合服务器架构
CN109787777A (zh) * 2017-11-10 2019-05-21 北京金山云网络技术有限公司 一种网卡模式切换方法、装置、电子设备及存储介质
CN109828940A (zh) * 2019-01-31 2019-05-31 郑州云海信息技术有限公司 一种智能网卡及数据处理系统和方法
CN109936513A (zh) * 2019-02-18 2019-06-25 网宿科技股份有限公司 基于fpga的数据报文处理方法、智能网卡和cdn服务器
CN110231991A (zh) * 2019-05-31 2019-09-13 新华三大数据技术有限公司 一种任务分配方法、装置、电子设备及可读存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107273331A (zh) * 2017-06-30 2017-10-20 山东超越数控电子有限公司 一种基于cpu+gpu+fpga架构的异构计算系统和方法
CN109787777A (zh) * 2017-11-10 2019-05-21 北京金山云网络技术有限公司 一种网卡模式切换方法、装置、电子设备及存储介质
CN108062269A (zh) * 2017-12-05 2018-05-22 上海交通大学 一种基于dpdk的计算资源弹性伸缩方法及系统
CN109558373A (zh) * 2018-12-03 2019-04-02 济南浪潮高新科技投资发展有限公司 一种高效能融合服务器架构
CN109828940A (zh) * 2019-01-31 2019-05-31 郑州云海信息技术有限公司 一种智能网卡及数据处理系统和方法
CN109936513A (zh) * 2019-02-18 2019-06-25 网宿科技股份有限公司 基于fpga的数据报文处理方法、智能网卡和cdn服务器
CN110231991A (zh) * 2019-05-31 2019-09-13 新华三大数据技术有限公司 一种任务分配方法、装置、电子设备及可读存储介质

Also Published As

Publication number Publication date
CN110765064A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN110765064B (zh) 一种异构计算架构的边缘端图像处理系统及方法
CN108628775B (zh) 一种资源管理的方法和装置
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN104395895A (zh) 用于输入/输出虚拟化的系统和方法
US9058453B2 (en) System and method for configuring a channel
CN108683613A (zh) 一种资源调度的方法、装置及计算机存储介质
US10007625B2 (en) Resource allocation by virtual channel management and bus multiplexing
CN111581152A (zh) 可重构硬件加速soc芯片系统
CN114328623A (zh) 芯片系统中的数据传输处理方法及相关装置
CN114297130A (zh) 芯片系统中的数据传输处理方法及相关装置
KR20110018558A (ko) 네트워크 온 칩 및 네트워크 온 칩 시스템
CN112148663A (zh) 一种数据交换芯片及服务器
US20230205418A1 (en) Data processing system and operating method thereof
CN109167740B (zh) 一种数据传输的方法和装置
CN115297386A (zh) 一种全光交换网络控制系统及方法
CN111245794B (zh) 数据传输方法和装置
CN111357016A (zh) 用于神经网络处理器的片上通信系统
CN112925739A (zh) 应用于众核芯片的通信方法、众核芯片及存储介质
CN115334378B (zh) 一种用于资源池化的全光网络系统、装置及控制方法
EP3343843B1 (en) A control plane system and method for managing a data plane amongst a plurality of equipments
CN101197782B (zh) 一种基于多核处理器的网络设备的控制方法及系统
KR102706118B1 (ko) 직렬로 연결되는 스토리지 장치들의 상이한 특성들을 보상하도록 구성되는 전자 장치, 및 그것에 포함되는 스토리지 장치
CN111492349A (zh) 用于使能够使用远程存储器资源的方法、计算单元和存储器池
Shezi et al. A Resource Provisioning Framework Overview for a Joint Optical/Wireless Transport Network (JOWTN)
CN107807900B (zh) 数据处理系统及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220728

Address after: 250100 building S02, No. 1036, Langchao Road, high tech Zone, Jinan City, Shandong Province

Applicant after: Shandong Inspur Scientific Research Institute Co.,Ltd.

Address before: North 6th floor, S05 building, Langchao Science Park, 1036 Langchao Road, hi tech Zone, Jinan City, Shandong Province, 250100

Applicant before: SHANDONG INSPUR ARTIFICIAL INTELLIGENCE RESEARCH INSTITUTE Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: An Edge Image Processing System and Method Based on Heterogeneous computing Architecture

Effective date of registration: 20230613

Granted publication date: 20220823

Pledgee: Qilu Bank Co.,Ltd. Jinan Science and Technology Innovation Financial Center Branch

Pledgor: Shandong Inspur Scientific Research Institute Co.,Ltd.

Registration number: Y2023980043550

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20220823

Pledgee: Qilu Bank Co.,Ltd. Jinan Science and Technology Innovation Financial Center Branch

Pledgor: Shandong Inspur Scientific Research Institute Co.,Ltd.

Registration number: Y2023980043550