CN110750488A - 在fpga中实现外部调用的方法及装置 - Google Patents

在fpga中实现外部调用的方法及装置 Download PDF

Info

Publication number
CN110750488A
CN110750488A CN201910913488.XA CN201910913488A CN110750488A CN 110750488 A CN110750488 A CN 110750488A CN 201910913488 A CN201910913488 A CN 201910913488A CN 110750488 A CN110750488 A CN 110750488A
Authority
CN
China
Prior art keywords
fpga
calling
contract
coprocessor
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910913488.XA
Other languages
English (en)
Other versions
CN110750488B (zh
Inventor
潘国振
魏长征
闫莺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alipay Hangzhou Information Technology Co Ltd
Original Assignee
Alipay Hangzhou Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alipay Hangzhou Information Technology Co Ltd filed Critical Alipay Hangzhou Information Technology Co Ltd
Priority to CN201910913488.XA priority Critical patent/CN110750488B/zh
Publication of CN110750488A publication Critical patent/CN110750488A/zh
Priority to PCT/CN2020/100491 priority patent/WO2021057166A1/zh
Application granted granted Critical
Publication of CN110750488B publication Critical patent/CN110750488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G06F21/6245—Protecting personal data, e.g. for financial or medical purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45583—Memory management, e.g. access or allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45587—Isolation or security of virtual machine instances

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Databases & Information Systems (AREA)
  • Storage Device Security (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

本说明书一个或多个实施例提供一种在FPGA中实现外部调用的方法及装置，该方法可以包括：FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。

Description

在FPGA中实现外部调用的方法及装置
技术领域
本说明书一个或多个实施例涉及区块链技术领域，尤其涉及一种在FPGA中实现外部调用的方法及装置。
背景技术
区块链技术构建在传输网络(例如点对点网络)之上。传输网络中的网络节点利用链式数据结构来验证与存储数据，并采用分布式节点共识算法来生成和更新数据。
目前企业级的区块链平台技术上最大的两个挑战就是隐私和性能，往往这两个挑战很难同时解决。大多解决方案都是通过损失性能换取隐私，或者不大考虑隐私去追求性能。常见的解决隐私问题的加密技术，如同态加密(Homomorphic encryption)和零知识证明(Zero-knowledge proof)等复杂度高，通用性差，而且还可能带来严重的性能损失。
可信执行环境(Trusted Execution Environment,TEE)是另一种解决隐私问题的方式。TEE可以起到硬件中的黑箱作用，在TEE中执行的代码和数据操作系统层都无法偷窥，只有代码中预先定义的接口才能对其进行操作。在效率方面，由于TEE的黑箱性质，在TEE中进行运算的是明文数据，而不是同态加密中的复杂密码学运算，计算过程效率没有损失，因此与TEE相结合可以在性能损失较小的前提下很大程度上提升区块链的安全性和隐私性。目前工业界十分关注TEE的方案，几乎所有主流的芯片和软件联盟都有自己的TEE解决方案，包括软件方面的TPM(Trusted Platform Module，可信赖平台模块)以及硬件方面的Intel SGX(Software Guard Extensions,软件保护扩展)、ARM Trustzone(信任区)和AMDPSP(Platform Security Processor，平台安全处理器)。
发明内容
有鉴于此，本说明书一个或多个实施例提供一种在FPGA中实现外部调用的方法及装置。
为实现上述目的，本说明书一个或多个实施例提供技术方案如下：
根据本说明书一个或多个实施例的第一方面，提出了一种在FPGA中实现外部调用的方法，包括：
FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。
根据本说明书一个或多个实施例的第二方面，提出了一种在FPGA中实现外部调用的装置，包括：
接收单元，使FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
发送单元，使所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。
根据本说明书一个或多个实施例的第三方面，提出了一种电子设备，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器通过运行所述可执行指令以实现如第一方面所述的方法。
根据本说明书一个或多个实施例的第四方面，提出了一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如第一方面所述方法的步骤。
附图说明
图1是一示例性实施例提供的一种在FPGA中实现外部调用的方法的流程图。
图2是一示例性实施例提供的一种区块链节点的结构示意图。
图3是一示例性实施例提供的一种在FPGA芯片上形成功能模块的示意图。
图4是一示例性实施例提供的一种在FPGA中实现外部调用的装置的框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书一个或多个实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书一个或多个实施例的一些方面相一致的装置和方法的例子。
需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。在一些其他实施例中，其方法所包括的步骤可以比本说明书所描述的更多或更少。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。
区块链一般被划分为三种类型：公有链(Public Blockchain)，私有链(PrivateBlockchain)和联盟链(Consortium Blockchain)。此外，还有多种类型的结合，比如私有链+联盟链、联盟链+公有链等不同组合形式。其中去中心化程度最高的是公有链。公有链以比特币、以太坊为代表，加入公有链的参与者可以读取链上的数据记录、参与交易以及竞争新区块的记账权等。而且，各参与者(即节点)可自由加入以及退出网络，并进行相关操作。私有链则相反，该网络的写入权限由某个组织或者机构控制，数据读取权限受组织规定。简单来说，私有链可以为一个弱中心化系统，参与节点具有严格限制且少。这种类型的区块链更适合于特定机构内部使用。联盟链则是介于公有链以及私有链之间的区块链，可实现“部分去中心化”。联盟链中各个节点通常有与之相对应的实体机构或者组织；参与者通过授权加入网络并组成利益相关联盟，共同维护区块链运行。
不论是公有链、私有链还是联盟链，区块链网络中的节点出于隐私保护的目的，均可能通过区块链与TEE(Trusted Execution Environment，可信执行环境)相结合的解决方案，在TEE内执行收到的交易。TEE是基于CPU硬件的安全扩展，且与外部完全隔离的可信执行环境。TEE最早是由Global Platform提出的概念，用于解决移动设备上资源的安全隔离，平行于操作系统为应用程序提供可信安全的执行环境。ARM的Trust Zone技术最早实现了真正商用的TEE技术。伴随着互联网的高速发展，安全的需求越来越高，不仅限于移动设备，云端设备，数据中心都对TEE提出了更多的需求。TEE的概念也得到了高速的发展和扩充。现在所说的TEE相比与最初提出的概念已经是更加广义的TEE。例如，服务器芯片厂商Intel，AMD等都先后推出了硬件辅助的TEE并丰富了TEE的概念和特性，在工业界得到了广泛的认可。现在提起的TEE通常更多指这类硬件辅助的TEE技术。
以Intel SGX技术为例，SGX提供了围圈(enclave，也称为飞地)，即内存中一个加密的可信执行区域，由CPU保护数据不被窃取。以第一区块链节点采用支持SGX的CPU为例，利用新增的处理器指令，在内存中可以分配一部分区域EPC(Enclave Page Cache，围圈页面缓存或飞地页面缓存)，通过CPU内的加密引擎MEE(Memory Encryption Engine)对其中的数据进行加密。EPC中加密的内容只有进入CPU后才会被解密成明文。因此，在SGX中，用户可以不信任操作系统、VMM(Virtual Machine Monitor，虚拟机监控器)、甚至BIOS(BasicInput Output System，基本输入输出系统)，只需要信任CPU便能确保隐私数据不会泄漏。因此，围圈就相当于SGX技术下产生的TEE。
不同于移动端，云端访问需要远程访问，终端用户对硬件平台不可见，因此使用TEE的第一步就是要确认TEE的真实可信。例如，相关技术中提供了针对上述SGX技术的远程证明机制，以用于证明目标设备上的SGX平台与挑战方部署了相同的配置文件。但是，由于相关技术中的TEE技术是以软件或软硬件结合的方式实现，使得即便通过远程证明方式可以在一定程度上表明TEE内所部署的配置文件未经篡改，但是TEE本身所依托的运行环境却无法被验证。例如，在需要实现隐私功能的区块链节点上，TEE内需要配置用于执行智能合约的虚拟机，该虚拟机所执行的指令并非直接执行，而是实际上执行了对应的若干条X86指令(假定目标设备采用X86架构)，从而造成了一定程度上的安全性风险。
为此，本说明书提出了一种基于FPGA实现的硬件TEE技术，FPGA通过加载电路逻辑配置文件而实现硬件TEE。由于电路逻辑配置文件的内容可以被预先查看与检验，并且FPGA完全基于电路逻辑配置文件中记载的逻辑而配置运行，因而可以确保FPGA所实现的硬件TEE具有相对更高的安全性。其中，电路逻辑配置文件可以在FPGA上形成用于执行智能合约的代码程序的中央处理器，以满足对智能合约的运行。中央处理器在执行代码程序的过程中，出于提升运行效率或数据交互等方面的目的，需要实现外部调用。因此，本说明书中通过在FPGA上配置形成协处理器，可以提升运行效率。
以下结合实施例说明本说明书提供的一种在FPGA中实现外部调用的方法，以满足中央处理器的外部调用需求。
图1是一示例性实施例提供的一种在FPGA中实现外部调用的方法的流程图。如图1所示，该方法应用于FPGA结构，可以包括以下步骤：
步骤102，FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关。
通过对FPGA芯片进行配置，可以在FPGA芯片上形成中央处理器，该中央处理器用于实现虚拟机逻辑，相当于在FPGA芯片上配置形成的“硬件虚拟机”，譬如该虚拟机逻辑可以包括以太坊虚拟机的执行逻辑或者WASM虚拟机的执行逻辑等，本说明书并不对此进行限制。
在智能合约的合约代码为字节码(Byte-code)程序的情况下，中央处理器可以为字节码指令集CPU。字节码由一连串的字节组成，每一字节可以标识一个操作。基于开发效率、可读性等多方面考虑，开发者可以不直接书写字节码程序，而是选择一门高级语言编写智能合约的代码程序。高级语言编写的代码程序经过编译器编译，可以生成相应的字节码程序，进而该字节码程序可以部署至区块链。以太坊支持的高级语言很多，如Solidity、Serpent、LLL语言等。上述的编译器可以部署在客户端上，使得该客户端可以通过该编译器将采用高级语言编写的代码程序编译为字节码程序后，通过交易提交至区块链网络；或者，上述的编译器可以部署在区块链节点处，使得区块链节点在收到客户端提交的交易后，通过编译器将采用高级语言编写的代码程序编译为字节码程序。
以Solidity语言为例，用其编写的合约与面向对象编程语言中的类(Class)很相似，在一个合约中可以声明多种成员，包括合约状态(或称状态变量)、函数、函数修改器、事件等。合约状态是永久存储在智能合约的账户存储中的值，用于保存合约的状态。
如下是以Solidity语言编写的一个简单的智能合约的代码示例：
Figure BDA0002215394150000061
对于上述代码示例中的C()函数部分，编译器的编译结果例如为如下所示(/*…*/中…的部分为注释，后面如有汉字则为对应的中文注释)：
/*compile function C()balance+＝1编译函数C()balance+＝1*/
tag_2
/*pushes 1onto stack将1压入栈顶，这个1就是要赋值的1*/
0x1
/*pushes 0onto stack将0压入栈顶，这个0是指balance这个数据将要存储到合约账户数据存储的0号位置。上面这两句执行完后，堆栈里从顶往下，就有了0和1两个数据*/
0x0
/*balance+＝1将balance赋值为balance+1后的值*/
dup2/*复制栈中从顶往下数的第二项，所以这时堆栈从顶往上就有了1、0、1三个数据*/
swap1/*交换栈顶的两项数据，这时堆栈从顶往下存储的是0、1、1*/
/*store(0x0,0x1)存储(0x0,0x1)，从栈顶往下数，将第二项数据存储到第一项标识的位置上，同时将这两项弹出堆栈。这里便是将数据1存储到0号位置，前面因为已经将balance与0号位置做了绑定，所以就完成了balance＝1的赋值。这时堆栈里就只剩一层数据：1*/
sstore
pop/*丢弃栈顶数据，这时堆栈变成空，等待下一条指令的执行*/
可见，上述代码示例中的Solidity代码被编译为相应的字节码程序，该字节码程序所含的每一字节码包括一个字节长度的操作码(Opcode)及跟随在后的零至多个操作数(Operands)，该操作数为相应操作码在执行时所需的参数。
在相关技术中，当上述字节码程序运行于区块链节点上的虚拟机时，譬如该区块链节点采用X86架构，那么该区块链节点将字节码程序在虚拟机内运行时，实际上是通过X86指令集来模拟实现字节码程序所含的各个字节码。而在本说明书的技术方案中，通过在FPGA芯片上配置形成上述的字节码指令集CPU，使得该字节码指令集CPU在执行字节码程序的过程中，直接采用字节码指令集中的字节码指令执行字节码程序所含的各个字节码，而无需通过其他指令集来模拟执行字节码程序，从而具有相对更高的处理效率。
上述的字节码指令集CPU维护有字节码指令集，该字节码指令集中可以包含预定义的任意类型的字节码指令。例如，add指令用于实现加运算，sub指令用于实现减运算，mul指令用于实现乘运算，div指令用于实现除运算，or指令用于实现按位或运算，and指令用于实现按位与运算，xor指令用于实现按位异或运算等，本说明书并不对此进行限制。
当然，本说明书中的中央处理器可以并非字节码指令集CPU，譬如该中央处理器可以采用其他形式的指令集，并通过该其他形式的指令集模拟执行字节码程序所含的各个字节码，同样可以实现对智能合约的执行。
上述交易可以用于部署或调用智能合约。如果该交易用于部署智能合约，那么交易内容的data字段会包含该智能合约的代码程序；若代码程序基于高级语言编写，则FPGA结构还可以通过已部署的电路逻辑配置文件在FPGA芯片上形成编译器，并通过该编译器将代码程序编译为字节码程序。如果该交易用于调用智能合约，那么交易内容的to字段会包含被调用的智能合约的合约地址，而FPGA结构可以基于该合约地址调用相应已部署的字节码程序。
步骤104，所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。
FPGA芯片上包含若干可编辑的硬件逻辑单元，这些硬件逻辑单元经由电路逻辑配置文件进行配置后，可以实现为相应的功能模块，以用于实现相应的逻辑功能。具体的，该电路逻辑配置文件可以基于比特流的形式被烧录至FPGA结构。因此，通过向FPGA结构部署相应的电路逻辑配置文件，可使FPGA芯片上形成如前所述的中央处理器和协处理器。
协处理器(coprocessor)用于向中央处理器提供协助，以完成中央处理器无法完成的处理任务，或者中央处理器虽然能够完成但执行效率低下、效果不佳的处理任务等。协处理器通常独立于中央处理器而存在。协处理器通过接收中央处理器的相关请求，以实现针对中央处理器的协助操作。例如，如果中央处理器向协处理器发送针对目标调用对象的调用请求，那么协处理器可以向该目标调用对象发送调用指令，以使得该目标调用对象可以满足中央处理器的调用需求。
上述的调用请求可以包括local call，即该调用请求为本地调用请求，相应的目标调用对象为FPGA结构上的本地对象；或，上述的调用请求可以包括remote call，即该调用请求为远程调用请求，相应的目标调用对象为与FPGA结构相连的外部对象，或者相应的目标调用对象同时包含外部对象和本地对象。可见，目标调用对象的数量可能很多，通过设置协处理器可以避免由中央处理器直接与各个目标调用对象进行对接，中央处理器只需对接协处理器、而由协处理器与各个目标调用对象进行对接，不仅可以实现更高的对接效率，而且极大地节省了中央处理器在外部对接方面所需消耗的资源，以用于提升对智能合约的执行效率。
当目标调用对象包括本地对象时，该本地对象可以包括通过加载上述电路逻辑配置文件而在FPGA芯片上形成的预设功能模块。例如，该预设功能模块可以包括以下至少之一：加密模块，用于对所述中央处理器产生的明文数据进行加密；解密模块，用于对外部传入所述FPGA结构的密文数据进行解密；计算模块，用于执行所述智能合约涉及的计算操作；缓存模块，用于存储所述智能合约产生的合约状态等，本说明书并不对此进行限制。
例如，当交易发起方存在隐私保护需求时，可以向区块链提交经过加密的隐私交易，使得区块链节点向FPGA结构传入该隐私交易。隐私交易被传入中央处理器后，中央处理器可以通过向协处理器发起local call，以针对解密模块进行调用，那么协处理器可以将隐私交易传输至解密模块，并将解密模块进行解密得到的明文交易内容返回至中央处理器。如前所述，当该隐私交易用于部署智能合约时，中央处理器可从收到的明文交易内容的data字段获得该智能合约的合约代码；当该隐私交易用于调用智能合约时，中央处理器可以从收到的明文交易内容的to字段获得该智能合约的合约地址，进而基于该合约地址获得相应的合约代码：如果合约代码被部署于上述的缓存模块中，则中央处理器可以通过向协处理器发起local call，以使得协处理器协助从缓存模块中调取相应的合约代码，如果合约代码被部署于区块链节点或者与FPGA芯片相连的外部存储设备处，则涉及到目标调用对象为外部对象的情况，下文将对此详述。
中央处理器在运行合约代码的过程中，可能需要调用计算模块进行协助处理。例如，当合约代码被表征为wasm字节码程序时，由于wasm字节码规定了数据长度为32b或64b，因而在针对一些长度较大的数据进行处理时，往往会影响其处理效率。譬如在针对长度为1024b的数据进行比较时，若直接由中央处理器进行处理，需要将该1024b长度的数据划分为32个32b或16个64b长度的数据段，然后分别对各个数据段进行比较，需要比较32次或16次；而如果采用FPGA芯片上额外配置的计算模块，则可以不受wasm字节码的限制，譬如可以将数据最大长度设定为1024b或更大，那么只需一次即可完成对1024b长度数据的比较操作，极大地提升了处理效率。类似地，在实现诸如大数乘法等运算过程中，对于计算模块的调用均可以极大地提升对合约代码的执行效率。
中央处理器运行合约代码后，可能使得合约代码所涉及的至少一部分合约状态发生取值变化。如果合约状态被维护于FPGA芯片上，比如上述的缓存模块，那么中央处理器可以向协处理器发起local call，使得协处理器将相关合约状态的更新后取值存储至上述的缓存模块；如果合约状态被维护于前述的区块链节点或外部存储设备处，则涉及到目标调用对象为外部对象的情况，下文将对此详述。类似地，中央处理器可以向协处理器发起local call，从而对合约代码执行产生的交易收据进行处理。
由于FPGA芯片内部被认为属于安全范围、FPGA芯片外部被认为属于非安全范围，因此当FPGA结构需要将诸如合约代码、合约状态、交易收据等从FPGA芯片向外传输时，譬如传输至区块链节点或外部存储设备，中央处理器需要通过向协处理器发起local call，使得协处理器可以将上述的合约代码、合约状态、交易收据等传输至前述的加密模块进行加密处理，确保向区块链节点或外部存储设备传输相应的密文合约代码、密文合约状态、密文交易收据等。
当目标调用对象包括外部对象时，该外部对象可以包括：外部存储设备或区块链节点(实际为区块链节点包含的节点主机)，而中央处理器所发起的调用请求用于与该外部存储设备或区块链节点进行数据读写。
例如，FPGA结构在收到用于部署智能合约的交易后，针对从该交易中提取出的合约代码，可以通过向协处理器发起remote call，以使得协处理器协助向合约代码发送至上述的外部存储设备或区块链节点进行部署。协处理器与区块链节点之间可以通过建立DMA(Direct Memory Access，直接内存存取)连接以实现数据交互。
如前所述，FPGA结构在收到用于调用智能合约的交易后，如果相应的合约代码被部署于外部对象处，那么中央处理器可以通过向协处理器发起remote call，以使得协处理器协助从外部对象处获得合约代码，以由中央处理器予以执行。中央处理器在执行合约代码的过程中，需要使用所涉及的合约状态的取值，并在合约代码执行过程中或执行完毕后针对其中的至少一部分取值予以更新。其中，中央处理器可以通过向协处理器发起remotecall，以使得协处理器从外部对象处获得合约状态的取值，或者向外部对象返回更新后的合约状态的取值。此外，如前所述：从外部对象处获得的合约代码、合约状态等可能处于密文状态，中央处理器需要结合发起local call，以由协处理器调用解密模块进行解密，以及在向外部对象返回相关数据之前，中央处理器需要结合发起local call，以由协处理器调用加密模块进行加密。
图2是一示例性实施例提供的一种区块链节点的结构示意图。基于本说明书的技术方案，可以在区块链节点上添加FPGA结构以实现硬件TEE，譬如该FPGA结构可以为如图2所示的FPGA板卡。FPGA板卡可以通过PCIE接口连接至区块链节点上，以实现FPGA板卡与区块链节点之间的数据交互。FPGA板卡可以包括FPGA芯片、Flash芯片和密管芯片等结构；当然，在一些实施例中除了包含FPGA芯片之外，可能仅包含剩余的Flash芯片和密管芯片等中的部分结构，或者可能包含更多结构，此处仅用于举例。
在初始阶段，FPGA芯片上并未烧录用户定义的任何逻辑，相当于FPGA芯片处于空白状态。用户可以通过向FPGA芯片上烧录电路逻辑配置文件，以在FPGA芯片上形成相应的功能或逻辑。在首次烧录电路逻辑配置文件时，FPGA板卡不具有安全防护的能力，因而通常需要外部提供安全环境，比如用户可以在离线环境下实施对电路逻辑配置文件的烧录以实现物理安全隔离，而非在线上实施远程烧录。
针对用户所需实现的功能或逻辑，可以通过FPGA硬件语言形成相应的逻辑代码，并进而对该逻辑代码进行镜像化处理，即可得到上述的电路逻辑配置文件。在烧录至FPGA板卡之前，用户可以针对上述的逻辑代码进行检查。尤其是，当同时涉及到多个用户时，多个用户可以分别对上述的逻辑代码进行检查，以确保FPGA板卡最终能够满足所有用户的需求，防止出现安全性风险、逻辑错误、欺诈等异常问题。
在确定代码无误后，用户可以在上述的离线环境下，将电路逻辑配置文件烧录至FPGA板卡上。具体的，电路逻辑配置文件被从区块链节点传入FPGA板卡，进而部署至如图2所示的Flash芯片中，使得即便FPGA板卡发生掉电，Flash芯片仍然能够保存上述的电路逻辑配置文件。
图3是一示例性实施例提供的一种在FPGA芯片上形成功能模块的示意图。通过将Flash芯片中所部署的电路逻辑配置文件加载至FPGA芯片，可以对FPGA芯片所含的硬件逻辑单元进行配置，从而在FPGA芯片上形成相应的功能模块，譬如所形成的功能模块可以包括如图3所示的中央处理器、协处理器、缓存模块、加解密模块、计算模块、密钥协商模块、解密验签模块等。同时，电路逻辑配置文件还可以用于向FPGA板卡传输需要存储的信息，比如可以将预置证书存储于FPGA芯片上、将认证根密钥存储于密管芯片中(认证根密钥也可以存储于FPGA芯片上)等。
基于FPGA芯片上所形成的密钥协商模块，以及部署于FPGA板卡上的认证根密钥，使得FPGA板卡可以与用户实现远程的密钥协商，该密钥协商过程可以采用相关技术中的任意算法或标准来实现，本说明书并不对此进行限制。举例而言，密钥协商过程可以包括：用户可以在本地的客户端生成一密钥Ka-1、密钥协商模块可以在本地生成一密钥Kb-1，且客户端可以基于密钥Ka-1计算得到密钥协商信息Ka-2、密钥协商模块可以基于密钥Kb-1计算得到密钥协商信息Kb-2，然后客户端将密钥协商信息Ka-2发送至密钥协商模块、密钥协商模块将密钥协商信息Kb-2发送至客户端，使得客户端可以基于密钥Ka-1与密钥协商信息Kb-2生成一秘密值，而密钥协商模块可以基于密钥Kb-1与密钥协商信息Ka-2生成相同的秘密值，最后由客户端、密钥协商模块分别基于密钥导出函数从该相同的秘密值导出相同的配置文件部署密钥，该配置文件部署密钥可以存在FPGA芯片或密管芯片。在上述过程中，虽然密钥协商信息Ka-2、密钥协商信息Kb-2是经由区块链节点在客户端与密钥协商模块之间传输，但是由于密钥Ka-1由客户端掌握、密钥Kb-1由密钥协商模块掌握，因而可以确保区块链节点无法获知最终得到的秘密值和配置文件部署密钥，避免可能造成的安全性风险。
除了配置文件部署密钥之外，秘密值还用于导出业务秘密部署密钥；例如，秘密值可以导出32位数值，可以将前16位作为配置文件部署密钥、后16位作为业务秘密部署密钥。用户可以通过业务秘密部署密钥向FPGA板卡部署业务密钥，譬如该业务密钥可以包括节点私钥和业务根密钥。例如，用户可以在客户端上采用业务秘密部署密钥对节点私钥或业务根密钥进行签名、加密并发送至FPGA板卡，使得FPGA板卡通过解密验签模块进行解密、验签后，对得到的节点私钥或业务根密钥进行部署。
基于部署的节点密钥、业务根密钥和FPGA芯片上的加解密模块、中央处理器、协处理器、计算模块等，使得FPGA板卡可以实现为区块链节点上的TEE，以满足隐私需求。例如，当区块链节点收到一笔交易时，如果该交易为明文交易，区块链节点可以直接处理该明文交易，如果该交易为隐私交易，区块链节点将该隐私交易传入FPGA板卡进行处理。
明文交易的交易内容为明文形式，并且交易执行后所产生的合约状态等同样采用明文形式进行存储。隐私交易的交易内容为密文形式，由交易发起方对明文交易内容进行加密而得到，且交易执行后产生的合约状态等需要采用密文形式进行存储，从而确保交易隐私保护。例如，交易发起方可以随机或基于其他方式生成一对称密钥，同样上述的业务私钥对应的业务公钥被公开，那么交易发起方可以基于该对称密钥和业务公钥对明文交易内容进行数字信封加密：交易发起方通过对称密钥加密明文交易内容，并通过业务公钥对该对称密钥进行加密，得到的两部分内容均被包含于上述的隐私交易中；换言之，隐私交易中包含两部分内容：采用对称密钥加密的明文交易内容、采用业务公钥加密的对称密钥。
因此，FPGA板卡在收到区块链节点传入的隐私交易后，可将该隐私交易交由中央处理器进行处理。中央处理器通过向协处理器发起local call的调用请求，由协处理器进一步调用加解密模块，使得加解密模块通过业务私钥对采用业务公钥加密的对称密钥进行解密、得到对称密钥，然后加解密模块进一步通过对称密钥对采用对称密钥加密的明文交易内容进行解密、得到明文交易内容。
如果隐私交易用于部署智能合约，那么明文交易内容的data字段可以包含待部署的智能合约的合约代码。中央处理器可以对获得的合约代码进行部署。如果部署于FPGA芯片上的缓存模块，则中央处理器直接以明文形式将合约代码部署至缓存模块；如果部署于区块链节点(或其他外部对象，此处以区块链节点为例)，则中央处理器通过向协处理器发起local call的调用请求，由协处理器调用加解密模块对该合约代码进行加密，进而将加密后的密文合约代码部署至区块链节点。
如果隐私交易用于调用智能合约，那么明文交易内容的to字段可以包含被调用的智能合约的合约地址，而FPGA板卡可以基于该合约地址调取相应的合约代码。如果合约代码部署于FPGA芯片的缓存模块，该合约代码往往采用明文形式进行存储，那么协处理器可以直接从该缓存模块中获得合约代码，并交由中央处理器进行处理。如果合约代码部署于区块链节点，协处理器从区块链节点处获得密文合约代码，那么中央处理器需要进一步向协处理器发起local call的调用请求，由协处理器调用加解密模块对该密文合约代码进行解密，进而由中央处理器执行解密后的合约代码。
中央处理器用于实现相关技术中的虚拟机逻辑，即中央处理器相当于FPGA板卡上的“硬件虚拟机”。因此，基于上述明文交易内容确定出合约代码后，可以将该合约代码传入中央处理器中，以由该中央处理器执行该合约代码。中央处理器可以为本说明书中的字节码指令集CPU，针对区块链节点所收到的交易需要部署或调用的智能合约，FPGA板卡可以将该智能合约的字节码程序读入字节码指令集CPU，使得字节码指令集CPU直接执行该字节码程序所含的各个字节码，而无需通过其他指令集对字节码进行模拟，极大地提升了针对字节码的执行效率，从而加快了交易处理速度。
在中央处理器执行合约代码之前或过程中，需要获取该合约代码所涉及的合约状态的最近取值。合约状态的最近取值可能以明文形式部署于FPGA芯片上的缓存模块，那么中央处理器可以通过向协处理器发起local call的调用请求，由协处理器从缓存模块中调取合约状态的最近取值。合约状态的最近取值可能以密文形式部署于区块链节点(或其他外部对象)处，那么中央处理器可以通过向协处理器发起remote call的调用请求，由协处理器从区块链节点远程调用密文形式的合约状态的最近取值，以及中央处理器可以通过向协处理器发起local call的调用请求，由协处理器调用加解密模块对该密文形式的合约状态的最近取值进行解密，进而由中央处理器获得解密后的合约状态的最近取值。
执行完毕后，合约代码所涉及的合约状态可能发生更新。如果合约状态的更新取值需要部署于FPGA芯片上的缓存模块，那么中央处理器可以通过向协处理器发起localcall的调用请求，由协处理器直接将合约状态的更新取值存入缓存模块。如果合约状态的更新取值需要部署于区块链节点处，那么中央处理器可以通过向协处理器发起local call的调用请求，由协处理器调用加解密模块对合约状态的更新取值进行加密，以及中央处理器通过向协处理器发起remote call的调用请求，由协处理器向区块链节点远程存入密文形式的合约状态的更新取值。
基于一些原因，用户可能希望对FPGA板卡上部署的电路逻辑配置文件进行版本更新，比如该电路逻辑配置文件所含的认证根密钥可能被风险用户获知、再比如用户希望对FPGA板卡上部署的功能模块进行升级等，本说明书并不对此进行限制。为了便于区分，可以将上述过程中已部署的电路逻辑配置文件称之为旧版电路逻辑配置文件，而将需要部署的电路逻辑配置文件称之为新版电路逻辑配置文件。
与旧版电路逻辑配置文件相类似的，用户可以通过编写代码、镜像化等过程生成新版电路逻辑配置文件。进一步的，用户可以通过自身持有的私钥对新版电路逻辑配置文件进行签名，然后通过上文协商出的配置文件部署密钥对签名后的新版电路逻辑配置文件进行加密，得到加密后新版电路逻辑配置文件。在一些情况下，可能同时存在多名用户，那么旧版电路逻辑配置文件需要将这些用户对应的预置证书均部署至FPGA板卡中，且这些用户需要分别采用自身持有的私钥对新版电路逻辑配置文件进行签名。
用户可以通过客户端远程将加密后新版电路逻辑配置文件发送至区块链节点，并由区块链节点进一步将其传入FPGA板卡。前述过程中在FPGA芯片上形成的解密验签模块位于PCIE接口与Flash芯片之间的传输通路上，使得加密后新版电路逻辑配置文件必然需要优先经过解密验签模块的成功处理后，才能够被传入Flash芯片以实现可信更新，无法绕过解密验签的过程而直接对Flash芯片进行更新。
解密验签模块在收到加密后新版电路逻辑配置文件后，首先通过FPGA板卡上部署的配置文件部署密钥进行解密，如果解密成功则解密验签模块进一步基于FPGA芯片上部署的预置证书，对解密后的新版电路逻辑配置文件进行签名验证。如果解密失败或者签名验证未通过，则说明收到的文件并非来自上述用户或者遭到篡改，解密验签模块将触发终止本次的更新操作；而在解密成功且验签通过的情况下，可以确定得到的新版电路逻辑配置文件来自上述用户且传输过程中未遭到篡改，可以将该新版电路逻辑配置文件进一步传输至Flash芯片，以针对Flash芯片中的旧版电路逻辑配置文件进行更新部署。
新版电路逻辑配置文件被加载至FPGA芯片后，同样可以在该FPGA芯片上形成诸如上述的密钥协商模块、解密验签模块，以及向FPGA芯片存入预置证书、向密管芯片存入认证根密钥等信息。其中，所形成的密钥协商模块、解密验签模块等，所实现的功能逻辑可以发生变化和升级，所存入部署的预置证书、认证根密钥等信息也可能区别于更新前的信息。那么，FPGA板卡可以基于更新后的密钥协商模块、认证根密钥等，与用户进行远程协商得到新的配置文件部署密钥，该配置文件部署密钥可以被用于下一次的可新更新过程。类似地，可以据此不断实现针对FPGA板卡的可信更新操作。
在完成更新部署后，FPGA板卡可以针对新版电路逻辑配置文件生成认证结果。例如，上述的密钥协商模块可以通过诸如sm3算法或其他算法对新版电路逻辑配置文件的哈希值、基于新版电路逻辑配置文件协商得到的配置文件部署密钥的哈希值进行计算，得到的计算结果可以被作为上述的认证结果，并由密钥协商模块将该认证结果发送至用户。相应地，用户可以在客户端上基于所维护的新版电路逻辑配置文件和据此协商的配置文件部署密钥对认证结果进行验证，如果验证成功则表明新版电路逻辑配置文件在FPGA板卡上成功部署，且用户与FPGA板卡之间据此成功协商得到了一致的配置文件部署密钥，从而确认成功完成了针对电路逻辑配置文件的更新部署。
图4是一示例性实施例提供的一种在FPGA中实现外部调用的装置的示意结构图。请参考图4，在软件实施方式中，该在FPGA中实现外部调用的装置可以包括：
接收单元401，使FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
发送单元402，使所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。
可选的，
当所述调用请求为本地调用请求时，所述目标调用对象为所述FPGA结构上的本地对象；或，
当所述调用请求为远程调用请求时，所述目标调用对象为与所述FPGA结构相连的外部对象，或者所述目标调用对象为所述外部对象和所述本地对象。
可选的，所述本地对象包括：通过加载所述电路逻辑配置文件而在所述FPGA芯片上形成的预设功能模块。
可选的，所述预设功能模块包括以下至少之一：
加密模块，用于对所述中央处理器产生的明文数据进行加密；
解密模块，用于对外部传入所述FPGA结构的密文数据进行解密；
计算模块，用于执行所述智能合约涉及的计算操作；
缓存模块，用于存储所述智能合约产生的合约状态。
可选的，所述外部对象包括：外部存储设备或所述区块链节点包含的节点主机。
可选的，所述调用请求用于与所述外部存储设备或所述节点主机进行数据读写。
可选的，所述交易用于部署或调用所述智能合约。
可选的，所述智能合约的合约代码为字节码程序，且所述中央处理器为字节码指令集CPU。
可选的，所述中央处理器用于实现虚拟机逻辑。
可选的，所述虚拟机逻辑包括：以太坊虚拟机的执行逻辑或者WASM虚拟机的执行逻辑。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机，计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。
在一个典型的配置中，计算机包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带、磁盘存储、量子存储器、基于石墨烯的存储介质或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
在本说明书一个或多个实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书一个或多个实施例。在本说明书一个或多个实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本说明书一个或多个实施例可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书一个或多个实施例范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。

Claims (13)

1.一种在FPGA中实现外部调用的方法，包括：
FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。
2.根据权利要求1所述的方法，
当所述调用请求为本地调用请求时，所述目标调用对象为所述FPGA结构上的本地对象；或，
当所述调用请求为远程调用请求时，所述目标调用对象为与所述FPGA结构相连的外部对象，或者所述目标调用对象为所述外部对象和所述本地对象。
3.根据权利要求2所述的方法，所述本地对象包括：通过加载所述电路逻辑配置文件而在所述FPGA芯片上形成的预设功能模块。
4.根据权利要求3所述的方法，所述预设功能模块包括以下至少之一：
加密模块，用于对所述中央处理器产生的明文数据进行加密；
解密模块，用于对外部传入所述FPGA结构的密文数据进行解密；
计算模块，用于执行所述智能合约涉及的计算操作；
缓存模块，用于存储所述智能合约产生的合约状态。
5.根据权利要求2所述的方法，所述外部对象包括：外部存储设备或所述区块链节点包含的节点主机。
6.根据权利要求5所述的方法，所述调用请求用于与所述外部存储设备或所述节点主机进行数据读写。
7.根据权利要求1所述的方法，所述交易用于部署或调用所述智能合约。
8.根据权利要求1所述的方法，所述智能合约的合约代码为字节码程序，且所述中央处理器为字节码指令集CPU。
9.根据权利要求1所述的方法，所述中央处理器用于实现虚拟机逻辑。
10.根据权利要求9所述的方法，所述虚拟机逻辑包括：以太坊虚拟机的执行逻辑或者WASM虚拟机的执行逻辑。
11.一种在FPGA中实现外部调用的装置，包括：
接收单元，使FPGA芯片上的协处理器接收中央处理器在执行智能合约的过程中发出的调用请求；其中，所述FPGA芯片属于FPGA结构，所述智能合约与所述FPGA结构所属的区块链节点接收到的交易相关；
发送单元，使所述协处理器向可响应于所述调用请求的目标调用对象发送调用指令，使所述目标调用对象对所述调用请求进行响应处理；其中，所述FPGA结构所含的存储器中已部署的电路逻辑配置文件被加载至所述FPGA芯片，以形成所述中央处理器和所述协处理器。
12.一种电子设备，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器通过运行所述可执行指令以实现如权利要求1-10中任一项所述的方法。
13.一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如权利要求1-10中任一项所述方法的步骤。
CN201910913488.XA 2019-09-25 2019-09-25 在fpga中实现外部调用的方法及装置 Active CN110750488B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910913488.XA CN110750488B (zh) 2019-09-25 2019-09-25 在fpga中实现外部调用的方法及装置
PCT/CN2020/100491 WO2021057166A1 (zh) 2019-09-25 2020-07-06 在fpga中实现外部调用的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910913488.XA CN110750488B (zh) 2019-09-25 2019-09-25 在fpga中实现外部调用的方法及装置

Publications (2)

Publication Number Publication Date
CN110750488A true CN110750488A (zh) 2020-02-04
CN110750488B CN110750488B (zh) 2021-02-19

Family

ID=69277086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910913488.XA Active CN110750488B (zh) 2019-09-25 2019-09-25 在fpga中实现外部调用的方法及装置

Country Status (2)

Country Link
CN (1) CN110750488B (zh)
WO (1) WO2021057166A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112364356A (zh) * 2021-01-11 2021-02-12 支付宝(杭州)信息技术有限公司 一种数据处理设备和方法
WO2021057166A1 (zh) * 2019-09-25 2021-04-01 支付宝(杭州)信息技术有限公司 在fpga中实现外部调用的方法及装置
CN112882774A (zh) * 2021-02-08 2021-06-01 北京微芯区块链与边缘计算研究院 并行执行的智能合约芯片装置及方法、区块链节点装置
CN112905238A (zh) * 2021-02-08 2021-06-04 北京微芯区块链与边缘计算研究院 一种区块链智能合约执行器及方法、区块链运行系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106815510A (zh) * 2017-01-18 2017-06-09 珠海市魅族科技有限公司 一种数据处理的方法及终端
US20170177862A1 (en) * 2015-12-21 2017-06-22 Alpa Narendra Trivedi Techniques to enable scalable cryptographically protected memory using on-chip memory
CN107409118A (zh) * 2014-12-22 2017-11-28 迈克菲有限责任公司 可信执行环境与外围设备之间的信任建立
CN109525400A (zh) * 2018-11-01 2019-03-26 联想(北京)有限公司 安全处理方法、系统和电子设备
JP2019092134A (ja) * 2017-11-17 2019-06-13 株式会社シーエスサービス 暗号鍵生成方式
CN109886682A (zh) * 2019-01-31 2019-06-14 阿里巴巴集团控股有限公司 区块链中实现合约调用的方法及节点、存储介质
WO2019120315A2 (en) * 2019-03-26 2019-06-27 Alibaba Group Holding Limited Field-programmable gate array based trusted execution environment for use in a blockchain network

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223581A1 (en) * 2002-05-30 2003-12-04 Bedros Hanounik Cipher block chaining unit for use with multiple encryption cores
CN104778148A (zh) * 2015-04-03 2015-07-15 哈尔滨工业大学 基于fpga的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法
US20160378574A1 (en) * 2015-06-23 2016-12-29 Microsoft Technology Licensing Llc Integration and synchronization using a virtual data provider
CN110750488B (zh) * 2019-09-25 2021-02-19 支付宝(杭州)信息技术有限公司 在fpga中实现外部调用的方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107409118A (zh) * 2014-12-22 2017-11-28 迈克菲有限责任公司 可信执行环境与外围设备之间的信任建立
US20170177862A1 (en) * 2015-12-21 2017-06-22 Alpa Narendra Trivedi Techniques to enable scalable cryptographically protected memory using on-chip memory
CN106815510A (zh) * 2017-01-18 2017-06-09 珠海市魅族科技有限公司 一种数据处理的方法及终端
JP2019092134A (ja) * 2017-11-17 2019-06-13 株式会社シーエスサービス 暗号鍵生成方式
CN109525400A (zh) * 2018-11-01 2019-03-26 联想(北京)有限公司 安全处理方法、系统和电子设备
CN109886682A (zh) * 2019-01-31 2019-06-14 阿里巴巴集团控股有限公司 区块链中实现合约调用的方法及节点、存储介质
WO2019120315A2 (en) * 2019-03-26 2019-06-27 Alibaba Group Holding Limited Field-programmable gate array based trusted execution environment for use in a blockchain network

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周骅: "嵌入式系统可信计算的硬件安全机制研究", 《中国博士学位论文全文数据库信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021057166A1 (zh) * 2019-09-25 2021-04-01 支付宝(杭州)信息技术有限公司 在fpga中实现外部调用的方法及装置
CN112364356A (zh) * 2021-01-11 2021-02-12 支付宝(杭州)信息技术有限公司 一种数据处理设备和方法
CN112882774A (zh) * 2021-02-08 2021-06-01 北京微芯区块链与边缘计算研究院 并行执行的智能合约芯片装置及方法、区块链节点装置
CN112905238A (zh) * 2021-02-08 2021-06-04 北京微芯区块链与边缘计算研究院 一种区块链智能合约执行器及方法、区块链运行系统

Also Published As

Publication number Publication date
WO2021057166A1 (zh) 2021-04-01
CN110750488B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US11048825B2 (en) Managing a smart contract on a blockchain
CN110032883B (zh) 区块链中实现隐私保护的方法、系统和节点
CN110032884B (zh) 区块链中实现隐私保护的方法及节点、存储介质
CN110750488B (zh) 在fpga中实现外部调用的方法及装置
CN110750329B (zh) 基于fpga实现虚拟机运算的方法及装置
CN110266644B (zh) 结合代码标注与交易类型的收据存储方法和节点
CN110264198B (zh) 结合代码标注与交易类型的有条件的收据存储方法和节点
CN110020856B (zh) 区块链中实现混合交易的方法、节点和存储介质
CN110245947B (zh) 结合交易与用户类型的条件限制的收据存储方法和节点
CN110245504B (zh) 结合多类型维度的条件限制的收据存储方法和节点
CN111899017A (zh) 区块链中实现隐私保护的方法、节点、存储介质
CN110704368B (zh) 基于fpga的安全智能合约处理器的高效运算方法及装置
CN113285802B (zh) 基于fpga的密钥协商方法及装置
CN110716728B (zh) Fpga逻辑的可信更新方法及装置
CN110717203B (zh) 基于fpga实现隐私区块链的方法及装置
CN110263089B (zh) 结合交易与事件类型的条件限制的收据存储方法和节点
WO2021057167A1 (zh) 基于fpga的安全智能合约处理器的交易处理方法及装置
CN112927077B (zh) 基于fpga实现合约调用的方法及装置
WO2021057273A1 (zh) 在fpga上实现高效合约调用的方法及装置
CN110750303B (zh) 基于fpga的流水线式指令读取方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40022054

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant