CN110730253B - 控制芯片的自动编址方法 - Google Patents

控制芯片的自动编址方法 Download PDF

Info

Publication number
CN110730253B
CN110730253B CN201910908832.6A CN201910908832A CN110730253B CN 110730253 B CN110730253 B CN 110730253B CN 201910908832 A CN201910908832 A CN 201910908832A CN 110730253 B CN110730253 B CN 110730253B
Authority
CN
China
Prior art keywords
addressing
control chip
slave
address
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910908832.6A
Other languages
English (en)
Other versions
CN110730253A (zh
Inventor
陈漱文
卢志林
伍康敏
李顺成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangmen City Civic Science And Technology Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910908832.6A priority Critical patent/CN110730253B/zh
Publication of CN110730253A publication Critical patent/CN110730253A/zh
Application granted granted Critical
Publication of CN110730253B publication Critical patent/CN110730253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5046—Resolving address allocation conflicts; Testing of addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control By Computers (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了控制芯片的自动编址方法，每个控制芯片分别设有至少一组独立于总线的编址端口；编址时，控制芯片之间通过编址端口级联，并按照以下步骤进行自动编址：设定其中一个控制芯片为编址主机；将与编址主机对应编址端口连接的下一级控制芯片设定为编址从机，编址主机通过编址端口发送编址信号至编址从机，编址从机根据编址信号对其自身进行编址或校对已有地址；将编址从机转换为编址主机；重复第二步骤，直至所有控制芯片完成编址。相比于传统技术，当控制芯片进入自动编址模式后，不占用总线资源，可实现与控制设备的脱离，自动完成地址的编写，无需控制设备的触发信号。

Description

控制芯片的自动编址方法
技术领域
本发明涉及通信领域，尤其是控制芯片的自动编址方法。
背景技术
目前，控制芯片的编址一般需要控制设备提供触发信号才能进行，在编址时需要占用总线资源，容易损坏控制设备或是相应的控制芯片，并且在编址后缺乏地址校验机制及异常情况提示机制，使得在编址出现问题时，无法及时有效地排查出来，难以应对实际编址可能遇到的故障情况，效率较低。
控制芯片的编址方法大致分为以下2种方案：方案一是在控制芯片增加输入地址线和输出地址线，由总线信号进行触发激活，地址线辅助迭代地址；方案二是单独对每个控制芯片在总线上进行编址。
方案一中控制芯片的编址必须依靠控制设备的触发，数据链路中每增加一个控制芯片均需要控制设备进行编址，效率较低，且由于总线传输的数据距离有限，因此编址数量有限；编址后地址的正确性需要控制设备进行控制校验，较为麻烦，并且，考虑到后期线路老化，控制芯片损坏更换后进行重新编址，可能导致编址后地址错误。
方案二中控制芯片的编址必须依靠控制设备进行编址控制，控制设备进行单个编址，每次编址前需要计算控制芯片地址并重复操作，工作量大且繁琐。
上述两种编址方案对控制芯片的编址均需要占用总线资源，容易引起总线冲突。
发明内容
为了解决上述问题，本发明的目的是提供控制芯片的自动编址方法，当控制芯片进入自动编址模式后，不占用总线资源，可实现与控制设备的脱离，自动完成地址的编写，无需控制设备的触发信号。
为了弥补现有技术的不足，本发明实施例采用的技术方案是
控制芯片的自动编址方法，每个控制芯片分别设有至少一组独立于总线的编址端口；编址时，控制芯片之间通过编址端口级联，并按照以下步骤进行自动编址：
a、设定其中一个控制芯片为编址主机；
b、将与编址主机对应编址端口连接的下一级控制芯片设定为编址从机，编址主机通过编址端口发送编址信号至编址从机，编址从机根据编址信号对其自身进行编址或校对已有地址；
c、将编址从机转换为编址主机；
d、重复步骤b，直至所有控制芯片完成编址。
进一步地，所述每个控制芯片分别设有两组独立于总线的编址端口，控制芯片之间通过编址端口串接形成链式结构；编址时，首先指定链式结构中任意一个控制芯片为编址主机，并沿链式结构依次对下一级控制芯片进行编址。
进一步地，所述指定的首个编址主机为链式结构中的首个或末个控制芯片。
进一步地，所述每个控制芯片分别设有两组或以上独立于总线的编址端口，控制芯片之间通过编址端口级联形成树状结构；
编址时，编址主机对每个编址端口都分别分配有相应的地址段，且每个编址端口都根据其自身地址段形成地址信号发送给下一级的编址从机；
编址从机从该地址段中选取地址并完成编址，然后编址从机转换为编址主机并根据其上一级的地址段对其下一级的编址端口分别生成相应的地址段，以此类推，直至所有控制芯片完成编址。
进一步地，每个控制芯片根据其编址状态分别发出相应的状态信号；所述的编址状态，包括编址主机状态、编址从机状态、重新编址或矫正编址。
进一步地，所述控制芯片连接有显示装置，所述显示装置根据状态信号做出相应的显示。
本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：控制芯片自身的编址主机或编址从机状态可自行转换，编址方式更加灵活；控制芯片采用单向通信的方式，自动编址以编制端口发送的方式进行传输，理论上可无限增加控制芯片进行自动编址，因此编址可容量大，同时确保控制芯片在布局变更后地址仍保持正确；当控制芯片进入自动编址模式后，不占用总线，可提高维护效率，同时可实现与控制设备的脱离，解决控制芯片对控制设备的依赖性，自动完成地址的编写及校验，无需控制设备的触发信号。
附图说明
下面结合附图给出本发明较佳实施例，以详细说明本发明的实施方案。
图1是本发明实施例的步骤示意框图；
图2是本发明实施例的具体流程示意框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。另外，虽然在系统示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于系统中的模块划分，或流程图中的顺序执行所示出或描述的步骤。
下面结合附图，对本发明实施例作进一步阐述。
参照图1和图2，本发明实施例提供了控制芯片的自动编址方法，包括以下步骤：
a、设定其中一个控制芯片为编址主机；
b、将与编址主机对应编址端口连接的下一级控制芯片设定为编址从机，编址主机通过编址端口发送编址信号至编址从机，编址从机根据编址信号对其自身进行编址或校对已有地址；
c、将编址从机转换为编址主机；
d、重复步骤b，直至所有控制芯片完成编址。
在本实施例中，编址端口指的是控制芯片上的输入地址线和输出地址线，如图2所示，通过编址主机和编址从机间的各地址线的对应连接实现发送编址信号；控制芯片自身的编址主机或编址从机状态可自行转换，编址方式更加灵活；控制芯片采用单向通信的方式，自动编址以编制端口发送的方式进行传输，理论上可无限增加控制芯片进行自动编址，因此编址可容量大，同时确保控制芯片在布局变更后地址仍保持正确；当控制芯片进入自动编址模式后，不占用总线，可提高维护效率，同时可实现与控制设备的脱离，解决控制芯片对控制设备的依赖性，自动完成地址的编写及校验，无需控制设备的触发信号；所述的总线可以是任意传输协议，并不限定，比如RS-485、RS-232、RS-422等传输协议。
控制芯片具有编址主机和编址从机两种状态，可按照一定条件自行切换，因此控制芯片自身的编址主机或编址从机状态可自行转换，相比于传统技术中，固定一个编址主机和若干编址从机的方式，编址方式更加灵活；自动编址运行的必要条件：比如，可将前级的控制芯片1设置为编址主机；一般而言，编址从机变换为编址主机是靠自身的输出编址线短接自身的输入编址线达到一定时间再断开即可；编址主机变换为编址从机的方式一般为：自身输出编址线短接自身输入编址线达到一定时间断开。
一般等到总线无信号达至少5s后，认为信号已经稳定，此时使控制芯片从内存中读取编址主机或编址从机状态，使其自动切换为编址主机或编址从机；通过将控制芯片的输出编址线与输入编址线分别短接不同时间，可以达到分别切换编址主机和编址从机的效果，由于一条总线只有一个控制芯片是位于最前端的，该控制芯片在自动编址时为编址主机，因此若出现多个编址主机的情况，能够使后级的控制芯片自动切换为编址从机，防止出现编址错误；切换为编址从机的方式多样，提高了编址的稳定性。根据发明人经验所得到的，短接时间控制在2-8s且不包含8s的范围内，然后断开，等待2s后，前级的控制芯片1则切换为编址主机；当控制芯片的输出地址线与输入地址线短接时间大于或等于15秒后，控制芯片切换为编址从机。
进一步地，本发明另一实施例还提供了控制芯片的自动编址方法，其中，所述每个控制芯片分别设有两组独立于总线的编址端口，控制芯片之间通过编址端口串接形成链式结构；编址时，首先指定链式结构中任意一个控制芯片为编址主机，并沿链式结构依次对下一级控制芯片进行编址。
在本实施例中，链式结构保证了各控制芯片之前保持稳定级联，只需设置一个控制芯片为编址主机，则围绕链式结构就可依次对下一级的控制芯片进行编址，从而实现自动编址。
进一步地，本发明另一实施例还提供了控制芯片的自动编址方法，其中，所述指定的首个编址主机为链式结构中的首个或末个控制芯片。
在本实施例中，这样设置保证了首个编址主机是处于链式结构任一端上的，因此可以沿着链式结构对接下来的所有控制芯片依次进行编址，同时也保留了可无限增加控制芯片进行编址的可能。
进一步地，本发明另一实施例还提供了控制芯片的自动编址方法，其中，所述每个控制芯片分别设有两组或以上独立于总线的编址端口，控制芯片之间通过编址端口级联形成树状结构；
编址时，编址主机对每个编址端口都分别分配有相应的地址段，且每个编址端口都根据其自身地址段形成地址信号发送给下一级的编址从机；
编址从机从该地址段中选取地址并完成编址，然后编址从机转换为编址主机并根据其上一级的地址段对其下一级的编址端口分别生成相应的地址段，以此类推，直至所有控制芯片完成编址。
在本实施例中，下一级编址从机在选取地址并完成编址后，可转换为编址从机，再通过上一级的地址段对其下一级的编制端口继续生成相应的地址段，可见，采用树状结构，只需通过编址主机对每个编址端口都分别分配有相应的地址段的特性，就能够将对应的地址信号均发送给下一级的编址从机，以此类推，直至所有控制芯片均完成编制，因此，该设置通过上下级控制芯片的编制端口之间的地址段获取，能够为下一级编制端口生成对应地址段，从而不断地对树状机构下一级的控制芯片实现自动编址，编址有效性和稳定性强。
并且，本实施例也方便进行编址校验与矫正，任意选择的首级编址主机地址是固定的，当编址从机接收到上一级编址主机分配的地址或地址段时，会检验自身的地址是否与接收的地址或地址段一致或与其中之一一致，校验效果确认是有效的才转换成编址主机继续对其下一级编制从机进行编址或矫正，当检验为无效时该编址从机重新编址，矫正错误地址，并继续对其下一级编制从机进行编址或矫正，使得编址校验或矫正更为稳定可靠，使得各控制芯片的输出地址线是否输出能够得到控制，有利于优化编址效果。
进一步地，本发明另一实施例还提供了控制芯片的自动编址方法，其中，每个控制芯片根据其编址状态分别发出相应的状态信号；所述的编址状态，包括编址主机状态、编址从机状态、重新编址或矫正编址。
在本实施例中，状态信号根据实际的编址状态发出，可以体现编址情况，进而当显示装置接收到该状态信号后作出相应响应，方便相关人员及时有效地通过显示装置根据状态信号了解到控制芯片的编址情况，比如编址主机状态、编址从机状态、重新编址或矫正编址是否正常。
进一步地，本发明另一实施例还提供了控制芯片的自动编址方法，其中，所述控制芯片连接有显示装置，所述显示装置根据状态信号做出相应的显示。
在本实施例中，以灯光舞台系统为例，第一级编址从机的输出端安装有显示装置，即为显示输出端，该显示输出端连接匹配灯板，因此，当接收到状态信号时，可通过在显示输出端提示报警，可以使用户清楚地知道编制情况，报警可以采用蜂鸣、亮灯等形式。
以上内容对本发明的较佳实施例和基本原理作了详细论述，但本发明并不局限于上述实施方式，熟悉本领域的技术人员应该了解在不违背本发明精神的前提下还会有各种等同变形和替换，这些等同变形和替换都落入要求保护的本发明范围内。

Claims (6)

1.控制芯片的自动编址方法，其特征在于：每个控制芯片分别设有至少一组独立于总线的编址端口；编址时，控制芯片之间通过编址端口级联，所述每个控制芯片分别设有两组或以上独立于总线的编址端口，控制芯片之间通过编址端口级联形成树状结构；并按照以下步骤进行自动编址：
a、设定其中一个控制芯片为编址主机；
b、将与编址主机对应编址端口连接的下一级控制芯片设定为编址从机，编址主机通过编址端口发送编址信号至编址从机，编址从机根据编址信号对其自身进行编址或校对已有地址，编址从机从地址段中选取地址并完成编址，然后编址从机转换为编址主机并根据其上一级的地址段对其下一级的编址端口分别生成相应的地址段；
c、将编址从机转换为编址主机；
d、重复步骤b，直至所有控制芯片完成编址。
2.根据权利要求1所述的控制芯片的自动编址方法，其特征在于：所述每个控制芯片分别设有两组独立于总线的编址端口，控制芯片之间通过编址端口串接形成链式结构；编址时，首先指定链式结构中任意一个控制芯片为编址主机，并沿链式结构依次对下一级控制芯片进行编址。
3.根据权利要求2所述的控制芯片的自动编址方法，其特征在于：所述指定的首个编址主机为链式结构中的首个或末个控制芯片。
4.根据权利要求1所述的控制芯片的自动编址方法，其特征在于：
编址时，编址主机对每个编址端口都分别分配有相应的地址段，且每个编址端口都根据其自身地址段形成地址信号发送给下一级的编址从机。
5.根据权利要求1至4任一所述的控制芯片的自动编址方法，其特征在于：每个控制芯片根据其编址状态分别发出相应的状态信号；所述的编址状态，包括编址主机状态、编址从机状态、重新编址或矫正编址。
6.根据权利要求5所述的控制芯片的自动编址方法，其特征在于：所述控制芯片连接有显示装置，所述显示装置根据状态信号做出相应的显示。
CN201910908832.6A 2019-09-25 2019-09-25 控制芯片的自动编址方法 Active CN110730253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910908832.6A CN110730253B (zh) 2019-09-25 2019-09-25 控制芯片的自动编址方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910908832.6A CN110730253B (zh) 2019-09-25 2019-09-25 控制芯片的自动编址方法

Publications (2)

Publication Number Publication Date
CN110730253A CN110730253A (zh) 2020-01-24
CN110730253B true CN110730253B (zh) 2023-03-10

Family

ID=69218355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910908832.6A Active CN110730253B (zh) 2019-09-25 2019-09-25 控制芯片的自动编址方法

Country Status (1)

Country Link
CN (1) CN110730253B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112287409B (zh) * 2020-10-31 2022-10-18 拓维电子科技(上海)有限公司 芯片自动编码装置及方法
CN112669590B (zh) * 2020-12-10 2023-05-09 浙江理工大学 串联式即插即用智能传感通信系统及其自动编址方法
CN114017118B (zh) * 2021-10-12 2023-11-03 天地（常州）自动化股份有限公司 用于多回路矿用防爆开关的多功能编址装置及其编址方法
CN117938811B (zh) * 2024-03-22 2024-07-26 深圳市志奋领科技有限公司 一种从站自编址系统、方法、装置、设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868780A (zh) * 2012-09-07 2013-01-09 深圳睿立方智能科技有限公司 对rs-485从机进行编址的网络系统及其编址方法
WO2015101827A1 (en) * 2013-12-31 2015-07-09 Mosys, Inc. Integrated main memory and coprocessor with low latency
CN104243577A (zh) * 2014-09-12 2014-12-24 北京能克科技有限公司 一种自动组网电子设备及自动组网方法
CN105847456B (zh) * 2015-01-13 2019-07-16 浙江大华技术股份有限公司 一种rs485自动分配地址方法、装置和系统
CN105446930A (zh) * 2015-12-25 2016-03-30 吉林大学 一种单选择端spi主从式多机双向通信方法
CN208061195U (zh) * 2017-12-12 2018-11-06 深圳市正浩创新科技有限公司 系统总线编址装置
CN110213396B (zh) * 2019-05-29 2022-05-20 中国民用航空总局第二研究所 机场物联网节点设备自动分配地址的动态决策方法和系统

Also Published As

Publication number Publication date
CN110730253A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN110730253B (zh) 控制芯片的自动编址方法
US20190272252A1 (en) Method of processing deadlock of i2c bus, electronic device and communication system
US8213297B2 (en) Duplicate internet protocol address resolution in a fragmented switch stack environment
CN105721357A (zh) 交换设备、外围部件互连高速系统及其初始化方法
US7685325B2 (en) Synchronous bus controller system
CN102484606B (zh) 通信系统及通信装置状态判定方法
CN103401726A (zh) 网络路径探测方法及装置、系统
CN102799547B (zh) 基于dmx512协议的芯片定址系统及其定址方式
CN101592934A (zh) 可编程逻辑控制器与扩展模块的通信方法
EP3965535B1 (en) Method for quickly setting dmx addresses of lamps
CN113628581B (zh) Led驱动电路及驱动方法、led显示系统
CN103530215B (zh) 一种内部集成电路主机的自检方法、装置及主机
US5680113A (en) Dynamic address assignments to serially connected devices
AU2019299867A1 (en) System and method for remotely locating communication error support for hydraulic supports
JPS60177750A (ja) 閉ル−プ地域通信路のノ−ド間の通信法および通信装置
US20100185896A1 (en) Method and apparatus for fully redundant control of low-speed peripherals
CN106603276B (zh) 一种serdes链路组的故障处理方法和故障处理装置
CN107992400A (zh) 一种用于检测存储系统中硬盘指示灯状态的方法
CN103607481A (zh) 一种并联显示控制系统中的地址配置方法及装置
CN101667953A (zh) 一种快速环网物理链路状态的上报方法及装置
CN212461110U (zh) 一种多路级联应用系统
JP7212413B2 (ja) 複数の実行ユニットの作動
CN104484260A (zh) 一种基于GJB289总线接口SoC的仿真监控电路
US6505321B1 (en) Fault tolerant parity generation
CN112178881B (zh) Rs485网络的自检方法、设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230804

Address after: Room 801, Building 3, No. 15 Qunhua Road, Pengjiang District, Jiangmen City, Guangdong Province, 529000

Patentee after: Jiangmen City Civic science and Technology Co.,Ltd.

Address before: 529000 189 Shengjing 8th Street, Wuyi Country Garden, Pengjiang District, Jiangmen City, Guangdong Province

Patentee before: Chen Jianhong