CN110729383A - 一种基于ain/pss复合衬底的高亮度发光二极管及其制备方法 - Google Patents

一种基于ain/pss复合衬底的高亮度发光二极管及其制备方法 Download PDF

Info

Publication number
CN110729383A
CN110729383A CN201910942692.4A CN201910942692A CN110729383A CN 110729383 A CN110729383 A CN 110729383A CN 201910942692 A CN201910942692 A CN 201910942692A CN 110729383 A CN110729383 A CN 110729383A
Authority
CN
China
Prior art keywords
layer
gan
thickness
source
gradient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910942692.4A
Other languages
English (en)
Other versions
CN110729383B (zh
Inventor
贾传宇
胡西多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan University of Technology
Original Assignee
Dongguan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan University of Technology filed Critical Dongguan University of Technology
Priority to CN201910942692.4A priority Critical patent/CN110729383B/zh
Publication of CN110729383A publication Critical patent/CN110729383A/zh
Application granted granted Critical
Publication of CN110729383B publication Critical patent/CN110729383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种基于AIN/PSS复合衬底的高亮度发光二极管及其制备方法，所述高亮度发光二极管包括从下到上依次层叠设置的AlN/PSS复合衬底、u型GaN合并层、n型GaN层、低温GaN V‑pits层、有源区、电子阻挡层、高温p型GaN层和接触层。本发明的高亮度发光二极管包括新型结构的u‑GaN合并层，以及V‑pits层和有源区，能够有效提高外延层晶体质量，有效缓解有源区应力，并改善水平方向电流扩展，进而实现提高发光二极管发光效率的目的，制得的发光二极管亮度高。

Description

一种基于AIN/PSS复合衬底的高亮度发光二极管及其制备 方法
技术领域
本发明涉及发光二极管技术领域，更具体地，涉及一种基于AIN/PSS复合衬底的高亮度发光二极管及其制备方法。
背景技术
现有的氮化镓基发光二极管主要是在极性面：<0001>面蓝宝石上制备，蓝宝石和氮化镓同属六方系晶体，GaN薄膜通常在异质蓝宝石上生长。由于二者之间巨大的晶格失配和热失配，导致GaN薄膜外延生长过程中产生的穿透位错(Threading dislocation，TD)密度高达108～1010/cm2。这些TDs在做近似垂直延伸时伴随形成倒六角金字塔状6个侧面为{10-11}面的V形缺陷，即通常所说的V形坑(V-pits)。
作为InGaN/GaN基LED器件的一个典型特征，V形坑在屏蔽位错、提高器件发光效率方面的作用已经取得广泛的认同；随着研究的不断深入，V形坑提升空穴注入量子阱的效率、改善载流子在阱区不均匀分布的作用也逐渐被认识和利用，从而显著提高了InGaN/GaNLED器件的光电性能。但是，现有的氮化镓基发光二极管的亮度还不够高。中国专利申请CN101345274A公开了一种利用图形化衬底提高GaN基LED发光效率的方法，该方法制得的GaN基LED的亮度难以满足当下实际需要。
因此，需要开发出亮度更高的发光二极管。
发明内容
本发明为克服上述现有技术所述的亮度不足的缺陷，提供一种基于AIN/PSS复合衬底的高亮度发光二极管，提供的发光二极管发光效率高，亮度高。
本发明的另一目的在于提供一种上述高亮度发光二极管的制备方法。
为解决上述技术问题，本发明采用的技术方案是：
一种基于AIN/PSS复合衬底的高亮度发光二极管，包括从下到上依次层叠设置的AlN/PSS复合衬底、u型GaN合并层、n型GaN层、低温GaN V-pits层、有源区、电子阻挡层、高温p型GaN层和接触层；
所述u型GaN合并层包括从下到上依次层叠设置的第一u型GaN层、第二u型GaN和第三u型GaN；所述第一u型GaN层的厚度为0.8～1μm，生长温度为1010～1020℃，反应室压力为200～300torr，V族源/III族源摩尔比为1000～1200；所述第二u型GaN层的厚度为0.8～1μm，生长温度为1020～1030℃，反应室压力为100～150torr，V族源/III族源摩尔比为1300～1500；所述第三u型GaN层的厚度为0.8～1μm，生长温度为1050～1080℃，反应室压力为75～100torr，V族源/III族源摩尔比为1300～1500。
优选地，所述n型GaN层的厚度为2～3μm。
优选地，所述低温GaN V-pits层包括从下到上依次层叠设置的第一u-GaN层、n--GaN层、第二u-GaN层和n+-GaN层；其中，第一u-GaN层的厚度为80～90nm；n--GaN层的厚度为70～80nm，Si掺杂浓度5×1017～8×1017cm-3；第二u-GaN层的厚度为80～90nm；n+-GaN层的厚度为90～100nm，Si掺杂浓度3×1018～8×1018cm-3。
优选地，所述有源区为三梯度InGaN/GaN超晶格结构，包括从下到上依次层叠设置的第一梯度、第二梯度和第三梯度；其中，第一梯度为10～20周期u型InGaN/GaN超晶格，第一梯度的InGaN阱层的厚度为1～1.5nm，第一梯度的GaN垒层的厚度为1.5～2nm；第二梯度为2～3周期n型InGaN/GaN超晶格，第二梯度的InGaN阱层的厚度为2.5～3nm，第二梯度的GaN垒层的厚度为3～5nm，Si掺杂浓度2×1018-3×1018cm-3；第三梯度为4～6周期u型InGaN/GaN超晶格，第三梯度的InGaN阱层厚度为2.5～3nm，第三梯度的GaN垒层厚度为5～6.5nm。
优选地，所述电子阻挡层为5～10周期p型AlyGa1-yN/GaN，其中AlyGa1-yN的厚度为1～2nm，GaN的厚度为1～2nm；Mg掺杂浓度为1017～1018cm-3，Al组分含量y满足0.05≤y≤0.2。
优选地，所述高温p型GaN层的厚度为100～200nm，Mg掺杂浓度为1017～1018cm-3。
优选地，所述接触层为p型InGaN接触层，所述接触层的厚度为2～3nm，Mg掺杂浓度:1×1018cm-3～1×1019cm-3。
本发明还保护上述高亮度发光二极管的制备方法，所述制备方法包括如下步骤：
S1.在氢气和氨气混合气氛中，温度950～1000℃条件下，对AlN/PSS复合衬底(101)进行表面活化处理；
S2.通入氨气，在AlN/PSS复合衬底(101)上生长u型GaN合并层；
S3.在氢气和氨气混合气氛中，在u型GaN合并层上生长n型GaN层，生长温度为1050～1080℃，压力为100～150torr，V族源/III族源摩尔比为1300；
S4.在氮气氛围中，在n型GaN层上生长低温GaN V-pits层，生长温度为780～860℃，压力为300-350torr，V族源/III族源摩尔比为5000～10000；
S5.在氮气氛围中，在低温GaN V-pits层上生长有源区，压力为300～350torr，V族源/III族源摩尔比为5000～10000；
S6.在氮气氛围中，在有源区上生长电子阻挡层，压力为100～300torr，V族源/III族源摩尔比为5000～10000；
S7.在氢气氛围中，在电子阻挡层上生长高温p型GaN层，生长温度为950～1050℃，压力为100～150torr，V族源/III族源摩尔比为2000～5000；
S8.在氢气氛围中，在高温p型GaN层上生长接触层p-InGaN，生长温度为650～750℃，压力为300～350torr，V族源/III族源摩尔比为5000～10000；即制得所述高亮度发光二极管。
优选地，步骤S1～S8在金属有机化合物气相外延反应室中进行。
优选地，步骤S1.中反应室压力100torr，处理5～10分钟。
与现有技术相比，本发明的有益效果是：
本发明通过采用AlN/PSS复合衬底有效降低外延材料中的位错密度，优化设计V-pits层有效屏蔽位错，在此基础上设计新型有源区结构，有效提高复合发光效率。
本发明的高亮度发光二极管包括新型结构的u-GaN合并层，以及V-pits层和有源区，能够有效提高外延层晶体质量，有效缓解有源区应力，并改善水平方向电流扩展，进而实现提高发光二极管发光效率的目的，制得的发光二极管亮度高。
附图说明
图1为本发明的基于AIN/PSS复合衬底的高亮度发光二极管的结构示意图。
图2为本发明实施例1(LED2)～实施例2(LED3)与对比例1(LED1)的发光二极管的光功率对比图。
具体实施方式
下面结合具体实施方式对本发明作进一步的说明。
实施例中的原料均可通过市售得到；
本申请的实施例制备过程使用Aixtron公司，紧耦合垂直反应室MOCVD生长系统。生长过程中使用三甲基镓(TMGa)、三甲基铟(TMIn)和三甲基铝(TMAl)作为III族源，氨气(NH3)作为V族源，硅烷(SiH4)作为n型掺杂源，二茂镁(Cp2Mg)作为p型掺杂源。
除非特别说明，本发明采用的试剂、方法和设备为本技术领域常规试剂、方法和设备。
实施例1
一种基于AIN/PSS复合衬底的高亮度发光二极管，如图1所示，包括从下到上依次层叠设置的AlN/PSS复合衬底101、u型GaN合并层102、n型GaN层103、低温GaN V-pits层104、有源区105、电子阻挡层106、高温p型GaN层107和接触层108。
该高亮度发光二极管通过如下制备步骤制备得到：
S1.在氢气和氨气混合气氛中，温度950～1000℃条件下，对AlN/PSS复合衬底进行表面活化处理；反应室压力100torr，处理5～10分钟。
S2.通入氨气，在AlN/PSS复合衬底(101)上生长u型GaN合并层；
u型GaN合并层包括从下到上依次层叠设置的第一u型GaN层、第二u型GaN和第三u型GaN；第一u型GaN层的厚度为0.8μm，生长温度为1010℃，反应室压力为200torr，V族源/III族源摩尔比为1000；第二u型GaN层的厚度为0.8μm，生长温度为1020℃，反应室压力为100torr，V族源/III族源摩尔比为1300；第三u型GaN层的厚度为0.8μm，生长温度为1050℃，反应室压力为75torr，V族源/III族源摩尔比为1300。
S3.在氢气和氨气混合气氛中，在u型GaN合并层上生长n型GaN层，n型GaN层的厚度为2μm，生长温度为1050℃，压力为100torr，V族源/III族源摩尔比为1300。
S4.在氮气氛围中，在n型GaN层上生长低温GaN V-pits层，生长温度为780℃，压力为300torr，V族源/III族源摩尔比为5000；
低温GaN V-pits层包括从下到上依次层叠设置的第一u-GaN层、n--GaN层、第二u-GaN层和n+-GaN层；其中，第一u-GaN层的厚度为80nm；n--GaN层的厚度为70nm，Si掺杂浓度5×1017cm-3；第二u-GaN层的厚度为80nm；n+-GaN层的厚度为90nm，Si掺杂浓度3×1018cm-3。
S5.在氮气氛围中，在低温GaN V-pits层上生长有源区，压力为300torr，V族源/III族源摩尔比为5000；
有源区为三梯度InGaN/GaN超晶格结构，包括从下到上依次层叠设置的第一梯度、第二梯度和第三梯度；其中，第一梯度为10周期u型InGaN/GaN超晶格，第一梯度的InGaN阱层的厚度为1nm，第一梯度的GaN垒层的厚度为1.5nm；第二梯度为2周期n型InGaN/GaN超晶格，第二梯度的InGaN阱层的厚度为2.5nm，第二梯度的GaN垒层的厚度为3nm，Si掺杂浓度2×1018cm-3；第三梯度为4周期u型InGaN/GaN超晶格，第三梯度的InGaN阱层厚度为2.5nm，第三梯度的GaN垒层厚度为5nm。
S6.在氮气氛围中，在有源区上生长电子阻挡层，压力为100torr，V族源/III族源摩尔比为5000；
电子阻挡层为5周期p型AlyGa1-yN/GaN，其中AlyGa1-yN的厚度为1nm，GaN的厚度为1nm；Mg掺杂浓度为1017cm-3，Al组分含量y＝0.05。
S7.在氢气氛围中，在电子阻挡层上生长高温p型GaN层，生长温度为950℃，压力为100torr，V族源/III族源摩尔比为2000；
高温p型GaN层的厚度为100nm，Mg掺杂浓度为1017cm-3。
S8.在氢气氛围中，在高温p型GaN层上生长接触层，生长温度为650～750℃，压力为300torr，V族源/III族源摩尔比为5000；接触层为p型InGaN接触层，接触层的厚度为2nm，Mg掺杂浓度为1×1018cm-3；
外延生长结束后，将反应室的温度降至700～750℃，采用纯氮气气氛进行退火处理5～20min，然后降至室温，结束生长，即制得高亮度发光二极管。
实施例2
本实施例为本发明的基于AIN/PSS复合衬底的高亮度发光二极管的第二实施例，如图1所示，包括从下到上依次层叠设置的AlN/PSS复合衬底101、u型GaN合并层102、n型GaN层103、低温GaN V-pits层104、有源区105、电子阻挡层106、高温p型GaN层107和接触层108。
该高亮度发光二极管通过如下制备步骤制备得到：
S1.在氢气和氨气混合气氛中，温度950～1000℃条件下，对AlN/PSS复合衬底进行表面活化处理；反应室压力100torr，处理5～10分钟。
S2.通入氨气，在AlN/PSS复合衬底(101)上生长u型GaN合并层；
u型GaN合并层包括从下到上依次层叠设置的第一u型GaN层、第二u型GaN和第三u型GaN；第一u型GaN层的厚度为1μm，生长温度为1020℃，反应室压力为300torr，V族源/III族源摩尔比为1200；第二u型GaN层的厚度为1μm，生长温度为1030℃，反应室压力为150torr，V族源/III族源摩尔比为1500；第三u型GaN层的厚度为1μm，生长温度为1080℃，反应室压力为100torr，V族源/III族源摩尔比为1500。
S3.在氢气和氨气混合气氛中，在u型GaN合并层上生长n型GaN层，n型GaN层的厚度为3μm，生长温度为1080℃，压力为150torr，V族源/III族源摩尔比为1500。
S4.在氮气氛围中，在n型GaN层上生长低温GaN V-pits层，生长温度为860℃，压力为350torr，V族源/III族源摩尔比为10000；
低温GaN V-pits层包括从下到上依次层叠设置的第一u-GaN层、n--GaN层、第二u-GaN层和n+-GaN层；其中，第一u-GaN层的厚度为90nm；n--GaN层的厚度为80nm，Si掺杂浓度8×1017cm-3；第二u-GaN层的厚度为90nm；n+-GaN层的厚度为100nm，Si掺杂浓度8×1018cm-3。
S5.在氮气氛围中，在低温GaN V-pits层上生长有源区，压力为300torr，V族源/III族源摩尔比为10000；
有源区为三梯度InGaN/GaN超晶格结构，包括从下到上依次层叠设置的第一梯度、第二梯度和第三梯度；其中，第一梯度为20周期u型InGaN/GaN超晶格，第一梯度的InGaN阱层的厚度为1.5nm，第一梯度的GaN垒层的厚度为2nm；第二梯度为3周期n型InGaN/GaN超晶格，第二梯度的InGaN阱层的厚度为3nm，第二梯度的GaN垒层的厚度为5nm，Si掺杂浓度3×1018cm-3；第三梯度为6周期u型InGaN/GaN超晶格，第三梯度的InGaN阱层厚度为3.5nm，第三梯度的GaN垒层厚度为6.5nm。
S6.在氮气氛围中，在有源区上生长电子阻挡层，压力为300torr，V族源/III族源摩尔比为10000；
电子阻挡层为10周期p型AlyGa1-yN/GaN，其中AlyGa1-yN的厚度为2nm，GaN的厚度为2nm；Mg掺杂浓度为1×1018cm-3，Al组分含量y＝0.2。
S7.在氢气氛围中，在电子阻挡层上生长高温p型GaN层，生长温度为1050℃，压力为100torr，V族源/III族源摩尔比为5000；
高温p型GaN层的厚度为200nm，Mg掺杂浓度为1×1018cm-3。
S8.在氢气氛围中，在高温p型GaN层上生长接触层，生长温度为650～750℃，压力为300torr，V族源/III族源摩尔比为10000；接触层为p型InGaN接触层，接触层的厚度为3nm，Mg掺杂浓度为1×1019cm-3；
外延生长结束后，将反应室的温度降至700～750℃，采用纯氮气气氛进行退火处理5～20min，然后降至室温，结束生长，即制得高亮度发光二极管。
对比例1
对比例LED结构包括从下到上依次层叠设置的AlN/PSS复合衬底、u型GaN合并层、n型GaN层、有源区、电子阻挡层、高温p型GaN层和接触层。相对于实施例1和2，对比例结构中无V-pits层，同时对比例有源区采用常规的6个周期InGaN/GaN多量子阱结构。其他参数和实施例相同。
表征与性能测试
LED光功率测试：
LED晶圆测试仪，测试工作电流，光功率。通过改变LED注入电流：0mA增大到200mA，在此过程中测试LED的光功率。
测试结果
本发明实施例1～2及对比例1的高亮度发光二极管的LED光功率如图2所示，如图2所示，在150mA注入电流下，实施例1～2的LED光功率相对比对比例1的传统LED结构分别提高68％和80％。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (7)

1.一种基于AIN/PSS复合衬底的高亮度发光二极管，其特征在于，包括从下到上依次层叠设置的AlN/PSS复合衬底(101)、u型GaN合并层(102)、n型GaN层(103)、低温GaN V-pits层(104)、有源区(105)、电子阻挡层(106)、高温p型GaN层(107)和接触层(108)；
所述u型GaN合并层(102)包括从下到上依次层叠设置的第一u型GaN层、第二u型GaN和第三u型GaN；所述第一u型GaN层的厚度为0.8～1μm，生长温度为1010～1020℃，反应室压力为200～300torr，V族源/III族源摩尔比为1000-1200；所述第二u型GaN层的厚度为0.8～1μm，生长温度为1020～1030℃，反应室压力为100～150torr，V族源/III族源摩尔比为1300～1500；所述第三u型GaN层的厚度为0.8～1μm，生长温度为1050～1080℃，反应室压力为75～100torr，V族源/III族源摩尔比为1300～1500。
2.根据权利要求1所述的高亮度发光二极管，其特征在于，所述低温GaN V-pits层(104)包括从下到上依次层叠设置的第一u-GaN层、n--GaN层、第二u-GaN层和n+-GaN层；其中，第一u-GaN层的厚度为80～90nm；n--GaN层的厚度为70～80nm，Si掺杂浓度5×1017～8×1017cm-3；第二u-GaN层的厚度为80～90nm；n+-GaN层的厚度为90～100nm，Si掺杂浓度3×1018～8×1018cm-3。
3.根据权利要求2所述的高亮度发光二极管，其特征在于，所述有源区(105)为三梯度InGaN/GaN超晶格结构，包括从下到上依次层叠设置的第一梯度、第二梯度和第三梯度；其中，第一梯度为10～20周期u型InGaN/GaN超晶格，第一梯度的InGaN阱层的厚度为1～1.5nm，第一梯度的GaN垒层的厚度为1.5～2nm；第二梯度为2～3周期n型InGaN/GaN超晶格，第二梯度的InGaN阱层的厚度为2.5～3nm，第二梯度的GaN垒层的厚度为3～5nm，Si掺杂浓度2×1018～3×1018cm-3；第三梯度为4～6周期u型InGaN/GaN超晶格，第三梯度的InGaN阱层厚度为2.5～3.5nm，第三梯度的GaN垒层厚度为5～6.5nm。
4.根据权利要求3所述的高亮度发光二极管，其特征在于，所述电子阻挡层(106)为5～10周期p型AlyGa1-yN/GaN，其中AlyGa1-yN的厚度为1～2nm，GaN的厚度为1～2nm；Mg掺杂浓度为1017～1018cm-3，Al组分含量y满足0.05≤y≤0.2。
5.根据权利要求4所述的高亮度发光二极管，其特征在于，所述高温p型GaN层(107)的厚度为100～200nm，Mg掺杂浓度为1017～1018cm-3。
6.根据权利要求5所述的高亮度发光二极管，其特征在于，所述接触层(108)为p型InGaN接触层，所述接触层的厚度为2～3nm，Mg掺杂浓度：1×1018cm-3～1×1019cm-3。
7.权利要求6所述高亮度发光二极管的制备方法，其特征在于，包括如下步骤：
S1.在氢气和氨气混合气氛中，温度950～1000℃条件下，对AlN/PSS复合衬底(101)进行表面活化处理；
S2.通入氨气，在AlN/PSS复合衬底(101)上生长u型GaN合并层(102)；
S3.在氢气和氨气混合气氛中，在u型GaN合并层(102)上生长n型GaN层(103)，生长温度为1050～1080℃，压力为100～150torr，V族源/III族源摩尔比为1300～1500；
S4.在氮气氛围中，在n型GaN层(103)上生长低温GaN V-pits层(104)，生长温度为780～860℃，压力为300～350torr，V族源/III族源摩尔比为5000～10000；
S5.在氮气氛围中，在低温GaN V-pits层(104)上生长有源区(105)，压力为300～350torr，V族源/III族源摩尔比为5000～10000；
S6.在氮气氛围中，在有源区(105)上生长电子阻挡层(106)，压力为100～300torr，V族源/III族源摩尔比为5000～10000；
S7.在氢气氛围中，在电子阻挡层(106)上生长高温p型GaN层(107)，生长温度为950～1050℃，压力为100～150torr，V族源/III族源摩尔比为2000～5000；
S8.在氢气氛围中，在高温p型GaN层(107)上生长接触层P-InGaN(108)，生长温度为650～750℃，压力为300～350torr，V族源/III族源摩尔比为5000～10000；即制得所述高亮度发光二极管。
CN201910942692.4A 2019-09-30 2019-09-30 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法 Active CN110729383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910942692.4A CN110729383B (zh) 2019-09-30 2019-09-30 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910942692.4A CN110729383B (zh) 2019-09-30 2019-09-30 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN110729383A true CN110729383A (zh) 2020-01-24
CN110729383B CN110729383B (zh) 2020-09-11

Family

ID=69218722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910942692.4A Active CN110729383B (zh) 2019-09-30 2019-09-30 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN110729383B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107256A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片
CN103413871A (zh) * 2013-08-13 2013-11-27 湘能华磊光电股份有限公司 Led外延的生长方法以及通过此方法获得的led芯片
CN106299048A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种低位错密度和残余应力的led外延结构
CN106910801A (zh) * 2017-02-17 2017-06-30 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN107359227A (zh) * 2017-06-30 2017-11-17 华灿光电(苏州）有限公司 一种发光二极管及其制造方法
CN107799632A (zh) * 2017-09-12 2018-03-13 合肥惠科金扬科技有限公司 一种提高led外延层结晶质量的方法
US20180254377A1 (en) * 2014-11-18 2018-09-06 Cree, Inc. Group iii nitride based led structures including multiple quantum wells with barrier-well unit interface layers
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107256A (zh) * 2012-12-21 2013-05-15 湘能华磊光电股份有限公司 一种led外延片
CN103413871A (zh) * 2013-08-13 2013-11-27 湘能华磊光电股份有限公司 Led外延的生长方法以及通过此方法获得的led芯片
US20180254377A1 (en) * 2014-11-18 2018-09-06 Cree, Inc. Group iii nitride based led structures including multiple quantum wells with barrier-well unit interface layers
CN106299048A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种低位错密度和残余应力的led外延结构
CN106910801A (zh) * 2017-02-17 2017-06-30 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN107359227A (zh) * 2017-06-30 2017-11-17 华灿光电(苏州）有限公司 一种发光二极管及其制造方法
CN107799632A (zh) * 2017-09-12 2018-03-13 合肥惠科金扬科技有限公司 一种提高led外延层结晶质量的方法
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法

Also Published As

Publication number Publication date
CN110729383B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
KR100998540B1 (ko) Ｉｉｉ족 질화물계 반도체 발광 소자
CN104409587B (zh) 一种InGaN基蓝绿光发光二极管外延结构及生长方法
KR101238459B1 (ko) 질화물 반도체 발광 소자
CN101488550A (zh) 高In组分多InGaN/GaN量子阱结构的LED的制造方法
CN103824909A (zh) 一种提高GaN基LED发光亮度的外延方法
CN102664145A (zh) 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN103824912A (zh) 一种改善GaN基LED反向漏电的外延生长方法
CN111725371B (zh) 一种led外延底层结构及其生长方法
CN103337571A (zh) 改善GaN基外延片内波长集中度的外延结构及生长方法
CN103872204A (zh) 一种具有循环结构的p型插入层及生长方法
CN218351492U (zh) 外延片及发光二极管
CN216450669U (zh) 外延片及半导体发光器件
CN114373838B (zh) 带量子垒层硅掺杂结构的led外延片、生长方法及其制造方法
CN114220891B (zh) 半导体器件的外延片及其制作方法和应用
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN110729383B (zh) 一种基于AlN/PSS复合衬底的高亮度发光二极管及其制备方法
CN114464709A (zh) 一种led外延片、外延生长方法及led芯片
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
KR20090030652A (ko) 질화물계 발광소자
CN107910411B (zh) 发光二极管及其制备方法
KR101198759B1 (ko) 질화물계 발광 소자
KR100881053B1 (ko) 질화물계 발광소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant