一种像素电路及显示装置
技术领域
本发明涉及显示面板技术领域,尤其涉及一种像素电路及显示装置。
背景技术
有机电致发光器件(OLED)是将电能直接转换成光能的全固体器件,因其具有薄而轻、高对比度、快速响应、宽视角、宽工作温度范围等优点而引起业内的极大关注,被认为是新一代显示器件。要真正实现其大规模产业化,必须提高器件的发光效率和稳定性,设计有效的像素电路。
现有的像素电路通常分为电压型像素电路和电流型像素电路,对于电流型像素电路来说,其能够有效补偿驱动晶体管的阈值电压漂移和沟道迁移率,但是电流型像素电路存在驱动晶体管的栅极电压建立时间过慢的问题,导致在一行像素的微秒级的扫描时间内,驱动晶体管的栅极电压不能快速跟随数据电流信号,这会影响像素电路中发光器件的工作电流的建立。
发明内容
本发明解决的技术问题是如何在电流型像素电路中快速建立用于生成发光器件的工作电流的电压。
为解决上述技术问题,本发明实施例提供一种像素电路,包括:像素单元,所述像素单元包括:工作电流生成模块,具有栅极电压端和漏极电压端,所述工作电流生成模块适于根据所述栅极电压端的电压生成工作电流;发光控制模块,与所述工作电流生成模块串联,所述发光控制模块适于根据发光控制信号控制是否将所述工作电流提供至发光器件;驱动控制电路,所述驱动控制电路包括:反馈模块,接收第一输入电压和数据电流,所述反馈模块适于提供所述栅极电压端和漏极电压端之间的反馈回路;数据电流模块,适于提供所述数据电流。
可选的,所述数据电流模块连接数据电压端,所述数据电流模块适于根据所述数据电压端的电压生成所述数据电流,或者,所述数据电流模块从外部接收所述数据电流并将其提供给所述反馈模块。
可选的,所述数据电流模块包括运算放大器和电阻,所述运算放大器的第一输入端连接所述数据电压端,所述运算放大器的第二输入端与所述运算放大器的输出端连接,所述运算放大器的输出端与所述电阻的第一端连接,所述电阻的第二端与所述漏极电压端连接。
可选的,所述像素电路还包括亮度调节模块,所述亮度调节模块适于比较所述漏极电压端的电压与预设电压,并输出补偿控制信号,所述补偿控制信号控制所述数据电压端接收不同的数据电压。
可选的,所述亮度调节模块包括:比较器,所述比较器的第一输入端接收所述预设电压,所述比较器的第二输入端连接所述漏极电压端,所述比较器的输出端输出所述补偿控制信号;选通开关,其第一输入端接收第一数据电压,其第二输入端接收第二数据电压,其输出端连接所述数据电压端,其控制端接收所述补偿控制信号。
可选的,所述工作电流生成模块包括:驱动模块,所述驱动模块的控制端经由第一选通模块连接所述栅极电压端,适于根据所述控制端的电压生成工作电流,所述第一选通模块在第一选通控制信号的控制下导通或关断;第二选通模块,所述驱动模块的输出端经由所述第二选通模块连接所述漏极电压端,所述第二选通模块在第二选通控制信号的控制下导通或关断;电压保持模块,所述电压保持模块用于在所述第一选通模块关断时保持所述驱动模块的控制端的电压。
可选的,所述驱动模块包括第一晶体管,所述第一晶体管的源极与供电电源连接,所述第一晶体管的栅极为所述驱动模块的控制端,所述第一晶体管的漏极为所述驱动模块的输出端。
可选的,所述第一选通模块包括第二晶体管,所述第二晶体管的栅极接收所述第一选通控制信号,所述第二晶体管的源极与所述驱动模块的控制端连接,所述第二晶体管的漏极与所述栅极电压端连接。
可选的,所述第二选通模块包括第三晶体管,所述第三晶体管的栅极接收所述第二选通控制信号,所述第三晶体管的漏极与所述漏极电压端连接,所述第三晶体管的源极与所述驱动模块的输出端连接。
可选的,所述电压保持模块包括电容,所述电容的第一极板与所述驱动模块的控制端连接,所述电容的第二极板连接参考电压端。
可选的,所述像素电路还包括亮度调节模块,所述亮度调节模块适于比较所述漏极电压端的电压与预设电压,并输出补偿控制信号,所述补偿控制信号控制所述参考电压端接收不同的参考电压。
可选的,所述亮度调节模块包括:比较器,所述比较器的第一输入端接收所述预设电压,所述比较器的第二输入端连接所述漏极电压端,所述比较器的输出端输出所述补偿控制信号;选通开关,其第一输入端接收第一参考电压,其第二输入端接收第二参考电压,其输出端连接所述参考电压端,其控制端接收所述补偿控制信号。
可选的,所述发光控制模块包括第四晶体管,所述第四晶体管的栅极接收所述发光控制信号,所述第四晶体管的漏极与所述工作电流生成模块的输出端连接,所述第四晶体管的源极与所述发光器件连接。
可选的,所述反馈模块包括电压缓冲器,所述电压缓冲器的第一输入端连接所述漏极电压端并连接所述数据电流模块的输出端,所述电压缓冲器的第二输入端接收第一输入电压,所述电压缓冲器的输出端连接所述栅极电压端。
可选的,所述像素电路还包括:第五晶体管,所述第五晶体管的栅极接收复位控制信号,所述第五晶体管的源极接收复位电压,所述第五晶体管的漏极连接所述漏极电压端。
为解决上述技术问题,本发明实施例还公开了一种显示装置,其包括前述的像素电路。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明技术方案的像素电路包括像素单元,像素单元包括:工作电流生成模块,具有栅极电压端和漏极电压端,所述工作电流生成模块适于根据所述栅极电压端的电压生成工作电流;发光控制模块,与所述工作电流生成模块串联,所述发光控制模块适于根据发光控制信号控制是否将所述工作电流提供至发光器件;所述像素电路还包括驱动控制电路,所述驱动控制电路包括:反馈模块,接收第一输入电压和数据电流,所述反馈模块适于提供所述栅极电压端和漏极电压端之间的反馈回路;数据电流模块,适于提供所述数据电流。由此,在不付出很大直流电流代价的情况下,可以通过反馈回路快速并建立栅极电压端的电压。
进一步,本发明技术方案的像素电路还包括亮度调节模块,所述亮度调节模块适于比较所述漏极电压端的电压与预设电压,并输出补偿控制信号,所述补偿控制信号控制所述数据电压端接收不同的数据电压,或者控制所述参考电压端接收不同的参考电压。由此,可以及时对工作电流进行补偿,以避免或减小因发光器件老化而引起的亮度变暗的问题。
进一步,本发明技术方案的像素电路还包括第五晶体管,所述第五晶体管的栅极接收复位控制信号,所述第五晶体管的源极接收复位电压,所述第五晶体管的漏极连接所述漏极电压端。由此,可以在上一帧信号显示结束后对像素电路的相关器件进行复位,有效降低了上一帧信号对下一帧信号的影响。
进一步,本发明技术方案的像素电路还包括数据电流模块,所述数据电流模块包括运算放大器和电阻,所述运算放大器的第一输入端连接所述数据电压端,所述运算放大器的第二输入端与所述运算放大器的输出端连接,所述运算放大器的输出端与所述电阻的第一端连接,所述电阻的第二端与所述漏极电压端连接。由此,通过运算放大器接收数据电压,并通过运算放大器的负反馈环减少数据电压抖动的影响,从而可以使得输出的数据电流更加稳定。
附图说明
图1是现有技术中一种像素电路的结构示意图;
图2是现有技术中一种像素电路的工作时序图;
图3是本发明实施例一种像素电路的结构示意图;
图4是本发明实施例一种像素电路的工作时序图;
图5是本发明实施例另一种像素电路的结构示意图;
图6是本发明实施例又一种像素电路的结构示意图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对现有技术以及本发明的具体实施例做详细的说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明的保护范围。
图1是现有技术中的一种像素电路的结构示意图。图2是现有技术中的一种像素电路的工作时序图。
请参考图1、图2,现有技术中的像素电路包括第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4、电容Cst以及发光器件OLED,其中,第一晶体管P1的源极连接供电电源ELVDD,第一晶体管P1的漏极连接第四晶体管P4的漏极,第四晶体管P4的源极连接发光器件OLED的阳极,发光器件OLED的阴极接地ELVSS,电容Cst的第一极板与第一晶体管P1的栅极连接,电容Cst的第二极板与参考电压端REF连接。
在复位阶段,发光器件OLED的阳极以及第一晶体管P1的栅极接收复位电压(未图示),完成对发光器件OLED以及第一晶体管P1的复位,以消除上一帧信号对下一帧信号的影响。
在写数据阶段,设置选通控制信号WS为低电平,发光控制信号EMIT为高电平。栅极电压端g’接收数据电流I_DATA,第一晶体管P1的栅极通过第二晶体管P2连接栅极电压端g’。此时,由于第二晶体管P2、第三晶体管P3导通,第四晶体管P4关断,第一晶体管P1的栅极电压Vg与栅极电压端g’的电压Vg’相等,漏极电压端d’的电压Vd’与第一晶体管P1的漏极电压Vd相等,栅极电压端g’和漏极电压端d’连接在一起,则第一晶体管P1的连接方式等同于二极管的连接方式。如果时间充足,则电流I_DATA将会把栅极电压端g’的电压Vg’下拉到与所述数据电流I_DATA对应的电压,也就是说,第一晶体管P1的栅极电压Vg也被下拉到与所述数据电流I_DATA对应的电压。
随后,设置选通控制信号WS为低电平,第二晶体管P2关断,所述第一晶体管P1的栅极电压Vg由电容Cst保持。
在发光阶段,设置选通控制信号WS为高电平,发光控制信号EMIT为低电平,则所述第二晶体管P2、第三晶体管P3关断,第四晶体管P4导通,由电容Cst保持的所述第一晶体管P1的栅极电压Vg所对应的工作电流流向发光器件OLED,发光器件OLED发光。
在写数据阶段中,由于一行像素只有微秒级的扫描时间,也就是说,在每次写入数据时,第二晶体管P2、第三晶体管P3的开通时间也只有数微秒,在这数微秒的工作时间内,数据电流I_DATA无法完全将栅极电压端g’的电压Vg’下拉到与所述数据电流I_DATA对应的电压,也无法将第一晶体管P1的栅极电压Vg下拉到与所述数据电流I_DATA对应的电压,这就导致在后续的发光阶段中,发光器件OLED的亮度并不是数据电流I_DATA所对应的亮度。
本发明技术方案在像素电路中设置反馈模块,所述反馈模块适于提供所述栅极电压端和漏极电压端之间的反馈回路,可以实现在不付出很大直流电流代价的情况下,通过反馈回路将栅极电压端的电压下拉到与所述数据电流对应的电压值,快速并分开建立栅极电压端的电压以及发光器件的电压。
图3是本发明实施例一种像素电路的结构示意图。
参考图3,所述像素电路可以包括像素单元,所述像素单元可以包括:工作电流生成模块1,具有栅极电压端g’和漏极电压端d’,所述工作电流生成模块1适于根据所述栅极电压端g’的电压Vg’生成工作电流;发光控制模块2,与所述工作电流生成模块1串联,所述发光控制模块2适于根据发光控制信号EMIT控制是否将所述工作电流提供至发光器件OLED。
所述像素电路还可以包括驱动控制电路,所述驱动控制电路可以包括:反馈模块3,接收第一输入电压VINT1和数据电流I_DATA,所述反馈模块3适于提供所述栅极电压端g’和漏极电压端d’之间的反馈回路;数据电流模块4,所述数据电流模块4适于提供所述数据电流I_DATA。
进一步地,所述栅极电压端g’和漏极电压端d’可以是像素单元与整个像素电路中其他部件进行信号交互的连接端口。
在一个非限制性的例子中,所述数据电流模块4可以从外部接收所述数据电流I_DATA并将其提供给所述反馈模块3。所述数据电流模块4可以对外部直接提供的数据电流I_DATA进行滤波,以减少数据电流I_DATA中的电流纹波。
在另一个非限制性的例子中,所述数据电流模块4可以连接数据电压端s’,所述数据电流模块4可以根据所述数据电压端s’的电压生成所述数据电流I_DATA。之后,本申请都将以数据电流模块4根据所述数据电压端s’的电压生成所述数据电流I_DATA为例进行详细说明。
更进一步地,所述数据电流模块4可以包括运算放大器401和电阻R,所述运算放大器401的第一输入端连接所述数据电压端s’,并通过所述数据电压端s’接收数据电压V_DATA,所述运算放大器401的第二输入端与所述运算放大器401的输出端连接,所述运算放大器401的输出端与所述电阻R的第一端连接,所述电阻R的第二端与所述漏极电压端d’连接。
具体地,所述运算放大器401的第一输入端可以为正输入端,所述运算放大器401的第二输入端可以为负输入端;所述电阻R可以为固定电阻或可变电阻,其阻值大小可以根据具体应用场合来进行设置。
具体地,所述发光控制信号EMIT可以是电平信号,例如:发光控制信号EMIT为低电平时,可以控制发光控制模块2导通;发光控制信号EMIT为高电平时,可以控制发光控制模块2关断。
具体地,所述发光器件OLED可以是发光二极管。所述发光二极管的阳极可以与发光控制模块2连接,所述发光二极管的阴极可以接地ELVSS。
更具体地,所述发光二极管可以是有机电致发光二极管。
需要说明的是,本发明实施例的像素电路可以用于为各种发光器件供电,本发明实施例对发光器件OLED的类型不做限制。
进一步地,所述工作电流生成模块1可以包括:驱动模块103,所述驱动模块103的控制端经由第一选通模块102连接所述栅极电压端g’,适于根据所述控制端的电压生成工作电流,所述第一选通模块102在第一选通控制信号WS1的控制下导通或关断;第二选通模块104,所述驱动模块103的输出端经由所述第二选通模块104连接所述漏极电压端d’,所述第二选通模块104在第二选通控制信号WS2的控制下导通或关断;电压保持模块101,所述电压保持模块101用于在所述第一选通模块102关断时保持所述驱动模块103的控制端的电压。
进一步地,所述驱动模块103可以包括第一晶体管P1,所述第一晶体管P1的源极可以与供电电源ELVDD连接,所述第一晶体管P1的栅极可以作为所述驱动模块103的控制端,所述第一晶体管P1的漏极可以作为所述驱动模块103的输出端。
更进一步地,所述第一选通模块102可以包括第二晶体管P2,所述第二晶体管P2的栅极接收所述第一选通控制信号WS1,所述第二晶体管P2的源极与所述驱动模块103的控制端连接,所述第二晶体管P2的漏极与所述栅极电压端g’连接。所述第二选通模块104可以包括第三晶体管P3,所述第三晶体管P3的栅极可以接收所述第二选通控制信号WS2,所述第三晶体管P3的漏极与所述漏极电压端d’连接,所述第三晶体管P3的源极与所述驱动模块103的输出端连接。
具体地,所述第一选通控制信号WS1和第二选通控制信号WS2可以是电平信号,例如:第一选通控制信号WS1和/或第二选通控制信号WS2为低电平时,可以控制第二晶体管P2和/或第三晶体管P3导通;第一选通控制信号WS1和/或第二选通控制信号WS2为高电平时,可以控制第二晶体管P2和/或第三晶体管P3关断。
进一步地,所述电压保持模块101可以包括电容Cst,所述电容Cst的第一极板与所述驱动模块103的控制端连接,所述电容Cst的第二极板连接参考电压端REF。在所述驱动模块103的控制端电压建立完成之后,所述电容Cst用于保持所述驱动模块103的控制端电压。
更进一步地,所述参考电压端REF接收的参考电压VREF可以是直流(DC)电压也可以是交流(AC)电压。
进一步地,所述发光控制模块2可以包括第四晶体管P4,所述第四晶体管P4的栅极接收所述发光控制信号EMIT,所述第四晶体管P4的漏极与所述工作电流生成模块1的输出端连接,所述第四晶体管P4的源极与所述发光器件OLED连接。具体地,所述工作电流生成模块1的输出端就是输出工作电流的端口。
具体地,所述发光控制信号EMIT可以是电平信号,例如:发光控制信号EMIT为低电平时,可以控制第四晶体管P4导通;发光控制信号EMIT为高电平时,可以控制第四晶体管P4关断。
进一步地,所述反馈模块3可以包括电压缓冲器301,所述电压缓冲器301的第一输入端连接所述漏极电压端d’并连接所述数据电流模块4的输出端,所述电压缓冲器301的第二输入端接收第一输入电压VINT1,所述电压缓冲器301的输出端连接所述栅极电压端g’。
进一步地,所述电压缓冲器301可以为第一运算放大器。相应地,所述电压缓冲器301的第一输入端可以为第一运算放大器的正输入端,所述电压缓冲器301的第二输入端可以为第一运算放大器的负输入端。
进一步地,所述像素电路还可以包括第五晶体管P5,所述第五晶体管P5的栅极接收复位控制信号CT,所述第五晶体管P5的源极接收复位电压Vf,所述第五晶体管P5的漏极连接所述漏极电压端d’。
具体地,所述复位控制信号CT可以是电平信号,例如:复位控制信号CT为低电平时,可以控制第五晶体管P5导通;复位控制信号CT为高电平时,可以控制第五晶体管P5关断。
进一步地,所述复位电压Vf可以小于发光器件OLED的开启电压,从而保证发光器件OLED在复位阶段不会被误开启。
所述像素电路的工作阶段可以包括三个主要阶段,请参见图3和图4,其中,图4是本发明实施例的一种像素电路的工作时序图。
在复位阶段,设置第一选通控制信号WS1为低电平,第二选通控制信号WS2为低电平,发光控制信号EMIT为低电平,复位控制信号CT为低电平,电压缓冲器301为关闭(power-off)状态,电压缓冲器301输出端的电压为高电平。
进一步地,为了实现电压缓冲器301输出端的电压在复位阶段为高电平,所述电压缓冲器301输出端可以通过开关器件与供电电源ELVDD连接或者连接其他的电源端(未图示)。
在复位阶段,第二晶体管P2、第三晶体管P3、第四晶体管P4、第五晶体管P5导通。由于第二晶体管P2导通,则第一晶体管P1的栅极电压Vg与栅极电压端g’的电压Vg’相等,且都等于电压缓冲器301的输出端的电压,由于电压缓冲器301的输出端的电压被设置为高电平,因此,栅极电压端g’的电压Vg’以及第一晶体管P1的栅极电压Vg也为高电平,即第一晶体管P1关断。由于第三晶体管P3、第五晶体管P5导通,则漏极电压端d’的电压Vd’与第一晶体管P1的漏极电压Vd相等,且都等于复位电压Vf。由于第四晶体管P4导通,发光器件的阳极电压V0也等于复位电压Vf,设置复位电压Vf小于发光器件OLED的开启电压,则发光器件OLED在复位阶段不发光。
复位操作可以消除上一帧像素的显示状态对下一帧像素的显示状态造成的影响。
在写数据阶段,设置第一选通控制信号WS1为低电平,第二选通控制信号WS2为低电平,发光控制信号EMIT为高电平,复位控制信号CT为高电平,电压缓冲器301为开通(power-on)状态,电压缓冲器301的输出端不再接收高电平信号。
在写数据阶段,第二晶体管P2、第三晶体管P3导通,第四晶体管P4关断,第五晶体管P5关断。电压缓冲器301与第一晶体管P1以及由数据电流模块4输入的数据电流I_DATA构成负反馈环路。由于负反馈环路的反馈调整,当负反馈环路运行稳定后,电压缓冲器301的正极电压和负极电压相等,且都等于负极接收的第一输入电压VINT1,即电压缓冲器301在负反馈环路运行稳定后处于虚短状态。由于第三晶体管P3导通,则漏极电压端d’的电压Vd’与第一晶体管P1的漏极电压Vd相等,且都等于电压缓冲器301的负极电压。由于第一晶体管P1的源极直接与供电电源ELVDD连接,因此,第一晶体管P1的源极电压以及第一晶体管P1的漏极电压Vd都是固定值,则第一晶体管P1的栅极电压Vg可以与数据电流I_DATA之间建立一一对应关系,数据电流I_DATA可以将原本处于高电压状态的Vg下拉到与数据电流I_DATA对应的低电压状态,此时,数据电流I_DATA对发光器件OLED亮度的控制转变为第一晶体管P1的栅极电压Vg对发光器件OLED亮度的控制。
进一步地,所述第一晶体管P1的栅极电压Vg被下拉到与数据电流I_DATA对应的低电压状态所需要的时间取决于电压缓冲器301的增益带宽积以及压摆率。所述增益带宽积是电压缓冲器301的增益与带宽的乘积,是用来衡量电压缓冲器301性能的一个参数。增益带宽积越大,则电压缓冲器301所在的反馈环路被调整至稳定状态的速度就越快,也就是第一晶体管P1的栅极电压Vg被下拉到与数据电流I_DATA对应的低电压状态所需要的时间就越短。所述压摆率是指电压缓冲器301输出电压的转换速率,是衡量电压缓冲器301在速度方便的参数,压摆率越大,则电压缓冲器301所在的反馈环路被调整至稳定状态的速度就越快,也就是第一晶体管P1的控制极电压Vg被下拉到与数据电流I_DATA对应的低电压状态所需要的时间就越短。
在具体应用时,可以通过增大电压缓冲器301的增益带宽积以及压摆率来缩短第一晶体管P1的栅极电压Vg被下拉到与数据电流I_DATA对应的低电压状态所需要的时间。
在发光阶段,设置第一选通控制信号WS1为高电平,第二选通控制信号WS2为高电平,发光控制信号EMIT为低电平,复位控制信号CT为低电平,电压缓冲器301为关闭(power-off)状态。
在发光阶段,第二晶体管P2、第三晶体管P3,第五晶体管P5关断,第四晶体管P4导通。由于第二晶体管P2关断,第一晶体管P1的栅极电压Vg被电容Cst保持。由于第四晶体管P4导通,则第一晶体管P1的栅极电压Vg所对应的工作电流便会通过第四晶体管P4流向发光器件OLED,驱动发光器件OLED发光,由于此时的Vg是与数据电流I_DATA对应的电压状态,因此,发光器件的发光亮度其实是由数据电流I_DATA决定的。
发光器件OLED工作一定时间后,发光器件OLED会发生老化现象,对于同样的工作电流来说,老化之后的发光器件OLED在同样的条件下亮度会变暗,同时其阳极电压V0会相应升高。
图5是发明实施例的另一种像素电路的结构示意图。该像素电路可以补偿发光器件OLED的亮度,在发光器件OLED老化之后及时改善亮度变暗的情况。
参见图5,在一个非限制性的实施例中,所述像素电路可以包括像素单元、驱动控制电路以及亮度调节模块5。其中,所述像素单元以及驱动控制电路的结构与工作原理可参见图3、图4中关于像素电路的描述,在此不再赘述。
所述亮度调节模块5适于比较所述漏极电压端d’的电压Vd’与预设电压VINT2,并输出补偿控制信号,所述补偿控制信号控制所述数据电压端s’接收不同的数据电压。
进一步地,所述亮度调节模块5可以包括:比较器502,所述比较器502的第一输入端接收所述预设电压VINT2,所述比较器502的第二输入端连接所述漏极电压端d’,所述比较器502的输出端输出所述补偿控制信号;选通开关501,其第一输入端接收第一数据电压V_DATA1,其第二输入端接收第二数据电压V_DATA2,其输出端连接所述数据电压端s’,其控制端接收所述补偿控制信号。其中,所述比较器502优选为滞回比较器。
进一步地,所述第一数据电压V_DATA1可以与所述第二数据电压V_DATA2不相等,例如:所述第一数据电压V_DATA1可以小于第二数据电压V_DATA2。
更进一步地,所述第一数据电压V_DATA1和所述第二数据电压V_DATA2可以是固定电压值的电压,也可以是电压值可调的电压,以适应发光器件OLED各种程度的老化情况,本领域技术人员可以根据具体需求和应用场合而适应性的设置第一数据电压V_DATA1和第二数据电压V_DATA2的电压值,本发明实施例对此不做限制。
进一步地,所述比较器502的第一输入端可以为比较器502的正输入端,所述比较器502的第二输入端可以为比较器502的负输入端。
在具体实施时,采集发光器件OLED正常发光时的阳极电压V0,将比较器502正输入端的预设电压VINT2调整为与所述发光器件OLED的阳极电压V0相等。发光器件OLED使用一段时间之后,若发光器件OLED老化,则发光器件OLED的阳极电压V0升高,发光器件OLED老化后的阳极电压通过漏极电压端d’被反馈至比较器502的负极,比较器502的输出端输出补偿控制信号。具体地,所述补偿控制信号可以为电平跳转信号。
接下来,所述选通开关501的控制端接收所述补偿控制信号,选通开关501被触发,为数据电压端s’接入较小的第一数据电压V_DATA1,所述较小的第一数据电压V_DATA1转换成较小的数据电流I_DATA,该较小的数据电流I_DATA经过反馈环路,进一步拉低栅极电压端g’的电压Vg’以及第一晶体管P1的栅极电压Vg,由于第一晶体管P1的源极与供电电源ELVDD连接,即第一晶体管P1的源极电压为恒定值,若第一晶体管P1的栅极电压Vg降低,则会导致第一晶体管P1的源极电压与栅极电压Vg之间的电压差变大,进而导致流过发光器件OLED的工作电流变大,提升发光器件OLED的亮度,从而可以弥补发光器件OLED因自身老化而产生的发光变暗。
图6是发明实施例的另一种像素电路的结构示意图。该像素电路可以补偿发光器件OLED的亮度,在发光器件OLED老化之后及时改善亮度变暗的问题。
参见图6,在另一个非限制性的实施例中,所述像素电路可以包括像素单元、驱动控制电路以及亮度调节模块5。其中,所述像素单元以及驱动控制电路的结构与工作原理可以参见对图3、图4中关于像素电路的描述,在此不再赘述。
所述亮度调节模块5适于比较所述漏极电压端d’的电压Vd’与预设电压VINT2,并输出补偿控制信号,所述补偿控制信号控制所述参考电压端REF接收不同的参考电压。
进一步地,所述亮度调节模块5可以包括:比较器502,所述比较器502的第一输入端接收所述预设电压VINT2,所述比较器502的第二输入端连接所述漏极电压端d’,所述比较器502的输出端输出所述补偿控制信号;选通开关501,其第一输入端接收第一参考电压VREF1,其第二输入端接收第二参考电压VREF2,其输出端连接所述参考电压端REF,其控制端接收所述补偿控制信号。其中,所述比较器502优选为滞回比较器。
进一步地,所述第一参考电压VREF1可以与所述第二参考电压VREF2不相等,例如,所述第一参考电压VREF1可以小于第二参考电压VREF2。
更进一步地,所述第一参考电压VREF1和所述第二参考电压VREF2可以是固定电压值的电压,也可以是电压值可调的电压,以适应发光器件OLED各种程度的老化情况,本领域技术人员可以根据具体需求和应用场合而适应性的设置第一参考电压VREF1和第二参考电压VREF2的电压值,本发明实施例对此不做限制。
进一步地,所述比较器502的第一输入端可以为比较器502的正输入端,所述比较器502的第二输入端可以为比较器502的负输入端。
在具体实施时,采集发光器件OLED正常发光时的阳极电压V0,将比较器502正极的预设电压VINT2调整为与所述阳极电压V0相等。发光器件OLED使用一段时间之后,若发光器件OLED老化,则发光器件OLED的阳极电压V0升高,老化后的发光器件OLED的阳极电压通过漏极电压端d’被反馈至比较器502的负极,比较器502的输出端输出补偿控制信号。具体地,所述补偿控制信号可以为电平跳转信号。
接下来,所述选通开关501的控制端接收所述补偿控制信号,选通开关501被触发,为参考电压端REF接入较小的第一参考电压VREF1,此时,电容Cst第二极板的电压降低,由于电荷守恒,则电容Cst第一极板的电压也相应降低。由于第一晶体管P1的栅极与电容Cst的第一极板连接,则第一晶体管P1的栅极电压Vg相应降低。由于第一晶体管P1的源极与供电电源ELVDD连接,即第一晶体管P1的源极电压为恒定值,若第一晶体管的栅极电压Vg降低,则会导致第一晶体管P1的源极电压与栅极电压Vg之间的电压差变大,进而导致流过发光器件OLED的工作电流变大,提升发光器件OLED的亮度,从而可以弥补发光器件OLED因自身老化而产生的发光变暗。
本领域技术人员应当理解,补偿发光器件OLED因自身老化而产生的发光变暗并不限于前述的改变数据电压或改变参考电压的方式,只要能够增大发光器件OLED工作电流的方式都可以实现亮度补偿,本发明实施例对此不做限制。
进一步地,本发明实施例还公开了一种显示装置,其包括前述的像素电路。进一步而言,该像素电路可以是图3、图5、图6示出的任一种像素电路,或者在图3、图5、图6的相关描述中提及的任一种像素电路。
具体地,所述显示装置可以是液晶显示器(LCD)、等离子显示器(PDP)、场致发射显示器(FED)、电致发光显示器(ECD)、电致变色显示器(ECD)、激光显示器(LPD)等。
所述显示装置利用前述的像素电路进行显示以及亮度补偿的详细过程说明可以参见上述图3-6所示实施例中的像素电路的相关描述,在此不再赘述。
需要说明的是,本申请文件中的“高电平”和“低电平”的电压值并不做具体限定,只要高电平的电压值高于低电平的电压值即可。例如,高电平的电压值能够被识别为逻辑1,而低电平的电压值能够被识别为逻辑0。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。