CN110703702A - 核电站数字化控制系统io卡件寻址装置，方法和存储介质 - Google Patents
核电站数字化控制系统io卡件寻址装置，方法和存储介质 Download PDFInfo
- Publication number
- CN110703702A CN110703702A CN201910833485.5A CN201910833485A CN110703702A CN 110703702 A CN110703702 A CN 110703702A CN 201910833485 A CN201910833485 A CN 201910833485A CN 110703702 A CN110703702 A CN 110703702A
- Authority
- CN
- China
- Prior art keywords
- address
- card
- cpu
- board
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004891 communication Methods 0.000 claims abstract description 36
- 230000006870 function Effects 0.000 claims description 35
- 102100023941 G-protein-signaling modulator 2 Human genes 0.000 claims description 9
- 101000904754 Homo sapiens G-protein-signaling modulator 2 Proteins 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 12
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 238000013508 migration Methods 0.000 description 7
- 230000005012 migration Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/4188—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by CIM planning or realisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
本发明公开了一种核电站数字化控制系统的IO卡件寻址装置、方法和存储介质，涉及数字化控制系统领域，该装置包括：设有CPU和多个卡槽的母板，卡槽设定对应的地址，每一卡槽安装有一IO板卡，CPU与每一IO板卡连接，其IO板卡中的通讯控制模块控制地址识别电路获得与其对应连接的卡槽地址以得到对应IO板卡地址，并将获得的IO板卡对应的卡槽地址锁存至存储模块内；通讯控制模块接收CPU指令以及指令目标地址，匹配指令目标地址与锁存地址，二者一致时，IO板卡执行CPU的指令。本发明能够避免发送误传送地址至其它板块地址的现象，以及具有检验功能，并提供报警。
Description
技术领域
本发明涉及数字化控制系统(DCS)，特别涉及一种核电站数字化控制系统的IO卡件寻址装置、方法和存储介质。
背景技术
DCS系统自20世纪70年代问世以来，在世界范围内被广泛应用在核电站、火电厂、化工厂等工业过程控制领域。从结构上划分，DCS主要包括控制层(LEVEL1)和监控层(LEVEL2)，控制层主要由过程控制站、I/O单元和现场仪表、就地执行设备构成，控制层是系统控制功能的主要实现部分，监控层包括操作员站和工程师站，完成系统的操作和维护。DCS的控制站作为控制系统的核心，其是一个完整的计算机系统，主要由电源、主控制器(CPU)、网络接口和I/O组成。对于重要DCS系统，其结构为冗余控制系统，当一个系列CPU失去功能，备用CPU将接管控制功能，避免系统功能整体丧失，CPU接收网络以及I/O通讯总线数据并进行逻辑计算，通过I/O通讯总线下发控制指令到就地设备。
目前国家对工业安全要求日趋严格，DCS系统的可靠稳定运行对生产效益以及工业安全都有重要意义，尤其是在核电站可靠性要求较高的场所，DCS可靠运行，控制指令的可靠下发是极为重要的。尽管DCS采用了冗余系统，但在实际运行经验中存在由于CPU寻址错误导致控制指令下发错误的问题，此类问题可能造成系统误动、拒动，对系统安全、稳定运行造成影响。就现有技术而言，DCS系统I/O卡件须通过地址设置实现与CPU信息交互，CPU与I/O卡件通常采用广播通讯方式，CPU将含有I/O地址的指令通过广播传送到系统总线上，I/O卡件在监听到与自己匹配的信息后进行接收处理，现有的大部分DCS平台I/O卡件地址确定的方式为在I/O机笼母板上的物理开关进行设置，通过槽位上插针的高低电平来设定卡件地址，卡件置入机笼后不需要进行额外的地址设置工作。I/O卡件连接到I/O机笼母板对应的卡槽中后，通过I/O卡件内部硬件电路识别地址信息，并将地址信息送到I/O卡件的通讯控制芯片FPGA中，I/O卡件通过I/O系统总线与CPU进行通讯，CPU识别地址信息并将相关控制指令下发到对应的I/O卡件。虽然设计要求DCS运行在适宜的温度、湿度环境中，但在工程实践中，由于工业环境较为的苛刻(如海边高湿、含盐)的实际情况，I/O模块出现由于银离子迁移等环境因素造成内部针脚短路造成I/O卡件不能正常识别机笼母板地址信息，可能造成主控制器寻址错误造成的系统误动、拒动问题。由于银离子迁移，造成地址识别电路针脚短路，CPU发给地址“0010”的I/O卡件的指令将被错误的发送到实际地址为“1010”的I/O卡件，由于I/O卡件通过端子排直接和就地设备相连接，就地设备将接收到错误指令，从而对系统稳定、安全运行造成隐患。
因此，需要设计一种核电站数字化控制系统的IO卡件寻址装置、方法和存储介质，以有效避免发送误传送地址至其它板块地址，造成对系统稳定、安全运行造成隐患。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种可避免发送误传送地址至其它板块地址现象的核电站数字化控制系统的IO卡件寻址装置、方法和存储介质。
本发明就上述技术问题而提出的技术方案如下：
一方面，本发明实施例提供了一种核电站数字化控制系统的IO卡件寻址装置，所述装置包括：
设有CPU和多个卡槽的母板，每一所述卡槽可设定对应的地址，每一所述卡槽安装有一IO板卡，所述CPU与每一所述IO板卡连接，其特征在于，所述IO板卡包括：通讯控制模块，分别与通讯控制模块连接的地址识别电路和存储模块。
其中，所述通讯控制模块用于控制所述地址识别电路获得与其对应连接的卡槽地址以得到对应所述IO板卡地址，并将获得的所有IO板卡所在的对应卡槽地址锁存至存储模块内；
其中，所述通讯控制模块还用于接收所述CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡的锁存的地址与CPU指令目标地址匹配时，所述IO板卡执行所述CPU的指令。
其中，所述通讯控制模块还用于在执行所述CPU的指令后，对本IO板卡所在的卡槽地址进行校验。
其中，所述装置包括报警模块，连接所述CPU；所述在执行CPU指令后，校验本IO板卡所在的卡槽地址具体包括如下处理：控制所述地址识别电路获得母板对应卡槽的实际地址，并与锁存于所述存储模块内的对应地址进行对比，判断所述IO板卡所在的卡槽地址与预先锁存的卡槽地址是否一致，若不匹配，将所述不匹配的信号发送至所述CPU，通过所述CPU控制报警模块进行报警。
其中，每一所述IO板卡的地址确定方式为在所述母板的对应卡槽上进行设置。
其中，每一所述IO板卡的地址确定方式的具体处理如下：在所述母板的对应卡槽附近的物理开关进行设置，通过对应卡槽的槽位上插针的高低电平来设定对应卡槽地址，插入本卡槽的IO板卡为该卡槽的地址。
其中，所述CPU发指令之前，所有IO板卡地址设定并插入所有IO板卡之后，所述CPU还用于读取母板上每一IO板卡的信息，所读取的信息包括每一个IO板卡的功能和所在母板上每一所述IO板卡的地址。
另一方面，本发明实施例提供了一种核电站数字化控制系统的IO卡件寻址方法，所述方法包括：
获得与其对应连接的卡槽地址以得到对应IO板卡地址，并将获得的所有IO板卡所在的对应卡槽地址进行锁存；
接收CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡的锁存地址与CPU指令目标地址匹配时，所述IO板卡执行所述CPU的指令；
在执行所述CPU的指令后，对本IO板卡所在的卡槽地址进行校验。
其中，所述校验步骤具体包括如下处理：获得母板对应卡槽的实际地址，并与锁存的对应地址进行对比，判断所述IO板卡所在的卡槽地址与预先锁存的卡槽地址是否一致，若不匹配，将所述不匹配的信号发送至所述CPU，通过所述CPU控制报警模块进行报警。
其中，每一所述IO板卡的地址确定方式的具体处理如下：在所述母板的对应卡槽附近的物理开关进行设置，通过对应卡槽的槽位上插针的高低电平来设定对应卡槽地址，插入本卡槽的IO板卡为该卡槽的地址。
其中，所述方法还包括如下步骤：所述CPU发指令之前，所有IO板卡地址设定并插入所有IO板卡之后，所述CPU读取母板上每一IO板卡的信息，所读取的信息包括每一个IO板卡的功能和所在母板上每一所述IO板卡的地址。
本发明的第三方面，提出了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器CPU执行时，使得所述处理器CPU执行以下步骤：
获得与其对应连接的卡槽地址以得到对应IO板卡地址，并将获得的所有IO板卡所在的对应卡槽地址进行锁存；
接收CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡的锁存地址与CPU指令目标地址匹配时，所述IO板卡执行所述CPU的指令；
在执行所述CPU的指令后，对本IO板卡所在的卡槽地址进行校验。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的一种核电站数字化控制系统的IO卡件寻址装置、方法和存储介质，通过将获得的所有IO板卡所在的对应卡槽地址进行锁存；当接收CPU指令以及指令目标地址，比较并确定CPU的指令目标地址与本IO板卡的锁存地址与CPU指令目标地址匹配时，IO板卡执行CPU的指令；并在执行CPU的指令后，对本IO板卡所在的卡槽地址进行校验的过程，这样的方法使在出现DCS IO卡件物理地址电路被银离子迁移等因素改变时，IO卡件不会接收到错误的CPU指令，避免DCS系统误动作，进而保障工业安全和效益。在出现DCS IO卡件物理地址电路被银离子迁移等因素改变时，IO卡件报错，提示维护人员对IO卡件进行维护和处理。不仅可以有效避免发送误传送地址至其它板块地址的现象，还具有检验和报警功能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种核电站数字化控制系统的IO卡件寻址装置的系统框图；
图2是本发明实施例一提供的一种核电站数字化控制系统的IO卡件寻址装置的与一IO板卡连接的系统示意图；
图3是本发明实施例一提供的一种核电站数字化控制系统的IO卡件寻址装置的系统原理图；
图4是本发明实施例二提供的一种核电站数字化控制系统的IO卡件寻址方法总体流程图；
图5是本发明实施例二提供的一种核电站数字化控制系统的IO卡件寻址方法细化流程图。
具体实施方式
为了解决现有技术中所存在的由于工业环境较为的苛刻(如海边高湿、含盐)的实际情况，IO模块出现由于银离子迁移等环境因素造成内部针脚短路造成IO卡件不能正常识别机笼母板地址信息，可能造成主控制器寻址错误造成的系统误动、拒动的技术问题，本发明旨在提供一种核电站数字化控制系统的IO卡件寻址装置、方法和计算机存储介质，其核心思想是：设计一种锁存地址匹配机制，将IO板卡的地址锁存，并将功能与地址绑定，CPU根据所需的板卡功能可获得对应地址，CPU将操作指令与对应地址绑定下发，地址匹配的板卡将执行对应操作。在执行操作后，将锁存地址与实际卡槽地址进行匹配，以此判断是否需要报警。基于锁存地址匹配机制，DCS系统能够正确寻址，规避IO板卡短路等情况的影响，且能通过匹配判断是否需要报警；通过这一装置和方法，能够有效的解决主控制器寻址错误造成的系统误动、拒动问题，避免发送误传送地址至其它板块地址的现象，以及具有检验功能，并提供报警，提示维护人员及时更换故障IO设备，从而快速进行故障定位和处理。该方法的实现可依赖于计算机程序，该计算机程序可运行于本发明的系统装置中，该计算机程序可以对IO卡件实现寻址，有效解决了现有技术所存在的误传送地址问题出现。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种核电站数字化控制系统的IO卡件寻址装置，尤其适用于数字化控制系统(DCS)，参见图1，该装置包括：
设有CPU和多个卡槽101的母板100，每一所述卡槽101可设定对应的地址，每一所述卡槽101安装有一IO板卡102，所述CPU与每一所述IO板卡102连接，每一所述IO板卡102均包括：通讯控制模块102a，分别与通讯控制模块102a连接的地址识别电路102b和存储模块102c(结合附图2所示)；所述通讯控制模块102a用于控制所述地址识别电路102b获得与其对应连接的卡槽101地址以得到对应所述IO板卡102地址，并将获得的所有IO板卡102所在的对应卡槽101地址锁存至存储模块102c内；所述通讯控制模块102a还用于接收所述CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡102的锁存的地址与CPU指令目标地址匹配时，所述IO板卡102执行所述CPU的指令。
在本实施例中，参见图1，母板100上设置有多个卡槽101，其中包括卡槽1，卡槽2，卡槽3，以及到卡槽N，N个卡槽对应插接N个板卡，板卡一一对应插接至各自对应的卡槽中，IO板卡102和CPU 103，卡槽101与IO板卡102的一端按序号一一对应连接，所有IO板卡102的另一端分别连接至CPU 103。每一卡槽101设置有物理地址；结合图2，每一IO板卡102均包括：通讯控制模块102a，分别与通讯控制模块102a连接的地址识别电路102b和存储模块102c。IO板卡102的通信控制模块102a控制地址识别电路102b从卡槽101获取物理地址，并将该物理地址锁存至存储模块102c，锁存的地址不因地址识别电路的状态变化而改变。锁存地址后，IO板卡102通过通信控制模块102a从CPU 103获取指令以及与指令绑定的指令目标地址，然后将指令目标地址与本IO板卡已有的锁存地址进行逐位比较。如果地址不一致，则说明该指令不是发给本IO板卡的，不执行该指令。如果地址一致，则说明该指令是CPU下发给本IO板卡的指令，IO板卡执行该指令。这一装置设计包含了地址匹配机制，以地址作为匹配参数，保证CPU指令发送给地址匹配的、正确的IO板卡，且IO板卡的地址锁存机制可保证地址的正确性，有效避免外界因素造成的发送误传送地址至其它板块地址的现象。另外，本实施例采用模块化的设计，能够有效降低系统复杂度，提高系统运行效率，在系统出错时，方便检查和维修。
进一步地，通讯控制模块102a还用于在执行所述CPU的指令后，对本IO板卡102所在的卡槽101地址进行校验。
在本实施例中，通讯模块102a具有二进制数据逐位比较的功能，在通讯控制模块102a还用于在执行所述CPU的指令后，通讯模块102a将本IO板卡的锁存地址与卡槽101地址进行逐位比较，即校验过程。得出的校验结果将为后续报警、检修等操作提供依据。
所述装置包括报警模块104，连接所述CPU。所述在执行CPU指令后，校验本IO板卡102所在的卡槽101地址具体包括如下处理：控制所述地址识别电路102b获得母板100对应卡槽101的实际地址，并与锁存于所述存储模块102c内的对应地址进行对比，判断所述IO板卡102所在的卡槽101地址与预先锁存的卡槽101地址是否一致，若不匹配，将所述不匹配的信号发送至所述CPU，通过所述CPU控制报警模块进行报警处理。
在本实施例中，参见图2，IO板卡102中的通信控制模块102a通过地址识别电路102b与卡槽101连接，并通过这一路径获取母板100对应卡槽101的实时的、实际的地址，即在通信控制模块102a执行CPU指令后卡槽101的实际地址。然后，通信控制模块将获取的卡槽101的实际地址与存储模块102c中的锁存地址逐位比较，进行校验，如果地址相同，则说明IO板卡正常；如果地址不同，则说明IO板卡发生了短路现象。在地址不相同的情况下，通信控制模块102a将产生一个代表“不匹配”的信号，并将该信号发送至CPU 103，然后CPU处理该信号，触发报警模块104的报警功能，报警方式可以采用声音报警，也可以采用灯光闪烁报警或者的屏幕提醒报警等。本实施例的报警功能能够及时提示维护人员对IO卡件进行维护和处理，保证DCS系统的维护和正常运行。
进一步地，每一IO板卡102的地址确定方式为在母板100的对应卡槽101上进行设置。
在本实施例中，参见图2，本实施例的地址设置为若干位二进制数(结合图3)，并且设置在卡槽101上，卡槽101连接至IO板卡102，通过地址传递的方式，将卡槽101的地址赋值给IO板卡102，作为IO板102卡自身的地址。
每一所述IO板卡102的地址确定方式的具体处理如下：在所述母板100的对应卡槽101附近的物理开关进行设置，通过对应卡槽101的槽位上插针的高低电平来设定对应卡槽101地址，插入本卡槽101的IO板卡102为该卡槽101的地址。
在本实施例中，母板上设置有卡槽101，卡槽101上设有物理开关，物理开关的“开”和“关”状态可以相应地设置卡槽101上插针的高电平和低电平，其中，可采用高电平代表二进制“1”，低电平代表二进制“0”，以此构成卡槽101的地址。例如，将卡槽101的物理开关设置为“开-关-开-关”，相应地，卡槽101的插针电平为“高-低-高-低”，相应地，卡槽101的地址设定为“1010”。然后，IO板卡102与卡槽101相连接，由地址传递的方式，将卡槽101的地址传递给IO板卡102。本实施例的地址设置方式将地址设置开关集成在卡槽101上，无需对每个不同板卡进行单独设置，仅需通过卡槽集中设置地址，通过地址传递来设置IO板卡的地址。该地址设置方式简单快捷，可有效节省操作时间，提高工作效率。
所述CPU发指令之前，所有IO板卡102地址设定并插入所有IO板卡102之后，所述CPU还用于读取母板100上每一IO板卡102的信息，所读取的信息包括每一个IO板卡102的功能和所在母板100上每一所述IO板卡102的地址。
在本实施例中，参见图2，IO板卡102在插入母板100后，获取卡槽101的地址并设定为自身地址。此时，IO板卡102存储有功能信息和地址信息，IO板卡102将所述两种信息绑定发送至CPU 103。然后，CPU 103根据当前需要实现的操作，读取所有IO板卡绑定上传的信息中的功能信息，选择功能匹配的IO板卡，读取所述IO板卡的绑定上传的地址信息，并通过总线对所述IO板卡下发指令和对应的地址指令，使所述地址匹配的IO板卡能够对应解析指令并执行操作。本实施例的设计能够实现操作、功能、地址的匹配，以地址为匹配参数，首先让CPU选择具有所需功能的板卡，并获取匹配参数“地址”，然后反馈匹配参数“地址”，让IO板卡进行地址匹配，并执行与匹配参数“地址”绑定的操作。这一设计能确保CPU准确找到执行当前任务所需的IO板卡，且对应IO板卡能准确接收CPU指令并执行操作，可达到有效避免发送误传送地址至其它板块地址的现象的目的。
本发明提供了一种核电站数字化控制系统的IO卡件寻址装置的另一种系统原理图，参见图3，IO机笼中设置有母板100，母板100上设置有多个卡槽101，包括，卡槽1，地址Address为0000，卡槽2，地址Address为0001，卡槽3，地址Adress为0010，一直至卡槽5，地址Address为1010。其中，图3中示出卡槽5的连接方式实例，卡槽5连接至IO板卡102，具体而言，卡槽5的四个引脚对应连接至地址识别电路的四个引脚与通讯控制芯片(FPGA)的LATCH模块的四个引脚，LATCH模块连接至地址确认处理模块。IO板卡连接至CPU。该系统的运行原理为：首先系统上电启动，卡槽5设置地址1010。然后IO板卡102通过地址识别电路识别卡槽5的物理地址，并将地址信息送到通讯控制芯片(FPGA)中，并通过FPGA中的地址锁存(LATCH)模块，将IO卡件地址1010锁定,锁定后IO卡件地址信息不受地址识别电路状态变化影响。接着IO板卡102通过通讯控制芯片中的地址确认处理模块，将地址信息1010与功能信息发送给CPU，CPU读取功能信息，确定具有地址信息“xxxx”的板卡的功能为当前所需功能，接着反馈指令地址信息“xxxx”以及指令，IO板卡102通过地址确认处理模块对比锁存地址1010是否和CPU指令地址“xxxx”一致，如果一致IO板卡接收处理CPU指令，如果不一致则不对CPU指令进行接收处理。进一步地，IO板卡102通过地址识别电路获取母板实际地址，然后通过地址确认处理模块对比母板实际地址和锁存地址1010，如果母板实际地址和锁存地址不一致则报警(报警模块未示出)，如果一致则结束程序。结合图2，该系统的LATCH模块相当于图2的存储模块102c，该系统的地址确认处理模块相当于图2的通信控制模块102a，该系统的地址识别模块相当于图2的地址识别电路102b，并且该系统将CPU单独设置在母板外，其报警模块未示出。图3所示系统的其余部分均与图2所示系统相同，其功能相同，解决的技术问题相同，达到的技术效果也相同。两个系统仅仅是结构上存在部分差别。
实施例二
本发明提供了一种核电站数字化控制系统的IO卡件寻址方法，参见图4，该方法包括：
S1、获得与其对应连接的卡槽101地址以得到对应IO板卡102地址，并将获得的所有IO板卡102所在的对应卡槽101地址进行锁存；
S2、接收CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡102的锁存地址与CPU指令目标地址匹配时，所述IO板卡102执行所述CPU的指令；
S3、在执行所述CPU的指令后，对本IO板卡102所在的卡槽101地址进行校验。
在本实施例中，参见图4，结合图2，首先执行步骤S1，获得与其对应连接的卡槽101地址以得到对应IO板卡102地址，并将获得的所有IO板卡102所在的对应卡槽101地址进行锁存，该步骤对应图5的步骤101和步骤102，即首先系统上电初始启动，卡槽设置地址，IO板卡102获取卡槽101的地址作为自身地址，并锁存该IO地址；然后执行步骤S2，接收CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡102的锁存地址与CPU指令目标地址匹配时，所述IO板卡102执行所述CPU的指令，该步骤对应图5的步骤103至步骤106，即IO板卡102接收CPU指令和指令目标地址，将已有的锁存地址与指令目标地址对比，判断二者是否匹配，如果不匹配，则该IO板卡不执行CPU指令，如果匹配，则该IO板卡处理CPU指令，并进入后续步骤；最后执行步骤S3，在执行所述CPU的指令后，对本IO板卡102所在的卡槽101地址进行校验，该步骤对应图5的步骤101至步骤109，即IO板卡102获取母板对应卡槽101的实际地址，将实际地址与锁存地址进行对比，判断是否匹配，如果匹配，则结束流程，如果不匹配，则触发异常报警。本实施例的流程设计通过地址匹配机制，能够在出现DCS IO卡件物理地址电路被银离子迁移等因素改变时，保证IO卡件不会接收到错误的CPU指令，避免DCS系统误动作，进而保障工业安全和效益，进一步地，在出现DCS IO卡件物理地址电路被银离子迁移等因素改变时，IO卡件报错，提示维护人员对I/O卡件进行维护和处理。
所述校验步骤具体包括如下处理：获得母板100对应卡槽101的实际地址，并与锁存的对应地址进行对比，判断所述IO板卡102所在的卡槽101地址与预先锁存的卡槽101地址是否一致，若不匹配，将所述不匹配的信号发送至所述CPU，通过所述CPU控制报警模块进行报警。
在本实施例中，参见图5步骤107至步骤109，在执行所述CPU的指令后，对本IO板卡102所在的卡槽101地址进行校验，即对比当前时刻母板实际地址和锁存地址。例如，设定锁存地址为4位二进制数“0101”，若母板实际地址不为0101，则判定不匹配，触发异常报警。若母板实际地址为0101，则判定匹配，结束流程。检验报警的功能能够让工作人员及时检修出故障的IO板卡，防止主控制器寻址错误造成的系统误动、拒动问题。
每一所述IO板卡102的地址确定方式的具体处理如下：在所述母板100的对应卡槽101附近的物理开关进行设置，通过对应卡槽101的槽位上插针的高低电平来设定对应卡槽101地址，插入本卡槽101的IO板卡102为该卡槽101的地址。
在本实施例中，在所述母板100的对应卡槽101附近的物理开关设置为“关-开-关-开”，通过对应的卡槽101的槽位上插针的高低电平为“低-高-低-高”来设定对应卡槽101地址“0101”，插入本卡槽101的IO板卡102为该卡槽101的地址“1010”。该地址设置方式将设置开关集成于母板卡槽，仅需通过统一的开关面板来设定，无需对每个IO板卡分别单独设定，高效快捷。
所述方法还包括如下步骤：所述CPU发指令之前，所有IO板卡102地址设定并插入所有IO板卡102之后，所述CPU读取母板100上每一IO板卡102的信息，所读取的信息包括每一个IO板卡102的功能和所在母板100上每一所述IO板卡102的地址。
在本实施例中，首先IO板卡插入对应卡槽，例如，该板卡地址设定为0101，功能为“功能1”，然后CPU需要执行“操作1”，于是CPU读取所有IO板卡的功能信息，寻找到拥有对应的“功能1”的IO板卡，并读取其地址信息。接着CPU下发该地址信息0101及指令，控制对应拥有地址0101的板卡接收指令并实现“操作1”。本实施例的方法逻辑能够实现操作、功能、地址的匹配，能够有效避免发送误传送地址至其它板块地址的现象。
本发明提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：获得与其对应连接的卡槽地址以得到对应IO板卡地址，并将获得的所有IO板卡所在的对应卡槽地址进行锁存；接收CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡的锁存地址与CPU指令目标地址匹配时，所述IO板卡执行所述CPU的指令；在执行所述CPU的指令后，对本IO板卡所在的卡槽地址进行校验。
上述计算机可读存储介质中，在对核电站数字化控制系统的IO卡件进行寻址的过程中，首先将每一IO板卡的地址进行锁存，并将功能与地址绑定，CPU根据所需的板卡功能可获得对应地址，CPU将操作指令与对应地址绑定下发，地址匹配的板卡将执行对应操作。在执行操作后，将锁存地址与实际卡槽地址进行匹配以及验证的过程，以此判断是否需要报警。相较于现有技术的寻址方法，采用本发明实施例提供的寻址方法，通过锁存，地址匹配执行指令到验证的过程，有效提高寻址的正确路径，避免DCS系统误动作，进而保障工业安全和效益。
需要说明的是，上述核电站数字化控制系统的IO卡件寻址装置、方法、和计算机可读存储介质属于同一个发明构思。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，本发明实施例中采用的地址参数仅为一个例子，根据具体的应用场景，需要设定不同的参数值。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种核电站数字化控制系统的IO卡件寻址装置，包括：设有CPU和多个卡槽(101)的母板(100)，每一所述卡槽(101)可设定对应的地址，每一所述卡槽(101)安装有一IO板卡(102)，所述CPU与每一所述IO板卡(102)连接，其特征在于，所述IO板卡(102)包括：通讯控制模块(102a)，分别与通讯控制模块(102a)连接的地址识别电路(102b)和存储模块(102c)；
所述通讯控制模块(102a)用于控制所述地址识别电路(102b)获得与其对应连接的卡槽(101)地址以得到对应所述IO板卡(102)地址，并将获得的所有IO板卡(102)所在的对应卡槽(101)地址锁存至存储模块(102c)内；
所述通讯控制模块(102a)还用于接收所述CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡(102)的锁存的地址与CPU指令目标地址匹配时，所述IO板卡(102)执行所述CPU的指令。
2.根据权利要求1所述的装置，其特征在于，所述通讯控制模块(102a)还用于在执行所述CPU的指令后，对本IO板卡(102)所在的卡槽(101)地址进行校验。
3.根据权利要求2所述的装置，其特征在于，还包括报警模块(104)，连接所述CPU；
所述在执行CPU指令后，校验本IO板卡(102)所在的卡槽(101)地址具体包括如下处理：
控制所述地址识别电路(102b)获得母板(100)对应卡槽(101)的实际地址，并与锁存于所述存储模块(102c)内的对应地址进行对比，判断所述IO板卡(102)所在的卡槽(101)地址与预先锁存的卡槽(101)地址是否一致，若不匹配，将所述不匹配的信号发送至所述CPU，通过所述CPU控制报警模块进行报警。
4.根据权利要求2所述的装置，其特征在于，每一所述IO板卡(102)的地址确定方式为在所述母板(100)的对应卡槽(101)上进行设置。
5.根据权利要求4所述的装置，其特征在于，每一所述IO板卡(102)的地址确定方式的具体处理如下：在所述母板(100)的对应卡槽(101)附近的物理开关进行设置，通过对应卡槽(101)的槽位上插针的高低电平来设定对应卡槽(101)地址，插入本卡槽(101)的IO板卡(102)为该卡槽(101)的地址。
6.根据权利要求1所述的装置，其特征在于，还包括：所述CPU发指令之前，所有IO板卡(102)地址设定并插入所有IO板卡(102)之后，所述CPU还用于读取母板(100)上每一IO板卡(102)的信息，所读取的信息包括每一个IO板卡(102)的功能和所在母板(100)上每一所述IO板卡(102)的地址。
7.一种核电站数字化控制系统的IO卡件寻址方法，利用如权利要求1所述的装置，其特征在于，所述方法包括如下步骤：
获得与其对应连接的卡槽(101)地址以得到对应IO板卡(102)地址，并将获得的所有IO板卡(102)所在的对应卡槽(101)地址进行锁存；
接收CPU指令以及指令目标地址，比较并确定所述CPU的指令目标地址与本IO板卡(102)的锁存地址与CPU指令目标地址匹配时，所述IO板卡(102)执行所述CPU的指令；
在执行所述CPU的指令后，对本IO板卡(102)所在的卡槽(101)地址进行校验。
8.根据权利要求7所述的方法，其特征在于，每一所述IO板卡(102) 的地址确定方式的具体处理如下：在所述母板(100)的对应卡槽(101)附近的物理开关进行设置，通过对应卡槽(101)的槽位上插针的高低电平来设定对应卡槽(101)地址，插入本卡槽(101)的IO板卡(102)为该卡槽(101)的地址；
所述CPU发指令之前，所有IO板卡(102)地址设定并插入所有IO板卡(102)之后，所述CPU读取母板(100)上每一IO板卡(102)的信息，所读取的信息包括每一个IO板卡(102)的功能和所在母板(100)上每一所述IO板卡(102)的地址。
9.一种计算机可读存储介质，其特征在于，存储有计算机程序，所述计算机程序被处理器CPU执行时实现如权利要求7-8任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910833485.5A CN110703702A (zh) | 2019-09-04 | 2019-09-04 | 核电站数字化控制系统io卡件寻址装置，方法和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910833485.5A CN110703702A (zh) | 2019-09-04 | 2019-09-04 | 核电站数字化控制系统io卡件寻址装置，方法和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110703702A true CN110703702A (zh) | 2020-01-17 |
Family
ID=69193457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910833485.5A Pending CN110703702A (zh) | 2019-09-04 | 2019-09-04 | 核电站数字化控制系统io卡件寻址装置，方法和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110703702A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987705A (zh) * | 2006-12-30 | 2007-06-27 | 中国科学院电工研究所 | 一种基于vme总线的实时多任务分布式控制系统 |
| CN101217394A (zh) * | 2007-12-29 | 2008-07-09 | 上海华为技术有限公司 | 单板槽位号配置方法、中心单板、业务单板、及通信系统 |
| CN101625670A (zh) * | 2009-07-30 | 2010-01-13 | 深圳市中联创新自控系统有限公司 | 一种串行总线设备、串行总线传输系统及方法 |
| CN201788397U (zh) * | 2010-07-20 | 2011-04-06 | 杭州源久科技有限公司 | 实时工业以太网控制器 |
| CN203706058U (zh) * | 2014-02-26 | 2014-07-09 | 浙江众合机电股份有限公司 | 一种基于can总线的多i/o板卡扩展结构 |
| CN109933178A (zh) * | 2019-01-16 | 2019-06-25 | 浙江众合科技股份有限公司 | 一种列车信号系统中实现单板复位的装置 |
-
2019
- 2019-09-04 CN CN201910833485.5A patent/CN110703702A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987705A (zh) * | 2006-12-30 | 2007-06-27 | 中国科学院电工研究所 | 一种基于vme总线的实时多任务分布式控制系统 |
| CN101217394A (zh) * | 2007-12-29 | 2008-07-09 | 上海华为技术有限公司 | 单板槽位号配置方法、中心单板、业务单板、及通信系统 |
| CN101625670A (zh) * | 2009-07-30 | 2010-01-13 | 深圳市中联创新自控系统有限公司 | 一种串行总线设备、串行总线传输系统及方法 |
| CN201788397U (zh) * | 2010-07-20 | 2011-04-06 | 杭州源久科技有限公司 | 实时工业以太网控制器 |
| CN203706058U (zh) * | 2014-02-26 | 2014-07-09 | 浙江众合机电股份有限公司 | 一种基于can总线的多i/o板卡扩展结构 |
| CN109933178A (zh) * | 2019-01-16 | 2019-06-25 | 浙江众合科技股份有限公司 | 一种列车信号系统中实现单板复位的装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101840221A (zh) | 可移动安全模块及相关方法 | |
| US4517154A (en) | Self-test subsystem for nuclear reactor protection system | |
| CN109656205B (zh) | 不良品的管控方法和装置、电子设备、可读存储介质 | |
| CN112286709A (zh) | 一种服务器硬件故障的诊断方法、诊断装置及诊断设备 | |
| CN111597181B (zh) | 一种基于可视化管理的分布式异源数据清洗系统 | |
| CN110703702A (zh) | 核电站数字化控制系统io卡件寻址装置，方法和存储介质 | |
| CN114201336A (zh) | 主站在线监视控制功能的配置校核控制方法、系统及设备 | |
| CN103163402B (zh) | 基于二次回路的继电保护设备状态监测装置及监测方法 | |
| CN114491973B (zh) | 一种虚端子回路校核方法、装置和终端设备 | |
| CN110162006A (zh) | 构建plc硬件故障诊断平台的方法 | |
| CN115237064A (zh) | 安全控制方法、系统及装置 | |
| CN112463504A (zh) | 一种双控存储产品测试方法、系统、终端及存储介质 | |
| CN112462731B (zh) | 安全监督控制方法、安全监督控制装置、计算机设备及安全监督系统 | |
| CN214474528U (zh) | 适用于电力复合总线的从站调试装置 | |
| CN115529295A (zh) | 一种基于mes管理的mac地址自动烧写方法及系统 | |
| CN114500596B (zh) | 通信方法、装置、相关设备和存储介质 | |
| CN116880896B (zh) | 一种长晶炉控制机的恢复方法、系统、终端及存储介质 | |
| CN113361888B (zh) | 一种基于任务树的工业环境资产安全管理方法及系统 | |
| CN117055932A (zh) | 基于非易失存储标签的程序在线升级方法 | |
| CN116974839A (zh) | 一种系统化程序管理技术的远程程序烧录测试工装 | |
| CN101354665B (zh) | 控制装置及控制方法 | |
| CN117827505A (zh) | 设备故障分析方法、装置、电子设备及存储介质 | |
| CN114154923A (zh) | 一种服务器条码智能校验方法、装置、终端及存储介质 | |
| CN117724450A (zh) | 一种控制柜检测方法、装置、计算机设备及存储介质 | |
| CN116880388A (zh) | 一种用于dcs中对数字信号量预处理的方法及其系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200117 |