CN110677995B - 一种高速光电混合互连通道阶梯阻抗设计方法 - Google Patents
一种高速光电混合互连通道阶梯阻抗设计方法 Download PDFInfo
- Publication number
- CN110677995B CN110677995B CN201910859912.7A CN201910859912A CN110677995B CN 110677995 B CN110677995 B CN 110677995B CN 201910859912 A CN201910859912 A CN 201910859912A CN 110677995 B CN110677995 B CN 110677995B
- Authority
- CN
- China
- Prior art keywords
- impedance
- channel
- termination
- chip
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取光缆内端接阻抗；S2：获取传输通道阻抗差异阈值；S3：确定芯片端接阻抗；S4：确定电互连通道阻抗；S5：确定光互连通道印制线阻抗。本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
Description
技术领域
本发明涉及PCB设计技术领域，
尤其是，本发明涉及一种高速光电混合互连通道阶梯阻抗设计方法。
背景技术
随着高速串行信号传输速率的不断提高，高性能网络系统一般在短距离传输使用电互连传输，机柜间长距离传输使用光缆传输，这就要求网络插件板同时支持电与光缆互连传输。10Gbps以上速率高速信号一般采用差分信号传输，其质量主要通过信号完整性方法分析，主要的信号完整性问题包括反射、损耗、串扰等。损耗是由于印制线金属电阻特性与介质非完全绝缘造成的信号能量损失；反射是指信号流经传输通道阻抗发生改变的地方便发生反射，造成波形失真。传输通道的反射与损耗都与印制线阻抗设计相关。
文献【光模块中刚柔线路板电连接宽带阻抗匹配研究，2017，半导体光电，38（5），699-704】研究了线缆焊接处的阻抗设计，提出为减小信号反射，单端信号传输通道上印制线阻抗一般设计为50欧姆，差分信号印制线阻抗设计为100欧姆；文献【高速串行接口接收端阻抗校正电路设计，2015，微电子学与计算机，32（12），54-58】提出差分信号传输的芯片内端接阻抗可通过电路配置，通道配置为100欧姆。因光缆内标准信号端接为100欧姆阻抗，为减小信号反射，插件板上电通道和光通道的传输线阻抗一般都使用100欧姆阻抗设计。
然而，光电互连通道阻抗都采用100欧姆阻抗的设计方法仅考虑降低传输通道反射，没有将传输通道信号反射与损耗综合起来考虑。
所以，如何设计一种合理的高速光电混合互连通道阶梯阻抗设计方法，成为我们当前急需要解决的问题。
发明内容
本发明的目的在于提供一种综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离的高速光电混合互连通道阶梯阻抗设计方法。
为达到上述目的，本发明采用如下技术方案得以实现的：
一种高速光电混合互连通道阶梯阻抗设计方法，该方法包括以下步骤：
S1：获取光缆内端接阻抗；
S2：获取传输通道阻抗差异阈值；
S3：确定芯片端接阻抗；
S4：确定电互连通道阻抗；
S5：确定光互连通道印制线阻抗。
作为本发明的优选，执行步骤S1时，光缆内端接阻抗为100欧姆。
作为本发明的优选，执行步骤S2时，传输通道阻抗差异阈值不大于10欧姆。
作为本发明的优选，执行步骤S3时，芯片端接阻抗为光缆内端接阻抗加减传输通道阻抗差异阈值。
作为本发明的优选，执行步骤S3时，低阻抗设计的印制线更宽，能够降低印制线损耗，则确定芯片端接阻抗为光缆内端接阻抗减去传输通道阻抗差异阈值。
作为本发明的优选，执行步骤S3时，芯片端接阻抗为90欧姆。
作为本发明的优选，执行步骤S4时，电互连通道两端都是通过芯片端接，所以电互连通道阻抗等于芯片端接阻抗。
作为本发明的优选，执行步骤S4时，电互连通道阻抗为90欧姆。
作为本发明的优选，执行步骤S5时，光互连通道印制线阻抗为光缆端接阻抗和芯片端接阻抗的平均值。
作为本发明的优选，执行步骤S5时，光互连通道印制线阻抗为95欧姆。
本发明一种高速光电混合互连通道阶梯阻抗设计方法有益效果在于：综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
附图说明
图1为本发明一种高速光电混合互连通道阶梯阻抗设计方法的流程示意图；
图2为本发明一种高速光电混合互连通道阶梯阻抗设计方法的阶梯阻抗设计示意图。
具体实施方式
以下是本发明的具体实施例，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的模块和步骤的相对布置和步骤不限制本发明的范围。
同时，应当明白，为了便于描述，附图中的流程并不仅仅是单独进行，而是多个步骤相互交叉进行。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法及系统可能不作详细讨论，但在适当情况下，技术、方法及系统应当被视为授权说明书的一部分。
随着高速串行信号传输速率的不断提高，高性能网络系统一般在短距离传输使用电互连传输，机柜间长距离传输使用光缆传输，这就要求网络插件板同时支持电与光缆互连传输，因光缆内标准信号端接为100欧姆阻抗，为减小信号反射，插件板上电通道和光通道的传输线阻抗一般都使用100欧姆阻抗设计。
然而，光电互连通道阻抗都采用100欧姆阻抗的设计方法仅考虑降低传输通道反射，没有将传输通道信号反射与损耗综合起来考虑。
实施例：如图1、2所示，仅为本发明的其中一个实施例，本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，该方法包括以下步骤：
S1：获取光缆内端接阻抗；
机柜间长距离传输使用光缆传输，且对于长距离传输的要求更高，那么首先需要获取光缆内端接阻抗A。
实际上就是光模块的光缆互连传输的光缆内端接阻抗A。
S2：获取传输通道阻抗差异阈值；
也就是获取传输通道阻抗差异阈值，在这里也就是光通道之间的阻抗差异阈值B。
S3：确定芯片端接阻抗；
机柜间长距离传输使用光缆传输与光缆光模块连接，那么芯片端接阻抗应当为光缆内端接阻抗加减传输通道阻抗差异阈值。也就是说，芯片端接阻抗C=A±B。
然后又由于低阻抗设计的印制线更宽，能够降低印制线损耗，则确定芯片端接阻抗C为光缆内端接阻抗A减去传输通道阻抗差异阈值B。即为芯片端接阻抗C=A-B。
S4：确定电互连通道阻抗；
由于电互连通道是由一个芯片端接电连接至另一个芯片端接，也就是电互连通道两端都是通过芯片端接，所以电互连通道阻抗等于芯片端接阻抗，且芯片端接阻抗为C，那么电互连通道阻抗应当也为C。
S5：确定光互连通道印制线阻抗。
最后确定光互连通道印制线阻抗，光互连通道两端分别连接芯片端接和光缆端接，为了使得接芯片端接、光互连通道和光缆端接三者之间的阻抗差异值更小更平滑，那么光互连通道印制线阻抗为光缆端接阻抗和芯片端接阻抗的平均值，实际上光互连通道印制线阻抗D=（A+C）/2。
在实际运用中，光缆内端接电阻阻抗A固定为100欧姆，且传输通道阻抗差异阈值B不大于10欧姆，那么芯片端接阻抗C=A-B=100欧姆-10欧姆=90欧姆，也就是芯片端接阻抗C为90欧姆，
那么确定电互连通道阻抗应当也为90欧姆。
进一步确定光互连通道印制线阻抗D=（A+C）/2=（100欧姆+90欧姆）/2=95欧姆。
另外高性能连接器的阻抗一般为92欧姆，芯片封装BGA过孔的阻抗取决于不同工艺方法一般为80-90欧姆，那么电与光缆互连传输的阶梯阻抗设计示意图如图2所示。
这样充分的综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，可以分别优化确定电互连通道和光互连通道阻抗。
本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围，本发明所属技术领域的技术人员可以对所描述的具体实施例来做出各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的方向或者超越所附权利要求书所定义的范围。本领域的技术人员应该理解，凡是依据本发明的技术实质对以上实施方式所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围。
Claims (9)
1.一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于，包括以下步骤：
S1：获取光缆内端接阻抗；
S2：获取传输通道阻抗差异阈值；
S3：确定芯片端接阻抗，由于低阻抗设计的印制线更宽，能够降低印制线损耗，则确定芯片端接阻抗C为光缆内端接阻抗A减去传输通道阻抗差异阈值B，即为芯片端接阻抗C=A-B；
S4：确定电互连通道阻抗，电互连通道是由一个芯片端接电连接至另一个芯片端接，也就是电互连通道两端都是通过芯片端接，所以电互连通道阻抗等于芯片端接阻抗，且芯片端接阻抗为C，那么电互连通道阻抗应当也为C；
S5：确定光互连通道印制线阻抗，光互连通道印制线阻抗为光缆端接阻抗和芯片端接阻抗的平均值，实际上光互连通道印制线阻抗D=（A+C）/2。
2.根据权利要求1所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S1时，光缆内端接阻抗为100欧姆。
3.根据权利要求1所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S2时，传输通道阻抗差异阈值不大于10欧姆。
4.根据权利要求1所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S3时，低阻抗设计的印制线更宽，能够降低印制线损耗，则确定芯片端接阻抗为光缆内端接阻抗减去传输通道阻抗差异阈值。
5.根据权利要求4所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S3时，芯片端接阻抗为90欧姆。
6.根据权利要求1所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S4时，电互连通道两端都是通过芯片端接，所以电互连通道阻抗等于芯片端接阻抗。
7.根据权利要求6所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S4时，电互连通道阻抗为90欧姆。
8.根据权利要求1所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S5时，光互连通道印制线阻抗为光缆端接阻抗和芯片端接阻抗的平均值。
9.根据权利要求8所述的一种高速光电混合互连通道阶梯阻抗设计方法，其特征在于：
执行步骤S5时，光互连通道印制线阻抗为95欧姆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910859912.7A CN110677995B (zh) | 2019-09-11 | 2019-09-11 | 一种高速光电混合互连通道阶梯阻抗设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910859912.7A CN110677995B (zh) | 2019-09-11 | 2019-09-11 | 一种高速光电混合互连通道阶梯阻抗设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110677995A CN110677995A (zh) | 2020-01-10 |
| CN110677995B true CN110677995B (zh) | 2020-12-11 |
Family
ID=69077755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910859912.7A Active CN110677995B (zh) | 2019-09-11 | 2019-09-11 | 一种高速光电混合互连通道阶梯阻抗设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110677995B (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767140B2 (en) * | 2000-05-09 | 2004-07-27 | National Semiconductor Corporation | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology |
| CN101344624A (zh) * | 2008-07-17 | 2009-01-14 | 华中科技大学 | 芯片间光互连直接耦合的光电混合印刷电路板 |
| CN101995616B (zh) * | 2009-08-19 | 2012-05-23 | 中国科学院半导体研究所 | 全硅基材料多通道光收发模块 |
| CN102412240A (zh) * | 2011-10-13 | 2012-04-11 | 武汉华工正源光子技术有限公司 | 带温控功能的apd-tia同轴型光电组件及制造方法 |
| US8871570B2 (en) * | 2012-03-14 | 2014-10-28 | Mellanox Technologies Ltd. | Method of fabricating integrated optoelectronic interconnects with side mounted transducer |
| US9323014B2 (en) * | 2012-05-28 | 2016-04-26 | Mellanox Technologies Ltd. | High-speed optical module with flexible printed circuit board |
| EP2744054B1 (en) * | 2012-12-11 | 2018-02-07 | Tyco Electronics Svenska Holdings AB | Interconnect structure for coupling an electronic unit and an optical unit, and optoelectronic module |
| CN103906342A (zh) * | 2012-12-28 | 2014-07-02 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| CN103281877B (zh) * | 2013-06-28 | 2015-10-07 | 无锡江南计算技术研究所 | 一种印制电路板层间互连制作方法 |
| TWI629488B (zh) * | 2017-09-04 | 2018-07-11 | 芯籟半導體股份有限公司 | 一種充電電纜 |
| US10447405B2 (en) * | 2017-09-29 | 2019-10-15 | Electronics And Telecommunications Research Institute | Optical receiver with optical demultiplexer |
-
2019
- 2019-09-11 CN CN201910859912.7A patent/CN110677995B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| Effect of Fiber Weave Structure in Printed Circuit Boards on Signal Transmission Characteristics;Chen, B (Chen, Bei)等;《APPLIED SCIENCES-BASEL》;20190102;第9卷(第2期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110677995A (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5436985B2 (ja) | 内蔵型低電圧差動信号インターフェース付の高速ディジタル・ガルヴァニック・アイソレータ | |
| US9960899B2 (en) | Full duplex transmission method for high speed backplane system | |
| CN111711468B (zh) | 一种采用同轴线缆进行数据传输的fc-ae-1553网络系统 | |
| CN101151775B (zh) | 以太网连接器 | |
| CN111682886B (zh) | 一种采用同轴线缆进行数据传输的光纤航电网络系统 | |
| CN104253695A (zh) | 直连式介质转换器 | |
| US20100172609A1 (en) | Method and device to improve signal-to-noise ratio in high-speed optical data communications | |
| CN110677995B (zh) | 一种高速光电混合互连通道阶梯阻抗设计方法 | |
| US8262407B2 (en) | Active copper cable extender | |
| CN110620327B (zh) | 用于耦接电子单元及光学单元的互连结构、及光电模块 | |
| CN103618160B (zh) | 信号无损连接与互通系统 | |
| US11495898B2 (en) | Connector paddle card with improved wiring connection geometry | |
| CN113965262A (zh) | 一种网线 | |
| CN216354862U (zh) | 多端口rj45连接器的pcb转接结构 | |
| US11677654B1 (en) | Network TAP capable of tapping a 10Gbps network link | |
| CN211787486U (zh) | 一种基于可调幅度编码器的远距离数据信息传输系统 | |
| CN212627933U (zh) | 一种ncsi接口信号适配装置及ncsi接口通信设备 | |
| CN211126388U (zh) | 一种Camera link接口连接线 | |
| US8508951B2 (en) | Printed circuit board for use in gigabit-capable passive optical network and method for laying out the printed circuit board | |
| EP3047706B1 (en) | Interconnect structure having impedance compensation near a circuit connection region | |
| WO2016060978A1 (en) | Data transmission system with minimized crosstalk | |
| US20080094151A1 (en) | Equalization Network For Balanced Cabling | |
| KR100941088B1 (ko) | 근단 혼선을 이용한 반도체 장치, 반도체 장치의 제조방법, 반도체 장치의 구동 방법 및 통신 시스템 | |
| CN111029869A (zh) | 一种Camera link接口连接线 | |
| KR100347053B1 (ko) | 교환 시스템에서 랙간의 고속 장거리 전송 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Gao Jiangang Inventor after: Zheng Hao Inventor after: Zhang Gong Inventor after: Li Chuan Inventor after: Wang Yanhui Inventor after: Hu Jin Inventor after: Wang Lingqiu Inventor after: Li Tao Inventor before: Zheng Hao Inventor before: Zhang Gong Inventor before: Li Chuan Inventor before: Wang Yanhui Inventor before: Hu Jin Inventor before: Wang Lingqiu Inventor before: Li Tao |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |