CN110673466A

CN110673466A - 时间服务器

Info

Publication number: CN110673466A
Application number: CN201910991209.1A
Authority: CN
Inventors: 田永亮
Original assignee: Jinan Qitian Electronic Co Ltd
Current assignee: Jinan Qitian Electronic Co Ltd
Priority date: 2019-10-18
Filing date: 2019-10-18
Publication date: 2020-01-10
Anticipated expiration: 2039-10-18
Also published as: CN110673466B

Abstract

本发明涉及一种时间服务器，包括：控制单元、时间接收单元、时间同步单元和以太网单元，时间接收单元用于接收北斗卫星的时间源信号，并上传至控制单元，以太网单元用于将目标区域内的用户设备进行局域网连接，使用户设备断开与外部互联网的通信，时间同步单元用于接收用户设备的时间同步请求信号，并将时间同步请求信号发送至控制单元，控制单元根据时间同步请求信号，以时间源信号为基准，确定时间同步回复信号，并将时间同步回复信号通过时间同步单元发送至用户设备，以使用户设备的实际时间与时间源信号同步，使得在没有与外界互联网交互的保密环境中使用时，也可以通过北斗卫星准确获取时间源信号，有效地拓宽了时间服务器的使用范围。

Description

时间服务器

技术领域

本发明涉及授时技术领域，具体涉及一种时间服务器。

背景技术

随着自动化系统中的计算机、控制系统使用量的快速增加，需要标准时间信息的自动化设备也越来越多，且对稳定度、精度要求也越来越高。利用参考时钟获取实际时间，再将实际时间分发给各个设备的时间服务器应运而生。时间服务器作为整个自动化系统的时钟源，可以对整个系统内的所有设备进行授时，是实现自动化系统内设备时间同步的关键。

目前，时间服务器多以互联网时钟源的时间信号为基准进行授时，但是当在没有与外界互联网交互的保密环境中使用时，就无法进行授时，限制了时间服务器的使用。

发明内容

有鉴于此，本发明的目的在于提供一种时间服务器，以实现在保密环境中的安全使用，拓宽时间服务器的使用范围。

为实现以上目的，本发明采用如下技术方案：

一种时间服务器，包括：控制单元、时间接收单元、时间同步单元和以太网单元；

所述时间接收单元用于接收北斗卫星的时间源信号，并上传至所述控制单元；

所述以太网单元用于将目标区域内的用户设备进行局域网连接，使所述用户设备断开与外部互联网的通信；

所述时间同步单元用于接收所述用户设备的时间同步请求信号，并将所述时间同步请求信号发送至所述控制单元；

所述控制单元根据所述时间同步请求信号，以所述时间源信号为基准，确定时间同步回复信号，并将所述时间同步回复信号通过所述时间同步单元发送至所述用户设备，以使所述用户设备的实际时间与所述时间源信号同步。

可选的，上述所述以太网单元包括物理层接口：

所述物理层接口提供以太网的接入通道，以使所述以太网单元与所述控制单元通信。

可选的，上述所述物理层接口包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10/100BASE-TX编码/解码器和双绞线媒体访问单元；

所述物理编码子层实现编码/解码、汇聚功能，使不同介质类型对MAC子层透明；

所述物理媒体附件提供公共接口，屏蔽所述物理层的不同细节；

所述10/100BASE-TX编码/解码器执行并串/串并转换；

所述双绞线媒体访问单元实现信号转换到特定介质上或反向转换；

所述双绞线物理媒体子层为到传输介质的接口；

所述物理编码子层、所述物理媒体附件、所述双绞线物理媒体子层、所述10/100BASE-TX编码/解码器和所述双绞线媒体访问单元相互作用配合，使得所述以太网单元与所述控制单元进行通信，实现数据交互。

可选的，上述所述以太网单元还包括网络隔离变压器和模块化插孔；

所述以太网单元通过所述网络隔离变压器和所述模块化插孔与所述用户设备建立通信。

可选的，上述所述控制单元包括以太网控制器；

所述以太网控制器在半双工模式和/或全双工模式下提供10M/100Mbps的以太网接入；

在半双工模式下，所述以太网控制器支持CSMA/CD协议；在全双工模式下，所述以太网控制器支持以太网控制层协议；以实现对所述以太网单元的控制。

可选的，上述所述时间接收单元包括串行接口电路；

所述控制单元控制所述串行接口电路接收北斗卫星的时间源信号。

可选的，上述所述串行接口电路还用于程序固化和人机交互，以实现对所述时间服务器的开发和调试。

可选的，上述所述的时间服务器，还包括联合测试行动小组接口电路；

所述联合测试行动小组接口电路用于实现对所述时间服务器的内部测试和仿真调试。

可选的，上述所述的时间服务器，还包括存储器接口电路；

所述存储器接口电路包括随机存储器和只读存储器；

所述随机存储器用于构建随机存储系统，所述只读存储器用于构建代码存储系统，以实现对所述控制单元的内部存储的扩展。

可选的，上述所述的时间服务器，还包括复位电路；

所述复位电路包括第一驱动门电路、第二驱动门电路、复位电阻和复位电容；

所述第一驱动门电路和所述第二驱动门电路用于提高复位能力和增强去抖能力；

所述复位电阻和所述复位电容用于确定复位时间。

本发明的一种时间服务器，包括：控制单元、时间接收单元、时间同步单元和以太网单元，通过时间接收单元接收来自北斗卫星的时间源信号，并上传至控制单元，以太网单元将目标区域内的用户设备进行局域网连接，使用户设备断开与外部互联网的通信，用户设备只能够在局域网内进行通信，时间同步单元接收用户设备的时间同步请求信号，并将时间同步请求信号发送至控制单元；控制单元根据时间同步请求信号，以源自北斗卫星的时间源信号为基准，确定时间同步回复信号，并将时间同步回复信号通过时间同步单元发送至用户设备，以使用户设备的实际时间与时间源信号同步，接收来自北斗卫星的时间源信号，使得国外无法获取用户设备准确的授时时间，使得对用户设备的授时更加保密，当在保密环境中使用时，不会出现时间泄露的问题，而且当在没有与外界互联网交互的保密环境中使用时，通过以太网单元的局域网连接，使得没有外界互联网，也可以稳定快速地将源自北斗卫星的时间源信号分发至局域网内的用户设备，而且由于以太网单元的局域性，使得授时信息不会出现泄露，保密环境以外的设备便无法获取准确地授时时间，由于时间服务器只用于接收北斗卫星的时间源信号，不会向外发射信号，使得用户设备的授时时间保密性较好，适合用于对保密性要求较高的环境中，拓宽了时间服务器的使用范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种时间服务器的结构原理示意图。

图2是图1中的控制单元的控制芯片的引脚分布图。

图3是图1中的时间接收单元的串行接口电路的原理连接图。

图4是本发明实施例提供的时间服务器的工作过程示意图。

图5是图1中的以太网单元第一部分的电路连接原理图。

图6是图1中的以太网单元第二部分的电路连接原理图。

图7是存储器电路的第一部分的电路连接原理图。

图8是存储器电路的第二部分的电路连接原理图。

图9是复位电路的电路连接原理图。

图10是本发明实施例提供的时间服务器的另一种结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。

如图1所示，本实施例的一种时间服务器，包括：控制单元1、时间接收单元2、时间同步单元3和以太网单元4，其中，时间接收单元2用于接收北斗卫星的时间源信号，并上传至控制单元1，以太网单元4用于将目标区域内的用户设备进行局域网连接，使用户设备断开与外部互联网的通信，时间同步单元3用于接收用户设备的时间同步请求信号，并将时间同步请求信号发送至控制单元1，控制单元1根据时间同步请求信号，以时间源信号为基准，确定时间同步回复信号，并将时间同步回复信号通过时间同步单元3发送至用户设备，以使用户设备的实际时间与时间源信号同步。

本实施例的控制单元1选择了ARM架构的ST系列的STM32F407处理器作为整个服务器硬件的核心。ARM(Advanced RISC Machines)架构是面向低预算市场设计的第一款RISC微处理器，除了RISC的一些特点外，ARM体系结构还采用了一些特别的技术，在保证提高性能的前提下尽量缩小芯片的面积，并降低功耗。ARM微处理器具有体积小、低功耗、低成本、高性能的特点，支持Thumb(16位)/ARM(32位)双指令集，大量使用存储器而使指令执行速度更快，寻址方式灵活简单，执行效率高，指令长度固定等优点，主要应用在工业控制、无线通讯、网络应用、消费电子、成像产品、安全产品、存储产品、汽车行业等领域。

STM32F407芯片面向需要在小至10x10mm的封装内实现高集成度、高性能、嵌入式存储器和外设的医疗、工业与消费类应用。STM32F407提供了工作频率为168MHz的Cortex^TM-M4内核(具有浮点单元)的性能。在168MHz频率下，从Flash存储器执行时，STM32F40微处理器能够提供210DMIPS/566CoreMark性能，并且利用意法半导体的ART加速器实现了FLASH零等待状态。DSP指令和浮点单元扩大了产品的应用范围。该系列产品采用意法半导体90nm工艺和ART加速器，具有动态功耗调整功能，而且还能够在运行模式下和从Flash存储器执行时实现低至238μA/MHz的电流消耗(@168MHz)。与STM32F4x5系列相比，STM32F407产品还具有符合IEEE1588v2标准要求的以太网MAC10/100和能够连接CMOS照相机传感器的8～14位并行照相机接口、2个USB和OTG(其中一个支持HS)、专用音频PLL、2个全双工I² S。通信接口多达15个(包括6个速度，高达11.25Mb/s的USART、3个速度高达45Mb/s的SPI、3个I² C、2个CAN和1个SDIO)。2个12位DAC、3个速度为2.4MSPS或7.2MSPS(交错模式)的12位ADC。定时器多达17个：频率高达168MHz的16和32位定时器。可以利用支持Compact Flash、SRAM、PSRAM、NOR和NAND存储器的灵活静态存储器控制器轻松扩展存储容量，基于模拟电子技术的真随机数发生器。

图2是图1中的控制单元的控制芯片的引脚分布图。

如图2所示，STM32F407共有100只引脚，采用QFP封装，大部分IO口都耐5V(模拟通道除外)，支持SWD和JTAG调试，SWD只要2根数据线。其IO口可由软件配置成8种模式：输入浮空、输入上拉、输入下拉、模拟输入、开漏输出、推挽输出、推挽式复用功能、开漏式复用功能。下列分别是GPIOx常用配置相关的寄存器：第一种为：MODER寄存器(端口模式)32位寄存器，每两位控制一个IO口的模式，总共16组。00：输入；01：通用输出模式；10：复用功能模式；11：模拟模式，该寄存器在复位后，一般都是0，也就是默认条件下一般是输入状态。第二种为：OTYPER寄存器(输出类型)32位寄存器，高16位保留，必须保持复位值，低16位，每位控制一个IO口输出类型。0：输出推挽；1：输出开漏，该寄存器仅用于输出模式，复位后各位为0，默认输出类型是推挽输出。第三种为OSPEEDR寄存器(输出速度)32位寄存器，每两位控制一个IO口的模式，总共16组。00：2MHz；01：25MHz；10：50MHz；11：100MHz，该寄存器仅用于输出模式，复位后各位为0。第四种为PUPDR寄存器(上拉下拉)，32位寄存器，每2位控制一个IO口，用于设置上下拉。00：无上拉下拉；01：上拉；10：下拉；11：保留。本实施例的控制单元1中的控制芯片的引脚图及寄存器的原理简介，需指出的是，此型号的控制芯片仅为列举的方式进行说明的，没有任何的限制作用，只是为了表明其中的一种实现方式。

图3是图1中的时间接收单元的串行接口电路的原理连接图。

具体的，如图1-图3所示，授时服务在对自动化设备中的作用毋庸置疑，当有互联网存在时，完全可以与互联网进行时间同步，当在某些没有互联网的保密环境中使用时，便可以通过本实施例的时间接收单元2接收来自北斗卫星的时间源信号，北斗卫星是我国自主研发控制的卫星系统，在保密性以及安全性上比其他卫星更加可靠，也符合我国现在的国情标准，同样符合国家的保密原则。时间接收单元2包括串行接口电路，控制单元1控制串行接口电路接收北斗卫星的时间源信号。IIC总线是一种用于IC器件之间连接的二进制总线，他通过SDA(串行数据线)及SCL(串行时钟线)两线在连接到总线上的器件之间传递信息，并跟据地址来识别器件，通常，这种接口的器件结构紧凑，修改和可宽展性好，广泛地使用在板级器件间的信息交换上。STM32F407内含一个IIC总线主控器，可方便地与各种带有IIC接口的器件相连，本实施例采用带有IIC接口电路的EEPROM存储器FM24CL64与STM32F407相连接作为IIC存储器，FM24CL64提供128字节的存储空间用于存放网络接口的物理地址等需要掉电保护的数据。

本实施例的串行接口使用RS-232-C标准，这是一种很常用的串行数据传输总线标准。早期它被应用于计算机和终端通过电话线和MODEM进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式，在近距离通信系统中，不再使用电话线和MODEM，而直接进行端到端的连接，RS-232-C标准采用的接口是9芯或25芯的D型插头，以常用的9芯D型插头为例，各引脚定义为：DCD为数据载波引脚，RXD为数据接收引脚，TXD为数据发送引脚，DTR为数据终端准备好引脚，GND为接地引脚，DSR为数据设备准备好引脚，RTS为请求发送引脚，CTS为清除发送引脚，RI为振铃指示引脚。要完成最基本的串行通信功能，实际上只需要RXD、TXD和GND即可，但由于RS-232-C标准所定义的高、低电平信号与STM32F407系统的LVTTL电路所定义的高、低电平信号完全不同，LVTTL的标准逻辑“1”对应2V～3.3V电平，标准逻辑“0”对应0V～0.4V电平，而RS-232-C标准采用负逻辑方式，标准逻辑“1”对应-5V～-15V电平，标准逻辑“0”对应+5V～+15V电平，显然，两者间要进行通信必须经过信号电平的转换，本实施例中的电平转换电路MAX3232。

在系统开发、调试阶段，为了方便，设备开发和用户的设置都可以通过串口来完成，此时，串口主要完成的工作包括程序固化、人机交互等。当设备正常工作时，处理器要通过串口接收来自时间源的时间信息。这两种功能的转化可以通过切换开关来完成，但这两种功能可以共用一套串口设备，工作在不同的状态而互不影响。串行口具体接口电路如图3所示，MAX3232通过TTL电平接口与内部MCU通讯，器件1S1用于设置串行口工作于下载状态或正常工作状态，1S2用于选择STM32F407的两个串口之中的哪一个处于工作状态，MAX3232用于为串口输入输出提供RS232电平。

图4为本发明实施例提供的时间服务器的工作过程示意图。

如图1-图4所示，其工作流程为，通过时间接收单元2接收源自北斗卫星的时间源信号，其中，关于时间接收单元2与北斗卫星建立通信的过程在本实施例中不再进行详细的描述说明，控制单元1通过以太网单元4实现将目标区域内的用户设备建立局域网连接，使得用户设备只能实现以太网单元4内部的相互通信，没有与外界建立连接，也能够保证良好的保密效果。然后，用户设备发送时间同步请求信号至时间同步单元3，时间同步单元3将时间同步信号发送至控制单元1，控制单元1根据用户设备的以太网区域以北斗卫星的时间源信号为基准，通过时间同步单元3对以太网区域内的用户时间进行授时，使得用户设备的时间保持一致，如图4中的箭头所示为信号流动的方向，时间服务器中只接收北斗卫星的信号，不像基站一样还向外传输信号，使得保密性更加良好，而且整个过程没有外界互联网的参与，不会出现时间泄露的问题，在满足保密性要求的同时，还能增加时间服务器的使用范围。

本发明的一种时间服务器，包括：控制单元1、时间接收单元2、时间同步单元3和以太网单元4，通过时间接收单元2接收来自北斗卫星的时间源信号，并上传至控制单元1，以太网单元4将目标区域内的用户设备进行局域网连接，使用户设备断开与外部互联网的通信，用户设备只能够在局域网内进行通信，时间同步单元3接收用户设备的时间同步请求信号，并将时间同步请求信号发送至控制单元1；控制单元1根据时间同步请求信号，以源自北斗卫星的时间源信号为基准，确定时间同步回复信号，并将时间同步回复信号通过时间同步单元3发送至用户设备，以使用户设备的实际时间与时间源信号同步，接收来自北斗卫星的时间源信号，使得国外无法获取用户设备准确的授时时间，使得对用户设备的授时更加保密，当在保密环境中使用时，不会出现时间泄露的问题，而且当在没有与外界互联网交互的保密环境中使用时，通过以太网单元4的局域网连接，使得没有外界互联网，也可以稳定快速地将源自北斗卫星的时间源信号分发至局域网内的用户设备，而且由于以太网单元4的局域性，使得授时信息不会出现泄露，保密环境以外的设备便无法获取准确地授时时间，由于时间服务器只用于接收北斗卫星的时间源信号，不会向外发射信号，使得用户设备的授时时间保密性较好，适合用于对保密性要求较高的环境中，拓宽了时间服务器的使用范围。

图5是图1中的以太网单元第一部分的电路连接原理图，图6是图1中的以太网单元第二部分的电路连接原理图。

如图1-6所示，进一步地，以太网单元4包括物理层接口：物理层接口提供以太网的接入通道，以使以太网单元4与控制单元1通信，物理层接口包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10/100BASE-TX编码/解码器和双绞线媒体访问单元。物理编码子层实现编码/解码、汇聚功能，使不同介质类型对MAC子层透明；物理媒体附件提供公共接口，屏蔽物理层的不同细节，10/100BASE-TX编码/解码器执行并串/串并转换，双绞线媒体访问单元实现信号转换到特定介质上或反向转换，双绞线物理媒体子层为到传输介质的接口，物理编码子层、物理媒体附件、双绞线物理媒体子层、10/100BASE-TX编码/解码器和双绞线媒体访问单元相互作用配合，使得以太网单元与所述控制单元进行通信，高效地实现数据交互。

STM32F407内嵌一个以太网控制器，支持媒体独立接口(Media IndependentInterface，MII)和带缓冲DMA接口(Buffered DMA Interface，BDI)，可在半双工或全双工模式下提供10M/100Mbps的以太网接入，在半双工模式下，控制器支持CSMA/CD协议，在全双工模式下支持IEEE802.3MAC控制层协议。因此，STM32F407内部实际上已包含了以太网MAC控制，但并未提供物理层接口，需外接一片物理层芯片以提供以太网的接入通道。本实施例中的单10M/100Mbps高速以太网物理层接口器件为RTL8201，提供MII接口和传统7线制网络接口，可方便的与STM32F407接口。

关于RTL8201的各个引脚的功能描述如下：

TXC引脚，即7引脚，功能为发送时钟：该引脚提供连续时钟信号作为TXD[3：0]和TXEN的时序参考。TXEN引脚，即2引脚，功能为发送使能：该引脚指示目前TXD[3：0]上的4位信号有效。TXD[3：0]引脚，即3,4,5,6引脚，功能为发送数据：当TXEN有效时，MAC随TXC同步送出TXD[3：0]。RXC引脚，即16引脚，功能为接收时钟：该引脚提供连续时钟信号作为RXD[3：0]和RXDV的时序参考，在100Mbps时，RXC的频率为25MHz，10Mbps时为2.5MHz。COL引脚，即1引脚，功能为冲突检测：当检测到冲突时，COL置为高电平。CRS引脚，即23引脚，功能为载波侦听：在非IDEL状态时，该引脚置为高电平。RXDV引脚，即22引脚，功能为接收数据有效：当接收RXD[3：0]上的数据时，该引脚置高电平，接收结束时置低电平。该信号在RXC的上升沿有效。RXD[3：0]引脚，即18,19,20,21引脚，功能为接收数据：该引脚随RXC同步将数据从PHY传送给MAC。RXER引脚，即24引脚，功能为接收错误：当接收数据发生错误时，该引脚置为高电平。MDC引脚，即25引脚，功能为站管理时钟信号：该引脚为MDIO提供同步时钟信号，但可能与TXC和RXC时钟异步，该时钟信号最高可达到2.5MHz。MDIO引脚，即26引脚，功能为站数据输入输出：该引脚提供用于站管理的双向数据信息。X2引脚，即47引脚，功能为25MHz晶振输出：该引脚提供25MHz晶振输出，当X1外接25MHz振荡器时，该引脚必须悬空。X1引脚，即46引脚，功能为25MHz晶振输入：该引脚提供25MHz晶振输入，当外接25MHz振荡器时，该引脚作为输入。由于引脚数量较多其余引脚的功能描述祥见表1，

表1：

由于STM32F407片内已有带MII接口的MAC控制器，而RTL8201也提供了MII接口，各种信号的定义也很明确，因此RTL8201与STM32F407地连接比较简单。实际应用电路图如图6所示。STM32F407的MAC控制器可通过MDC/MDIO管理接口控制多达31个RTL8201，每个RTL8201应有不同的PHY地址(可从00001B到11111B)。当系统复位时，RTL8201锁存引脚9，10，12，13，15的初始状态作为与STM32F407管理接口通信的PHY地址，但该地址不能设为00000B，否则RTL8201进入掉电模式。信号的发送和接收端应通过网络隔离变压器和RJ45接口接入传输媒体，使得所有信号均隔离输出，抗干扰能力较强。

可选的，本实施例的时间服务器还包括联合测试行动小组接口电路；联合测试行动小组接口电路用于实现对时间服务器的内部测试和仿真调试。联合测试行动小组(JointTest Action Group，JTAG)是一种国际标准测试协议，JTAG电路主要用于芯片内部测试及对系统进行仿真、调试，为软件的开发和测试提供了一种简便的方法。JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP(Test Access Port，测试访问接口)，通过专用的JTAG测试工具对内部节点进行测试。通常，可以通过JTAG口外加仿真器对开发的程序的有效性进行简单仿真，也可用于系统编程。JTAG接口一般有两种标准即双列14针和20针，本实施例采用20针的JTAG标准，其管脚定义和接口不再进行详细的表述说明，可参照现有技术进行理解。

图7是存储器电路的第一部分的电路连接原理图，图8是存储器电路的第二部分的电路连接原理图。

进一步地，如图7和图8所示，本实施例的时间服务器还包括存储器接口电路；存储器接口电路包括随机存储器和只读存储器；随机存储器用于构建随机存储系统，只读存储器用于构建代码存储系统，以实现对控制单元1的内部存储的扩展。ARM处理芯片大多不具有存储功能，它所需要的ROM和RAM都要扩展外部存储器而得到，ARM芯片提供专门的数据接口与存储器的连接。为了完成最小系统的设计，本实施例的ROM存储器采用ISSI公司IS37SML01GFLASH存储器，而RAM采用该公司生产的IS61LPS102418BSRAM存储器，以此构建1GB的代码存储系统和2MB的随机存取系统。IS37SML01G是一款单片容量为1GMb(128MB)，工作电压为2.7V-3.6V，采用TSOP管脚封装，spi通讯接口。该芯片仅需3V电压即可完成在系统编程操作。考虑到容量问题和成本问题，本实施例采用该芯片构建FLASH存储器，其管脚连接接口电路如图7所示，芯片详细信息具体为：封装/箱体:TSOP-48，存储容量:1Gbit，接口类型:SPI，组织为：128Mx8，电源电压-最小:2.7V，电源电压-最大:3.6V，电源电流—最大值:30mA，最小工作温度:-40摄氏度，最大工作温度:+85摄氏度，存储类型:NAND，产品:NANDFlash。IS61LPS102418B是一款性价比较高的SRAM存储器，其存储容量为2MB，工作电压3.3V，144脚TSOP封装，它可支持自动刷新和自刷新，具有18位数据宽度，从速度和容量方面考虑，本实施例采用IS61LPS102418B构造RAM存储系统，具体接口电路如7所示。芯片详细信息具体为：存储器类型：SRAM同步，存储容量：18M(1M x 18)，速度：200MHz，接口：并联，电压电源：3.135V～3.465V，工作温度：-40℃～85℃。其详尽的电路连接关系原理图，参照图7和图8进行理解，在本实施例中不再对其每一个引脚的连接关系进行明确说明。

图9是复位电路的电路连接原理图。

如图9所示，进一步地，在上述实施例的基础上，本实施例还包括：复位电路；复位电路包括第一驱动门电路、第二驱动门电路、复位电阻R和复位电容C，其中，第一驱动门电路和第二驱动门电路用于提高复位能力和增强去抖能力，复位电阻R和复位电容C用于确定复位时间。

在本实施例中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。复位电路可由简单的RC电路构成，也可使用其他的相对较复杂，但功能更完善的电路。本实施例的复位电路设计较为简单，其实现原理图如图9所示。当上电初始化时，按RESET处于断开状态，电容C通过电阻R充电，此时第一驱动门电路IC11A输出高复位电平，第二驱动门电路IC11B输出低复位电平，复位时间由电阻和电容的时间常数确定，待电容充电完成，IC11A输出低电平而IC11B输出高电平，当按键闭合时，电容开始放电，两个驱动门回到复位状态。第一驱动门电路和第二驱动门电路在于提高复位电平的负载能力和增强按键的去抖动能力，使复位操作能够正确无误地执行。其各个部件的连接关系参照图9，不再对其进行文字的详细一一介绍。

本实施例的时间服务器完整的结构示意图，如图10所示，其中各个部分以及模块直接用名称进行了说明，而且各个名称在上述实施例中均已做过介绍，因此在本实施例中不再进行一一解释，其均为控制部分、存储器部分、以太网单元部分、通讯接口部分、JTAG接口电路部分和晶振部分的原理图。

可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。

需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

1.一种时间服务器，其特征在于，包括：控制单元、时间接收单元、时间同步单元和以太网单元；

2.根据权利要求1所述的时间服务器，其特征在于，所述以太网单元包括物理层接口：

3.根据权利要求2所述的时间服务器，其特征在于，所述物理层接口包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10/100BASE-TX编码/解码器和双绞线媒体访问单元；

所述10/100BASE-TX编码/解码器执行并串/串并转换；

所述双绞线物理媒体子层为到传输介质的接口；

4.根据权利要求1所述的时间服务器，其特征在于，所述以太网单元还包括网络隔离变压器和模块化插孔；

5.根据权利要求1所述的时间服务器，其特征在于，所述控制单元包括以太网控制器；

6.根据权利要求1所述的时间服务器，其特征在于，所述时间接收单元包括串行接口电路；

7.根据权利要求6所述的时间服务器，其特征在于，所述串行接口电路还用于程序固化和人机交互，以实现对所述时间服务器的开发和调试。

8.根据权利要求1所述的时间服务器，其特征在于，还包括联合测试行动小组接口电路；

9.根据权利要求1所述的时间服务器，其特征在于，还包括存储器接口电路；

所述存储器接口电路包括随机存储器和只读存储器；

10.根据权利要求1所述的时间服务器，其特征在于，还包括复位电路；

所述复位电阻和所述复位电容用于确定复位时间。