CN110660771A - 一种半导体封装中焊点形状的优化结构 - Google Patents

一种半导体封装中焊点形状的优化结构 Download PDF

Info

Publication number
CN110660771A
CN110660771A CN201910952186.3A CN201910952186A CN110660771A CN 110660771 A CN110660771 A CN 110660771A CN 201910952186 A CN201910952186 A CN 201910952186A CN 110660771 A CN110660771 A CN 110660771A
Authority
CN
China
Prior art keywords
solder joint
shape
electronic component
welding spot
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910952186.3A
Other languages
English (en)
Other versions
CN110660771B (zh
Inventor
王毅华
沈乔飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Singapore International Joint Research Institute
Original Assignee
Sino Singapore International Joint Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Singapore International Joint Research Institute filed Critical Sino Singapore International Joint Research Institute
Priority to CN201910952186.3A priority Critical patent/CN110660771B/zh
Publication of CN110660771A publication Critical patent/CN110660771A/zh
Application granted granted Critical
Publication of CN110660771B publication Critical patent/CN110660771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种半导体封装中焊点形状的优化结构，该焊点用于电子组件的封装，位于电子组件中上下两层基板之间，焊点的轴距的尺寸区间为【0.02mm，2mm】，焊点的体积在基板处的中线到边缘由大到小排列，焊点的立体形状呈现为不规则柱体，焊点的截面为圆形或椭圆形，截面面积的大小沿高度变化。该排列方式让每个焊点经历相似的剪切力和力矩；同时每个焊点末端处经历相似的弯曲应力。这将改善半导体组件中焊点的温度循环寿命。本发明在其基础上，细化出更优的焊点形状，进一步降低焊点断裂的发生几率。

Description

一种半导体封装中焊点形状的优化结构
技术领域
本发明涉及半导体封装技术领域，具体涉及一种用于承受温度循环的焊点形状的优化结构。
背景技术
半导体封装是半导体制造中的一个高价值环节。因为焊点具有易于制造和在可靠性测试中有稳定表现的特点，所以用焊点进行互联是半导体封装中最常见的方法。
目前半导体制造主体进行半导体封装的主要做法，是用相同尺寸和形状的焊点以相等的轴距填充夹层。焊点与基板上的金属垫片通过冶炼形成冶金结合，由于表面张力，焊点自然呈桶形。但该做法经温度循环测试发现，存在焊点容易失效的情况。温度循环测试，是对半导体封装焊点的可靠性测试中是最具挑战性的。
在本发明技术方案提出的前期研究中发现，焊点失效的原因在于：基板在温度循环作用下，将发生交变差热膨胀，从而导致夹层中的焊点发生交变剪切变形。该测试条件下，焊点的变形将导致蠕变疲劳作用，从而失效。由于剪切力和力矩的大小沿着电子组件中心到电子组件边缘递增，焊点的蠕变疲劳断裂往往发生在电子组件边缘的焊点。同时由于焊点的圆桶形状也导致应力集中于焊点的扁平端处，造成断裂发生于焊点连接基板的两端。同时，半导体制造主体为提高半导体的性能，趋向于使用更大的电子封装以及更小的焊点，该趋势加剧了焊点失效的几率。
现有技术中一种常用方法(US 6709964)是在焊点与焊点之间填充一些热固性聚合物作为增强元件，减低焊点的剪切变形。但该方法存在以下缺陷：第一，由于填充了热固性聚合物，当电路板组件中某配件出现缺陷时难以局部更换，需丢弃整个电路板组件。第二，由于填充的聚合物相当昂贵，该方法增加了电子组件的成本。第三，由于热固性聚合物的填充是通过毛细作用实现的，填充过程会很长，增加了制造时间，降低了生产效率。
发明内容
本发明的目的是为了解决现有技术中的上述缺陷，提供一种半导体封装中焊点形状的优化结构，让焊点所乘受的剪切力和力矩从电子组件的中线到边缘近乎相等，同时也使焊点的整个外壳所受的应力近乎相等。这能舒缓电子组件的边缘的焊点末端处所承受的应力，减低焊点断裂的发生几率，从而提高焊点在温度循环中的寿命。
本发明的目的可以通过采取如下技术方案达到：
一种半导体封装中焊点形状的优化结构，该焊点用于电子组件的封装，位于电子组件中上下两层基板之间，所述焊点的体积在基板处的中线到边缘由大到小排列，所述焊点的立体形状呈现为不规则柱体。
焊点的体积在基板处的中线到边缘由大到小排列，让每个焊点经历相似的剪切力和力矩；同时每个焊点末端处经历相似的弯曲应力。
进一步地，该焊点用于电子组件的封装，比如芯片与芯片、芯片与封装、封装与封装、封装与板之间电气、热力和机械等互联作用。以分散互联点受力的方法使得半导体封装内的焊点能抵抗温度循环。该焊点的轴距的尺寸区间为【0.02mm，2mm】。
本发明中，焊点又称为互联点，两种称呼可以互换替代使用，意在表明电子组件中一种起连接作用的固定点，需要强调的是，具体称呼上的变化不构成本发明技术方案的保护范围限制。
电子组件中互联点呈现为不规则柱体，不限定为圆柱体，其截面为圆形或椭圆形，截面面积大小沿高度变化。
进一步地，电子组件中互联点的体积V由电子组件中线向电子组件边缘以如下方程式分布:
其中,l是电子组件中线到电子组件边缘的距离，x是距离中线的距离,
Figure BDA0002226097450000032
λx和κs分别为电子组件的平面拉张柔度与剪切柔度,Vo是当x＝l处互联点的体积。
同时，电子组件是一个二维结构，其y-方向(垂直于x方向)的等效剪切体积也由电子组件中线向电子组件边缘以如下方程式分布：
其中,l是电子组件中线到电子组件边缘的距离，y是距离中线的距离,Vyo是当y＝l处互联点的体积。
进一步地，电子组件中互联点的形状由电子组件中线向电子组件边缘，会从桶形过渡到沙漏形状(见图1)。
进一步地，电子组件边缘的互联点的沙漏形状近似：
Figure BDA0002226097450000041
这样焊点的整个外壳经受相同大小的冯米塞斯应力，其中Fτ是互联点所承受的剪切力，h3是互联点的高度,z是距离焊点中间高度的距离(见图1)，rz是z-高度处外层与互联点中线轴之间的距离，σc是互联点材料蠕变疲劳临界应力，其大小取决于焊点经历的循环应变范围。
本发明相对于现有技术具有如下的优点及效果：
本发明通过优化半导体封装中焊点的形状，降低焊点所受的外力，从而延长半导体寿命。
附图说明
图1是本发明中半导体封装中焊点形状的优化结构示意图；
图2是现有技术示意图；
图3是本发明实施例中将电子组件视为三层组件的示意图；
图4是本发明实施例中焊点末端和焊点内部的剪切力和力矩的示意图；
图5是本发明未实施前从电子组件的中间长度到边缘的焊点上的剪切力的分布示意图；
图6显示本发明未实施前焊点的形状和弯曲应力σb不对应的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例公开了一种半导体封装中焊点形状的优化结构，如图3所示，将电子组件视为三层组件，其中焊点夹在基板#1和#2之间。目前的做法是用相同尺寸和形状的焊点以相等的轴距填充夹层。当组件经历温度偏移ΔT时，焊点所承受剪切应力的分布近似于公式
Figure BDA0002226097450000051
其中εT是两基板之间的差热应变,l是中线到电子组件边缘的距离，x是距离中线的距离；
Figure BDA0002226097450000052
λx和κs分别为组件的平面拉张柔度与剪切柔度，公式
Figure BDA0002226097450000053
的准确性已通过有限元分析方法验证。电子组件是一个二维结构，虽然
Figure BDA0002226097450000054
所描述的只是x方向上剪切应力的分布，但在y方向上的剪切应力分布是一样的。
图4显示了由于基板的不同热膨胀所引发的焊点的变形和焊点两端所承受的剪切力，Fτ＝τ*pxpy，其中px和py分别是焊点在x坐标和y坐标上的轴距(如图5所示)。该剪切力在焊点任何截面位置是不变的。同时，旋转平衡要求焊点两端的力矩为M＝Fτh3/2,其中h3是焊点的高度,而在z-截面的力矩为m＝Fτz。
综上所述，在电子组件基板之间发生热失配膨胀的情况下，焊点会承受以下受力:
(1)从中线到组件边缘逐渐增大的剪切力和力矩(如图5所示)；
(2)随着焊点截面积的变化而变化的剪切应力:τz＝Fτ/Az，其中，Az为z高度处焊点的横截面，(如图6所示)；
(3)由焊点两端向内直线减弱的力矩,m＝Fτz，和焊点外层所乘受的弯曲应力，σb＝Fτzrz/Iz,其中rz是z-高度处外层与互联点中线轴之间的距离(如图6所示)，Iz是z-高度处截面的二次矩。如截面为圆形，则弯曲应力为σb＝4Fτz/(πrz 2)。
图5显示，剪切力Fτ和力矩M的分布是不均匀的，且取决于焊点的剪切柔度。图6显示，焊点外层所乘受的弯曲应力,σb,分布不均匀，而这取决于焊点沿不同高度位置的截面面积和截面形状。
本实施例中一种半导体封装中焊点形状的优化结构，该焊点用于电子组件的封装，位于电子组件中上下两层基板之间，其特征在于，所述焊点的体积在基板处的中线到边缘由大到小排列，所述焊点的立体形状呈现为不规则柱体。
其中，焊点的轴距的尺寸区间为【0.02mm，2mm】。
用于承受温度循环的焊点形状的优化结构的技术思路如下：
(1)优化焊点的剪切柔度，使电子组件中从中线到边缘的焊点有更平均的剪切力和力矩分布。
(2)优化焊点的形状，使焊点外层所乘受的应力沿焊点长度有更平均的分布。
实施例二
在本实施例中，基于以上的技术思路，本实施例设计焊点的体积从电子组件中线到边缘作非均匀分布–由大到小。焊点体积V，往x方向的分布为：
Figure BDA0002226097450000071
其中，Vo为当x＝l处的体积。
此时焊点的剪切柔度会是
Figure BDA0002226097450000072
其中κo＝h3 2pxpy/(G3Vo),G3是焊点的剪切模量。焊点上的剪切力会是
Figure BDA0002226097450000073
而端力矩是M＝Fτh3/2。保持节面积pxpy不随x变化，这样剪切力和端力矩两者都不随x方向变化。
同时对于所有焊点，焊点的末端保持相同面积。末端的半径，rend,为
Figure BDA0002226097450000074
此时焊点的形状将从电子组件的中间长度到边缘变化-从圆桶到沙漏。最靠近组件边缘的焊点具有最小的体积,Vo,见以下公式：
Figure BDA0002226097450000075
其中，rz见以下公式：
这组件边缘的沙漏型焊点是个沙漏型。
实施例三
在本实施例中，焊点的体积和末端的面积从电子组件中线到边缘作非均匀分布。焊点的体积V，往x方向的分布为：
Figure BDA0002226097450000077
其中，Vo为当x＝l处的体积。
焊点末端的面积Aend，往x方向的分布为：
Figure BDA0002226097450000081
其中，Aend,l为当x＝l处的焊点末端的面积。当x＝l时,
末端的半径，rend,l,为：
Figure BDA0002226097450000082
此时焊点的形状将从电子组件的中间长度到边缘变化-从圆桶到沙漏。最靠近组件边缘的焊点具有最小的体积,Vo,见以下公式：
Figure BDA0002226097450000083
其中，rz见以下公式：
Figure BDA0002226097450000084
这组件边缘的沙漏型焊点是个沙漏型。
以上实施例是通过改变相应的焊料膏体的体积而成。
上述实施例描述了焊点代表性截面面积沿x方向装配长度的数学最优分布,此数学最优分布也适用于沿y方向的装配长度(在公式中用y替换x)。然而，本发明技术方案不仅限于数学优化设计，还包括由于制造公差和实际考虑而偏离数学优化设计；例如，靠近中线的焊点截面面积可能受到桥接风险的限制。在这种情况下，需限制靠近中线的焊点的截面面积。因此，中长度附近的剪切力将低于理想的强度
Figure BDA0002226097450000085
此时剪切力的分布会更像虚线。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (8)

1.一种半导体封装中焊点形状的优化结构，该焊点用于电子组件的封装，位于电子组件中上下两层基板之间，其特征在于，所述焊点的体积在基板处的中线到边缘由大到小排列，所述焊点的立体形状呈现为不规则柱体。
2.根据权利要求1所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点的轴距的尺寸区间为【0.02mm，2mm】。
3.根据权利要求1所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点的截面为圆形或椭圆形，截面面积的大小沿高度变化。
4.根据权利要求1所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点的体积V由电子组件中线向电子组件边缘以如下方程式分布:
Figure FDA0002226097440000011
其中,l是电子组件中线到电子组件边缘的距离，x是距离中线的距离,
Figure FDA0002226097440000012
λx和κs分别为电子组件的平面拉张柔度与剪切柔度,Vo是当x＝l处互联点的体积。
5.根据权利要求1所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点y-方向的等效剪切体积由电子组件中线向电子组件边缘以如下方程式分布：
Figure FDA0002226097440000013
其中,l是电子组件中线到电子组件边缘的距离，y是距离中线的距离,Vyo是当y＝l处互联点的体积。
6.根据权利要求1所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点的形状由电子组件中线向电子组件边缘，会从桶形过渡到沙漏形状。
7.根据权利要求6所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点的沙漏形状近似如下：
Figure FDA0002226097440000021
其中Fτ是互联点所承受的剪切力，h3是互联点的高度,z是距离焊点中间高度的距离，rz是z-高度处外层与互联点中线轴之间的距离，σc是互联点材料蠕变疲劳临界应力，其大小取决于焊点经历的循环应变范围。
8.根据权利要求1所述的一种半导体封装中焊点形状的优化结构，其特征在于，所述焊点用于芯片与芯片、芯片与封装、封装与封装、封装与板之间电气、热力和机械互联作用。
CN201910952186.3A 2019-10-09 2019-10-09 一种半导体封装中焊点形状的优化结构 Active CN110660771B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910952186.3A CN110660771B (zh) 2019-10-09 2019-10-09 一种半导体封装中焊点形状的优化结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910952186.3A CN110660771B (zh) 2019-10-09 2019-10-09 一种半导体封装中焊点形状的优化结构

Publications (2)

Publication Number Publication Date
CN110660771A true CN110660771A (zh) 2020-01-07
CN110660771B CN110660771B (zh) 2021-03-30

Family

ID=69040189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910952186.3A Active CN110660771B (zh) 2019-10-09 2019-10-09 一种半导体封装中焊点形状的优化结构

Country Status (1)

Country Link
CN (1) CN110660771B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107685A (en) * 1998-09-25 2000-08-22 Sony Corporation Semiconductor part and fabrication method thereof, and structure and method for mounting semiconductor part
CN1512573A (zh) * 2002-12-30 2004-07-14 威宇科技测试封装（上海）有限公司 一种芯片倒装焊封装结构
CN103107152A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于芯片级封装的凸块
CN106384720A (zh) * 2016-10-19 2017-02-08 北京理工大学 一种焊料凸点的制作方法及装置、电子元件
US20190109110A1 (en) * 2017-10-05 2019-04-11 Texas Instruments Incorporated Shaped Interconnect Bumps in Semiconductor Devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107685A (en) * 1998-09-25 2000-08-22 Sony Corporation Semiconductor part and fabrication method thereof, and structure and method for mounting semiconductor part
CN1512573A (zh) * 2002-12-30 2004-07-14 威宇科技测试封装（上海）有限公司 一种芯片倒装焊封装结构
CN103107152A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于芯片级封装的凸块
CN106384720A (zh) * 2016-10-19 2017-02-08 北京理工大学 一种焊料凸点的制作方法及装置、电子元件
US20190109110A1 (en) * 2017-10-05 2019-04-11 Texas Instruments Incorporated Shaped Interconnect Bumps in Semiconductor Devices

Also Published As

Publication number Publication date
CN110660771B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
KR100757345B1 (ko) 플립 칩 패키지 및 그의 제조 방법
US6774474B1 (en) Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US6541857B2 (en) Method of forming BGA interconnections having mixed solder profiles
CN101414594B (zh) 半导体安装用引脚和印制电路板
KR19980041827A (ko) 구조가 강화된 볼 그리드 어레이 반도체 패키지 및 시스템
US20090273905A1 (en) Integrated circuit package and integrated circuit module
JPH1092983A (ja) 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法
KR20140078541A (ko) 패키지 구조 및 패키지 방법
JP6179503B2 (ja) 組電池
CN110660771B (zh) 一种半导体封装中焊点形状的优化结构
US20100216283A1 (en) Electronic device and lead frame
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US5868304A (en) Socketable bump grid array shaped-solder on copper spheres
CN110379792B (zh) 用于温度循环的电子组件焊点
US20040134976A1 (en) Method and system for solder connecting electrical devices
US11094658B2 (en) Substrate, electronic substrate, and method for producing electronic substrate
CN101083245A (zh) 整合被动元件的半导体封装结构
CN103957663A (zh) 一种组装板间中空焊柱垂直互联结构及制作方法
US20010004943A1 (en) Stress accommodation in electronic device interconnect technology for millimeter contact locations
US20110303443A1 (en) Mount structure, electronic apparatus, stress relieving unit, and method of manufacturing stress relieving unit
US7573128B2 (en) Semiconductor module in which a semiconductor package is bonded on a mount substrate
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
CN110854029B (zh) 自然形成的粗短沙漏形焊点的成形工艺
US20240244761A1 (en) Packages with a shortest distance between package connectors and a seating plane of at least 6 mils
TWI849248B (zh) 用於在封裝上施加壓縮力之壓縮負載總成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant