CN110658991A - 多层级单元数据加载优化 - Google Patents

多层级单元数据加载优化 Download PDF

Info

Publication number
CN110658991A
CN110658991A CN201910578663.4A CN201910578663A CN110658991A CN 110658991 A CN110658991 A CN 110658991A CN 201910578663 A CN201910578663 A CN 201910578663A CN 110658991 A CN110658991 A CN 110658991A
Authority
CN
China
Prior art keywords
memory
information
mlc
slc
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910578663.4A
Other languages
English (en)
Inventor
D·A·帕尔默
C·J·雷切
C·比布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110658991A publication Critical patent/CN110658991A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本公开涉及多层级单元数据加载优化。公开包含一种方法的技术，所述方法可包含进入包含存储器装置的设备的第一操作模式；接收指示在所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含配置为多层级单元MLC存储器的第一群组的存储器单元；响应于所述第一信息的接收，将所述第一群组的单元的一部分从配置为MLC存储器转换为配置为单层级单元SLC存储器；在所述存储器装置处接收和存储所述第二信息；和在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置为MLC存储器，同时维持所述第二信息存储于所述存储器装置内。

Description

多层级单元数据加载优化
技术领域
本公开的实施例大体上涉及存储器系统，且更具体来说，涉及优化多层级单元(MLC)存储器中的数据加载。
背景技术
存储器系统可为存储系统，例如固态驱动器(SSD)，并且可包含存储数据的一或多个存储器组件。举例来说，存储器系统可包含例如非易失性存储器装置和易失性存储器装置的存储器装置。一般来说，主机系统可使用存储器系统将数据存储在存储器系统的存储器装置处并且检索存储在存储器系统处的数据。
发明内容
在一个方面中，本公开涉及一种方法，其包括：进入包含存储器装置的设备的第一操作模式；接收指示在所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含配置为多层级单元(MLC)存储器的第一群组的存储器单元；响应于所述第一信息的接收，将所述第一群组的存储器单元的一部分从配置为MLC存储器转换为配置为单层级单元(SLC)存储器；在所述存储器装置处接收和存储所述第二信息；和在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置为MLC存储器，同时维持所述第二信息存储于所述存储器装置内。
在另一方面中，本公开涉及一种存储器电路，其包含：存储器单元，其被配置成提供多层级单元(MLC)存储；和控制器，其以可操作方式耦合到所述存储器单元，所述控制器被配置成执行包括以下的操作：接收包含所述存储器电路的装置的生产模式的指示；接收在所述生产模式期间的后续下载的估计大小，以响应于所述估计大小将所述存储器单元的至少一部分从如MLC存储的操作配置为如单层级单元(SLC)存储的操作；接收对到所述存储器单元的所述后续下载的指引；和在接收到所述装置正在离开所述生产模式的指示后，即刻将所述存储器单元的所述至少部分从如SLC存储的操作重新配置为如MLC存储的操作，同时将被包含为所述后续下载的部分的信息维持在所述存储器单元内。
在又一方面中，本公开涉及一种机器可读媒体，其包括指令，所述指令在由机器执行时致使所述机器执行包括以下各项的操作：接收指示包含存储器装置的设备的生产模式的第一指示；接收指示所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含被配置成操作为多层级单元(MLC)存储器的第一群组的单元；响应于所述第一信息的接收，将所述第一群组的单元的一部分从作为MLC存储器的操作转换为作为单层级单元(SLC)存储器的操作；在所述存储器装置处接收和存储所述第二信息；和在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置成作为MLC存储器操作，同时维持所述第二信息存储于所述存储器装置内。
附图说明
从下文提供的详细描述和本公开的各种实施例的附图将更加全面地理解本公开。
图1说明根据本公开的一些实例的包含存储器系统的实例计算环境。
图2大体说明在生产阶段期间在存储器系统处接收下载并且优化所述下载以节省有价值的生产时间和资源的实例方法200的流程图。
图3图解说明根据本发明的标的物的存储器系统的更快下载速度。
图4说明计算机系统400的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。
具体实施方式
本公开的方面是针对按时间优化到多层级单元(MLC)存储器的信息下载。在某些实例中，可在制造商处下载具有被设计成现场操作电子装置的信息(包含指令)的电子装置或计算环境。此类指令可以是操作系统、被配置成在操作系统上运行的应用程序、供与应用程序或操作系统一起使用的数据或其组合的部分。此类下载操作在电子装置的制造阶段消耗时间和资源并且造成计算系统的成本不固定。因而，先前在制造商处下载到计算环境的信息的每一额外下载可减小计算装置的余量。在生产期间和首次下载之后，可测试、再处理和再测试计算环境。在整个生产阶段保持首次下载的信息可消除成本高的下载事件并且维持计算装置上的较高余量。
在某些实例中，电子装置的存储器系统可包含多层级单元(MLC)技术，例如双层级单元、三层级单元(TLC)，或四层级单元(QLC)。与较早版本的使用例如单层级单元(SLC)技术的电子装置或竞争者装置相比，此类技术允许在不增加电子装置的大小的情况下增加存储器密度。然而，与配置为SLC的存储器相比，对于配置为MLC的存储器，将例如数据图像等大信息块从主机下载到电子装置且更特定地下载到电子装置的存储器可消耗较长时间。
本发明人已认识到用于当从主机下载大量信息到包含MLC存储器的电子装置时节省时间和资源的技术。除了节省时间之外，尤其在生产阶段期间，所述方法还允许在电子装置的后续加热期间例如出于回流目的将数据存储于具MLC能力的存储器的SLC配置的存储器中。在某些实例中，被配置成用于SLC操作的MLC存储器可在回流加热期间比MLC操作提供更稳健性能。在一些实例中，在特定下载大于预期的情况下，SLC配置的存储器可选择性地被重新配置成作为MLC存储器进行操作。
图1说明根据本公开的一些实例的包含存储器系统110的实例计算环境100。存储器系统110可包含媒体，例如存储器装置112A到112N。存储器装置112A到112N可为易失性存储器装置、非易失性存储器装置，或此类的组合。在一些实施例中，存储器系统是存储系统。存储系统的实例是SSD。在一些实施例中，存储器系统110是混合式存储器/存储系统。一般来说，计算环境100可包含使用存储器系统110的主机系统120。在一些实施方案中，主机系统120可将数据写入到存储器系统110和从存储器系统110读取数据。
主机系统120可为例如台式计算机、手提式计算机、网络服务器、移动装置的计算装置，或包含存储器和处理装置的此类计算装置。主机系统120或存储器系统110可包含在例如IoT装置(例如，冰箱或其它电器设备、传感器、电机或启动器、移动通信装置、汽车、无人机等)等支持产品的处理、通信或控制的多种产品中。主机系统120可包含处理器、存储卡读卡器，或在存储器系统110外部的一或多个其它电子装置。主机系统120可包含或耦合到存储器系统110以使得主机系统120可从存储器系统110读取数据或将数据写入到存储器系统110。主机系统120可经由物理主机接口耦合到存储器系统110。如本文中所使用，“耦合到”通常是指组件之间的连接，其可为有线或无线的间接通信连接或直接通信连接(例如，无需中间组件)，包含例如电、光学、磁性等连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、eMMCTM接口等。物理主机接口可用以在主机系统120与存储器系统110之间传输数据。当存储器系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步使用NVM高速(NVMe)接口存取存储器装置112A到112N。物理主机接口可提供用于在存储器系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。
存储器系统110借助于实例示出为包含存储器系统控制器115和媒体，例如存储器装置112A到112N。存储器装置112A到112N可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。非易失性存储器装置的实例包含与非(negative-and，NAND)类型闪存存储器。存储器装置112A到112N中的每一个可包含例如单层级单元(SLC)或多层级单元(MLC)(例如，三层级单元(TLC)或四层级单元(QLC))等存储器单元的一或多个阵列。在一些实施方案中，特定存储器装置可包含存储器单元(例如，具有每单元不同位容量的存储器单元)的SLC部分和MLC部分两者。存储器单元中的每一个可存储供主机系统120使用的数据位(例如，数据块)。虽然描述了非易失性存储器装置，例如NAND类型闪存存储器，但存储器装置112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施方案中，存储器装置112A到112N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁性随机存取存储器(MRAM)、或非(negative-or，NOR)闪存存储器、电可擦除可编程只读存储器(EEPROM)和非易失性存储器单元交叉点阵列。非易失性存储器的交叉点阵列结合可堆叠交叉网格化数据存取阵列可基于体电阻改变执行位存储。另外，与多个基于闪存的存储器相比，交叉点非易失性存储器可执行原地写入操作，其中可在无需事先擦除非易失性存储器单元的情况下编程非易失性存储器单元。此外，存储器装置320的存储器单元可分组为可以指用以存储数据的存储器装置的单元的数个装置、平面、子块、块或页。
在一实例中，存储器系统110可为主机系统120的离散存储器和/或存储装置组件。在其它实例中，存储器系统110可为集成电路(例如，芯片上系统(SOC)等)的部分，其与主机系统120的一或多个其它组件堆叠或以其它方式包含在一起。
媒体装置112A到112N中的每一个可包含管理存储器装置112A到112N的存储器单元的媒体控制器(例如，媒体控制器130A到130N)。
存储器系统110可包含存储器系统控制器115，其可与存储器装置112A到112N通信以执行例如在存储器装置112A到112N处读取数据、写入数据或擦除数据的操作和其它这类操作。存储器系统控制器115可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合等硬件。存储器系统控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。存储器系统控制器115可包含被配置成执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，存储器系统控制器115的本地存储器119包含嵌入式存储器，其被配置成存储用于执行各种过程、操作、逻辑流以及控制存储器系统110的操作的例程(包含处置存储器系统110与主机系统120之间的通信)的指令。在一些实施例中，本地存储器119可包含存储例如存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器系统110已说明为包含存储器系统控制器115，但在本公开的另一个实施例中，存储器系统110可不包含存储器系统控制器115，且可替代地依赖于(例如，外部主机或与存储器系统分开的处理器或控制器提供的)外部控制。
一般来说，存储器系统控制器115可从主机系统120接收命令或操作并且可将所述命令或操作转换成指令或适当命令以达成对存储器装置112A到112N的所要存取。存储器系统控制器115可负责其它操作，例如耗损均衡操作(例如，垃圾收集操作、回收)、差错检测和纠错码(ECC)操作、加密操作、高速缓存操作、块注销，以及与存储器装置112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。存储器系统控制器115还可包括经由物理主机接口与主机系统120通信的主机接口电路。主机接口电路可将从主机系统接收的命令转换成存取存储器装置112A到112N以及将与存储器装置112A到112N相关联的响应转换成主机系统120的信息的命令指令。
在一实例中，存储器系统可包含MLC配置的存储器，且控制器可接收后续下载的指示。在一些实例中，所述指示可指示计算环境100处于生产阶段。此类指示可触发存储器系统控制器分配MLC配置的存储器中的一些作为SLC配置的存储器。一般来说，生产模式状态可指示计算环境更可能遇到作为生产过程的部分的极端环境条件。此类极端条件可包含用于回流、电测试、电磁测试、静电测试或其组合的加热。在生产阶段期间，将信息下载到计算系统会耗费时间和资源。在生产期间下载到计算环境以存储于存储器系统上的信息可包含可在计算环境经历极端条件前后用于测试的操作系统和应用，并且很有可能是最终的计算环境可现场使用的操作系统和应用。因而，为了减小当计算环境经历极端条件时丢失下载的信息的几率，存储器控制器可将后续下载的信息存储于在极端条件下提供最佳性能的存储器版本中。在某些实例中，与MLC配置的存储器相比，当计算环境经历极端条件时，SLC配置的存储器更可靠地用于保留信息。另外，当存储信息时，例如当接收和存储后续下载信息时，SLC配置的存储器可比MLC配置的存储器更快速。
在某些实例中，当计算环境处于生产阶段时，生产状态的指示或单独指示可包含后续生产下载的大小的估计值。基于当配置为MLC存储器时可用的存储器的量，当配置为SLC存储器时可用的存储器的量，以及下载的估计大小，存储器控制器可分配或重新配置MLC存储器的一部分操作为SLC存储器。
举例来说，如果估计待下载的信息的大小小于潜在可用的SLC配置的存储器，那么存储器控制器可将足够的MLC存储器配置为SLC存储器以将后续下载的信息完全保存在仅SLC配置的存储器中。
在某些实例中，如果后续下载的大小大于潜在可用的SLC配置的存储器的总数，那么存储器控制器可确定结合MLC存储器在下载期间提供通往SLC配置的存储器的最大传递输贯量的同时完全存储后续下载的SLC配置的存储器的最优量。此类确定可提供信息的最快速下载，并且同时将大量信息保存在稳健的SLC配置的存储器中。
在某些实例中，下载的信息的实际大小可大于估计的大小。由于下载了超过估计的大小的信息，因此存储器控制器可将SLC配置的存储器重新配置回MLC存储器以为超过所下载信息的估计大小的下载的信息量提供存储容量。
图2大体说明在生产阶段期间在存储器系统处接收下载并且优化所述下载以节省有价值的生产时间和资源的实例方法200的流程图。在201处，存储器系统可接收有关后续生产模式下载的指示或第一信息。在某些实例中，所述第一信息可包含下载的大小的估计值。在203处，响应于所述第一信息，存储器系统可配置MLC存储器的一部分作为SLC存储器以允许更快实现后续下载的至少一部分。分配的SLC的量可取决于多个因素，包括但不限于下载的大小、可用的MLC存储器、最大填充百分比等。在205处，存储器系统可接收下载。在某些实例中，在下载期间，可首次接收下载信息并存储在SLC配置的存储器处。在填充SLC配置的存储器后，接着可根据需要在MLC存储器处接收下载信息。在一些情况下，存储器系统处接收的大小估计值可能不准确。如果估计值较低，那么存储器系统可具有容纳附加下载信息的数个选项。
在某些实例中，最大填充百分比可小于100％，并且可接收额外下载信息并节省到超过最大填充百分比的剩余的开放存储器。在某些实例中，可缓冲SLC配置的存储器中保存的下载信息，在207处，SLC配置的存储器可重新配置为MLC存储器，且缓冲的和额外的下载信息保存到最近配置成的MLC存储器。在一些实例中，可采用用于处置额外下载信息的上述选项的组合。
在209处，系统或计算环境可在下载之后继续进行生产。在某些实例中，计算系统可在后续生产过程期间经历极端环境条件。此类过程可包含但不限于回流焊接。如上文所论述，在生产期间将大量信息从主机下载到计算环境需要专用时间和资源。如果可避免重新加载信息，那么不希望必须进行此类重新加载。为此，上文所论述的生产下载尝试在SLC配置的存储器中维持大量下载信息。SLC配置的存储器通常可在极限环境条件期间比MLC配置的存储器更好地维持信息。因此，对于例如操作系统的图像的生产信息下载，将合理情况下尽可能多的下载生产信息存储在SLC配置的存储器中。在生产模式结束之后，或在离开生产模式的转变期间，在211处，在SLC配置的存储器转换回MLC配置的存储器以提供具有预定存储器容量的计算环境时，下载的数据可同时保留在存储器系统中。
图3图解说明与仅使用MLC配置的存储器的下载相比，根据本发明的标的物的存储器系统的更快下载速度。图表示出使用SLC配置的存储器进行下载的实例存储器系统的下载速度的第一曲线301。此类下载可包含例如在生产期间的系统图像。此类下载可意图在生产之后保留在系统内并且可包含操作系统和相关应用和文件以供现场使用。所述图表示出到仅使用MLC配置的存储器接收和保存图像的存储器的存储器系统的下载的第二曲线302。在所说明的实例中，在所有存储器被配置成用于SLC操作的情况下，图像的大小大于可用存储器。仅使用MLC下载的第二曲线302示出在整个下载过程中非常一致的下载速度。使用SLC配置的存储器进行下载的第一曲线301示出在SLC存储器经填充的下载时间之前高得多的下载速度。一旦SLC配置的存储器经填充，下载就开始填充MLC配置的存储器且下载速度相应地下降。与下载SLC配置的存储器相关联的较高下载速度表示生产阶段的显著时间和资源节约。在某些实例中，由于在额外生产过程例如回流期间，将图像的至少一部分存储在SLC配置的存储器中，因此所述图像与整个图像存储在MLC存储器中相比具有被保留的更大几率。因此，使用SLC配置的存储器可避免额外下载。生产后期，存储器系统可保留图像并且将SLC配置的存储器转换回MLC配置的操作以为用户提供指定的存储器容量。
图4说明计算机系统400的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。在一些实施方案中，计算机系统400可对应于包含或使用存储器系统(例如，图1的存储器系统110)或可用以执行控制器的操作的主机系统(例如，图1的主机系统120)。在替代实施方案中，机器可连接(例如，络连接)到LAN、内联网、外联网或互联网中的其它机器。所述机器可作为对等(或分散式)网络环境中的对等机器，或作为云计算基础设施或环境中的服务器或客户端机器，在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂巢式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的一组指令的任何机器。另外，虽然说明单个机器，但术语“机器”还应包含单独地或共同地执行一个(或多个)指令集以执行本文论述的方法中的任一或多种方法的任一机器集。
实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或RambusDRAM(RDRAM)等)、静态存储器406(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统418，其经由总线430彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定地，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置402被配置成执行用于执行本文中所论述的操作和步骤的指令426。计算机系统400还可包括经由网络420通信的网络接口装置408。
数据存储系统418可包含机器可读存储媒体424(也被称作计算机可读媒体)，其上存储体现本文中所描述的方法或功能中的任一或多个的指令或软件426的一或多个集合。指令426也可在由计算机系统400执行期间完全或至少部分地驻存于主存储器404内和/或处理装置402内，主存储器404和处理装置402还构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储器系统110。
在一个实施方案中，指令426包含实施对应于如下功能性的指令：在生产期间从MLC到SLC重新配置存储器操作以用于下载例如图像等信息，并且在生产之后保存和将SLC存储器重新配置为MLC存储器的存储器操作。虽然机器可读存储媒体424在实例实施方案中展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
关于计算机存储器内的数据位的操作的算法和符号表示呈现先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在本文中，且一般将算法构想为产生所要结果的步骤的自洽序列。这些操作是需要物理量的物理操控的操作。通常但未必，这些量呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。主要出于常用的原因，已证实将这些信号指代为位、值、元素、符号、字符、项、编号等有时是便利的。
然而，应牢记，所有这些和类似术语与适当物理量相关联，且仅为应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的磁盘，包含软性磁盘、光盘、CD-ROM和磁光盘；只读存储器(ROM)；随机存取存储器(RAM)；EPROM；EEPROM；磁卡或光卡；或适合于存储电子指令，并且各自耦合到计算机系统总线的任何类型的媒体。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或所述通用系统可以证明为便于构造用以执行所述方法更加专用的设备。将从下文描述中呈现用于各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可以使用各种编程语言来实施如本文所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上储存有可用以编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，例如计算机)可读的形式存储信息的任何机构。在一些实施方案中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器装置等。
在前述说明书中，本公开的实施方案已经参考其特定的实例实施方案进行描述。将显而易见的是，可在不脱离所附权利要求书中阐述的本公开的实施方案的的更广精神和范围的情况下对其进行各种修改和变化。因此，应在说明性意义上而非限制性意义上看待说明书和图式。
实例
实例1是一种方法，其包括：进入包含存储器装置的设备的第一操作模式；接收指示在所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含配置为多层级单元(MLC)存储器的第一群组的存储器单元；响应于所述第一信息的接收，将所述第一群组的存储器单元的一部分从配置为MLC存储器转换为配置为单层级单元(SLC)存储器；在所述存储器装置处接收和存储所述第二信息；和在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置为MLC存储器，同时维持所述第二信息存储于所述存储器装置内。
在实例2中，根据实例1所述的标的物，其包含在接收和存储所述第二信息之后并且在重新配置所述SLC存储器的所述部分之前，加热所述存储器装置。
在实例3中，根据实例2所述的标的物，其中所述加热包含将所述存储器装置加热到所述存储器装置上或包含所述存储器装置的所述设备的组件上的回焊焊料的热阶特性。
在实例4中，根据实例1-3中的任一实例所述的标的物，其中所述接收所述第一信息包含接收微秒信息的大小的估计值。
在实例5中，根据实例4所述的标的物，其中所述转换包含基于所述第二信息的所述估计大小和所述存储器装置的容量，确定可用于所述第二信息的所述存储的SLC可配置存储器的最大量。
在实例6中，根据实例4-5中的任一实例所述的标的物，其中接收和存储所述第二信息包含：确定所述第二信息的所述估计大小小于所述第二信息的实际大小；在所述第一操作模式期间，将所述SLC存储器的一部分重新配置为MLC存储器，同时维持存储在所述SLC存储器的所述部分上的任何第二信息；和将额外的第二信息接收到所述MLC存储器中。
在实例7中，根据实例1-6中的任一实例所述的标的物，其中所述第一操作模式是制造操作模式。
在实例8中，根据实例1-7中的任一实例所述的标的物，其中所述第二信息包含操作系统。
在实例9中，根据实例1-8中的任一实例所述的标的物，其中所述第二信息包含汽车导航、通信和娱乐操作系统。
在实例10中，根据实例9所述的标的物，其中所述第二信息包含汽车导航、通信或娱乐应用。
在实例11中，根据实例1-10中的任一实例所述的标的物，其中所述第二信息包含汽车诊断操作系统。
在实例12中，根据实例1-11中的任一实例所述的标的物，其中所述MLC存储器包含三层级单元(TLC)存储器。
在实例13中，根据实例1-12中的任一实例所述的标的物，其中所述MLC存储器包含四层级单元(QLC)存储器。
实例14是一种存储器电路，其包含：存储器单元，其被配置成提供多层级单元(MLC)存储；和控制器，其以可操作方式耦合到所述存储器单元，所述控制器被配置成执行包括以下的操作：接收包含所述存储器电路的装置的生产模式的指示；接收在所述生产模式期间的后续下载的估计大小，以响应于所述估计大小将所述存储器单元的至少一部分从如MLC存储的操作配置为如单层级单元(SLC)存储的操作；接收对到所述存储器单元的所述后续下载的指引；和在接收到所述装置正在离开所述生产模式的指示后，即刻将所述存储器单元的所述至少部分从如SLC存储的操作重新配置为如MLC存储的操作，同时将被包含为所述后续下载的部分的信息维持在所述存储器单元内。
在实例15中，根据实例14所述的标的物，其中所述存储器单元被配置成提供三层级单元(TLC)存储。
在实例16中，根据实例14-15中的任一实例所述的标的物，其中所述存储器单元被配置成提供四层级单元(QLC)存储。
实例17是一种机器可读媒体，其包括指令，所述指令在由机器执行时致使所述机器执行包括以下各项的操作：接收指示包含存储器装置的设备的生产模式的第一指示；接收指示所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含被配置成操作为多层级单元(MLC)存储器的第一群组的单元；响应于所述第一信息的接收，将所述第一群组的单元的一部分从作为MLC存储器的操作转换为作为单层级单元(SLC)存储器的操作；在所述存储器装置处接收和存储所述第二信息；和在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置成作为MLC存储器操作，同时维持所述第二信息存储于所述存储器装置内。
在实例18中，根据实例17所述的标的物，其中所述操作另外包括：确定所述第二信息的接收超过与所述第一信息一起接收的大小指示，并且与接收所述第二信息同步地，将所述SLC存储器中的一些重新配置成作为MLC存储器操作以容纳所述第二信息的超过所述大小指示的部分的存储。
在实例19中，根据实例18所述的标的物，其中所述重新配置所述SLC存储器的至少一部分包含将所述SLC存储器的至少一部分重新配置成作为三层级单元(TLC)存储器操作。
实例20是至少一个机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行操作以实施实例1-19中的任一实例。
实例21是一种设备，其包括用以实施实例1-19中的任一实例的装置。
实例22是一种用以实施实例1-19中的任一实例的系统。实例23是一种用以实施实例1-19中的任一实例的方法。

Claims (19)

1.一种方法，其包括：
进入包含存储器装置的设备的第一操作模式；
接收指示在所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含配置为多层级单元MLC存储器的第一群组的存储器单元；
响应于所述第一信息的接收，将所述第一群组的存储器单元的一部分从配置为MLC存储器转换为配置为单层级单元SLC存储器；
在所述存储器装置处接收和存储所述第二信息；和
在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置为MLC存储器，同时维持所述第二信息存储于所述存储器装置内。
2.根据权利要求1所述的方法，其包含在接收和存储所述第二信息之后并且在重新配置所述SLC存储器的所述部分之前，加热所述存储器装置。
3.根据权利要求2所述的方法，其中所述加热包含将所述存储器装置加热到所述存储器装置上或包含所述存储器装置的所述设备的组件上的回焊焊料的热阶特性。
4.根据权利要求1所述的方法，其中所述接收所述第一信息包含接收微秒信息的大小的估计值。
5.根据权利要求4所述的方法，其中所述转换包含基于所述第二信息的所述估计大小和所述存储器装置的容量，确定可用于所述第二信息的所述存储的SLC可配置存储器的最大量。
6.根据权利要求4所述的方法，其中接收和存储所述第二信息包含：
确定所述第二信息的所述估计大小小于所述第二信息的实际大小；
在所述第一操作模式期间，将所述SLC存储器的一部分重新配置为MLC存储器，同时维持存储在所述SLC存储器的所述部分上的任何第二信息；和
将额外的第二信息接收到所述MLC存储器中。
7.根据权利要求1所述的方法，其中所述第一操作模式是制造操作模式。
8.根据权利要求1所述的方法，其中所述第二信息包含操作系统。
9.根据权利要求1所述的方法，其中所述第二信息包含汽车导航、通信和娱乐操作系统。
10.根据权利要求9所述的方法，其中所述第二信息包含汽车导航、通信或娱乐应用。
11.根据权利要求1所述的方法，其中所述第二信息包含汽车诊断操作系统。
12.根据权利要求1所述的方法，其中所述MLC存储器包含三层级单元TLC存储器。
13.根据权利要求1所述的方法，其中所述MLC存储器包含四层级单元QLC存储器。
14.一种存储器电路，其包含：
存储器单元，其被配置成提供多层级单元MLC存储；和
控制器，其以可操作方式耦合到所述存储器单元，所述控制器被配置成执行包括以下的操作：
接收包含所述存储器电路的装置的生产模式的指示；
接收在所述生产模式期间的后续下载的估计大小，以响应于所述估计大小将所述存储器单元的至少一部分从如MLC存储的操作配置为如单层级单元SLC存储的操作；
接收对到所述存储器单元的所述后续下载的指引，和
在接收到所述装置正在离开所述生产模式的指示后，即刻将所述存储器单元的所述至少部分从如SLC存储的操作重新配置为如MLC存储的操作，同时将被包含为所述后续下载的部分的信息维持在所述存储器单元内。
15.根据权利要求14所述的存储器电路，其中所述存储器单元被配置成提供三层级单元TLC存储。
16.根据权利要求14所述的存储器电路，其中所述存储器单元被配置成提供四层级单元QLC存储。
17.一种机器可读媒体，其包括指令，所述指令在由机器执行时致使所述机器执行包括以下各项的操作：
接收指示包含存储器装置的设备的生产模式的第一指示；
接收指示所述存储器装置处的第二信息的后续下载的第一信息，所述存储器装置包含被配置成操作为多层级单元MLC存储器的第一群组的单元；
响应于所述第一信息的接收，将所述第一群组的单元的一部分从作为MLC存储器的操作转换为作为单层级单元SLC存储器的操作；
在所述存储器装置处接收和存储所述第二信息；和
在离开所述第一操作模式后，即刻将所述SLC存储器的至少一部分重新配置成作为MLC存储器操作，同时维持所述第二信息存储于所述存储器装置内。
18.根据权利要求17所述的机器可读媒体，其中所述操作另外包括：
确定所述第二信息的接收超过与所述第一信息一起接收的大小指示，并且与接收所述第二信息同步地，将所述SLC存储器中的一些重新配置成作为MLC存储器操作以容纳所述第二信息的超过所述大小指示的部分的存储。
19.根据权利要求18所述的机器可读媒体，其中所述重新配置所述SLC存储器的至少所述部分包含将所述SLC存储器的至少所述部分重新配置成作为三层级单元TLC存储器操作。
CN201910578663.4A 2018-06-29 2019-06-28 多层级单元数据加载优化 Pending CN110658991A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/024,201 US20200004446A1 (en) 2018-06-29 2018-06-29 Multi-level cell data load optimization
US16/024,201 2018-06-29

Publications (1)

Publication Number Publication Date
CN110658991A true CN110658991A (zh) 2020-01-07

Family

ID=69028737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910578663.4A Pending CN110658991A (zh) 2018-06-29 2019-06-28 多层级单元数据加载优化

Country Status (2)

Country Link
US (1) US20200004446A1 (zh)
CN (1) CN110658991A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11543990B2 (en) * 2020-12-22 2023-01-03 SK Hynix Inc. Data storage apparatus with extended lifespan and operation method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034360A (ko) * 2018-09-21 2020-03-31 에스케이하이닉스 주식회사 내부채널을 통해 서로 간에 연결된 다수의 메모리 시스템을 포함하는 데이터 처리 시스템
US10976942B2 (en) * 2018-10-24 2021-04-13 EMC IP Holding Company LLC Versioning a configuration of data storage equipment
US11182312B2 (en) 2020-04-02 2021-11-23 Micron Technology, Inc. Memory sub-system manufacturing mode
KR20220158372A (ko) * 2021-05-24 2022-12-01 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
KR20230106456A (ko) * 2022-01-06 2023-07-13 삼성전자주식회사 저장 장치 및 이의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266835A (zh) * 2007-01-17 2008-09-17 三星电子株式会社 包含多用户可选编程模式的非易失存储设备及相关的方法
US20100169547A1 (en) * 2008-12-25 2010-07-01 Silicon Motion, Inc. Method for preventing data loss during solder reflow process and memory device using the same
US20150143033A1 (en) * 2013-11-21 2015-05-21 Hyun-Ju Kim Controlling write speed of nonvolatile memory device
US20160070474A1 (en) * 2008-06-18 2016-03-10 Super Talent Technology Corp. Data-Retention Controller/Driver for Stand-Alone or Hosted Card Reader, Solid-State-Drive (SSD), or Super-Enhanced-Endurance SSD (SEED)
US20160284393A1 (en) * 2015-03-27 2016-09-29 Intel Corporation Cost optimized single level cell mode non-volatile memory for multiple level cell mode non-volatile memory
CN108139970A (zh) * 2015-11-16 2018-06-08 桑迪士克科技有限责任公司 用于直接写入多级单元存储器的系统和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266835A (zh) * 2007-01-17 2008-09-17 三星电子株式会社 包含多用户可选编程模式的非易失存储设备及相关的方法
US20160070474A1 (en) * 2008-06-18 2016-03-10 Super Talent Technology Corp. Data-Retention Controller/Driver for Stand-Alone or Hosted Card Reader, Solid-State-Drive (SSD), or Super-Enhanced-Endurance SSD (SEED)
US20100169547A1 (en) * 2008-12-25 2010-07-01 Silicon Motion, Inc. Method for preventing data loss during solder reflow process and memory device using the same
US20150143033A1 (en) * 2013-11-21 2015-05-21 Hyun-Ju Kim Controlling write speed of nonvolatile memory device
US20160284393A1 (en) * 2015-03-27 2016-09-29 Intel Corporation Cost optimized single level cell mode non-volatile memory for multiple level cell mode non-volatile memory
CN108139970A (zh) * 2015-11-16 2018-06-08 桑迪士克科技有限责任公司 用于直接写入多级单元存储器的系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王殿超;潘亮;: "多电平快闪存储器技术及其未来发展", 中国集成电路, no. 11 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11543990B2 (en) * 2020-12-22 2023-01-03 SK Hynix Inc. Data storage apparatus with extended lifespan and operation method thereof

Also Published As

Publication number Publication date
US20200004446A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
CN110658991A (zh) 多层级单元数据加载优化
CN112534393B (zh) 存储器系统中的写入积分的主动返回
CN114981892A (zh) 预读取及读取阈值电压优化
CN111352864B (zh) 快闪存储器持久性高速缓存技术
CN114097033A (zh) 存储器子系统的被取消映射分配单元的管理
US11676664B2 (en) Voltage bin selection for blocks of a memory device after power up of the memory device
CN112805676B (zh) 基于数据总线模式对读取操作和写入操作的调度
US11256443B2 (en) Resource allocation in memory systems based on operation modes
US20210193231A1 (en) Managing read voltage level of data units in a memory device using program-time proximity
CN114174976A (zh) 从多个写入操作模式选择写入操作模式
CN114341985A (zh) 依序slc读取优化
CN117882047A (zh) 使用部分超级块的存储器子系统
CN114724611A (zh) 存储器子系统中的存储器装置的双交错编程
CN112166406B (zh) 管理包含具有不同特性的存储器装置的存储器系统
US20240143232A1 (en) Reduce read command latency in partition command scheduling at a memory device
CN112449693B (zh) 在存储系统的两遍编程之前执行读取操作
CN113093990B (zh) 存储器子系统处的数据块切换
CN112219185B (zh) 基于与存储器装置相关联的架构而配置的选择组件
CN111417933B (zh) 基于偏移的逻辑块映射
WO2022027578A1 (en) Memory overlay using host memory buffer
CN111886650B (zh) 以基于温度的频率对存储器系统的存储器单元执行操作
US11635900B2 (en) Memory sub-system signature generation
US11599300B2 (en) Voltage threshold prediction-based memory management
US12073873B2 (en) Dynamic buffer limit for at-risk data
CN115273925B (zh) 存储器子系统刷新

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240419