CN110635819A - 顺序切换体声波(baw)延迟线环行器 - Google Patents

Abstract

本文中公开了一种顺序切换体声波(BAW)延迟线环行器。环行器电路利用半导体部件来实现，以便为经由单个天线同时进行信号发射和接收提供紧凑、低成本的解决方案。举例来说，所述环行器电路可以包括发射(TX)端口、接收(RX)端口和天线端口。天线切换电路将所述天线端口选择性地耦合到两个或更多个BAW延迟线，并且TX/RX切换电路将所述BAW延迟线选择性地耦合到所述TX端口或所述RX端口。所述BAW延迟线充当存储器以将TX和RX信号存储足够长的时间，以使所述天线切换电路、TX开关和RX开关顺序地切换并且将TX信号从所述TX端口投送到所述天线端口并且将RX信号从所述天线端口投送到所述RX端口。

Description

顺序切换体声波(BAW)延迟线环行器

技术领域

本公开涉及射频(RF)环行器，并且更具体地涉及基于半导体的RF环行器。

背景技术

在射频(RF)收发器系统中，经常使用磁性环行器来实现经由单个天线同时进行信号发射和接收。磁性环行器在发射(TX)端口、天线端口和接收(RX)端口之间投送信号，同时在TX端口与RX端口之间提供隔离。磁性环行器包括永久磁铁，所述永久磁体使信号沿着一个方向传递通过其材料，使得信号从TX端口传播到天线端口并且从天线端口传播到RX端口。

磁性环行器的尺寸与从中传播通过的信号的频率成反比并且对于较低频率的应用可能会变得非常大。因此，宽带RF收发器中的磁性环行器由于使用了较大的永磁体可能体积庞大且价格昂贵。

发明内容

本公开涉及一种顺序切换体声波(BAW)延迟线环行器。环行器电路利用半导体部件来实现，以便为经由单个天线同时进行信号发射和接收提供紧凑、低成本的解决方案。举例来说，所述环行器电路可以包括发射(TX)端口、接收(RX)端口和天线端口。天线切换电路将所述天线端口选择性地耦合到两个或更多个延迟线，并且TX开关和RX开关分别将所述延迟线选择性地耦合到所述TX端口和所述RX端口。所述延迟线充当存储器以将TX和RX信号存储足够长的时间，以使天线切换电路、TX开关和RX开关顺序地切换并且将TX信号从TX端口投送到天线端口并且将RX信号从天线端口投送到RX端口。

所述延迟线中的每一者是BAW延迟线，所述BAW延迟线包括在相对的导电层之间的压电膜，并且可以是BAW谐振器。BAW延迟线提供紧凑存储器，所述紧凑存储器使相应的TX和RX信号至少延迟与天线切换电路、TX开关和RX开关的切换时间一样长的时间。另外，BAW延迟线可以在共同的半导体基板上制作以改善环行器电路的性能、制造和尺寸。

在一个示例性方面中，提供了一种基于半导体的环行器电路。所述基于半导体的环行器电路包括TX端口、RX端口和天线端口。所述基于半导体的环行器电路还包括第一BAW延迟线、第二BAW延迟线和耦合在所述天线端口、所述第一BAW延迟线和所述第二BAW延迟线之间的天线切换电路。所述天线切换电路被配置成将所述天线端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线。所述基于半导体的环行器还包括TX/RX切换电路，所述TX/RX切换电路被配置成将所述TX端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线并且将所述RX端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线。

另一个示例性方面涉及一种射频(RF)收发器。所述RF收发器包括TX处理电路、RX处理电路和天线。所述RF收发器还包括环行器电路，所述环行器电路被配置成同时在所述天线与所述RX处理电路之间交换RX信号并在所述TX处理电路与所述天线之间交换TX信号。所述环行器电路包括第一BAW延迟线、第二BAW延迟线以及耦合在所述天线、所述第一BAW延迟线和所述第二BAW延迟线之间的天线切换电路。所述环行器电路还包括耦合在所述TX处理电路、所述RX处理电路、所述第一BAW延迟线和所述第二BAW延迟线之间的TX/RX切换电路。

另一个示例性方面涉及一种操作RF收发器的方法。所述方法包括将TX处理电路耦合到第一BAW延迟线并且将天线耦合到第二BAW延迟线的操作。所述方法还包括在第一延迟之后，将所述天线耦合到所述第一BAW延迟线并且将接收(RX)处理电路耦合到所述第二BAW延迟线。

本领域技术人员在结合附图阅读以下对优选实施方案的详细描述之后将了解本公开的范围并实现本公开的其他方面。

附图说明

并入本说明书并形成本说明书的一部分的附图示出了本公开的若干方面，并且与描述一起用于阐释本公开的原理。

图1示出了全双工收发器的示例性框图，其中环行器电路将天线耦合到发射(TX)电路和接收(RX)电路；

图2A至图2H示出了在信号同时进入TX端口和天线端口时示例性的基于体声波(BAW)延迟线的环行器电路的操作；

图3A示出了具有三端口、两延迟线配置的另一个示例性的基于BAW延迟线的环行器电路；

图3B示出了图3A的天线切换电路和TX/RX切换电路针对连续时间信号的示例性操作；

图3C示出了具有四端口、两延迟线配置的示例性的基于BAW延迟线的环行器电路；

图3D示出了图3C的天线切换电路和TX/RX切换电路针对连续时间信号的示例性操作；

图4示出了图3C的示例性的基于BAW延迟线的环行器电路的电路图；

图5A示出了图3C和图4的示例性的基于BAW延迟线的环行器电路的电路布局；

图5B示出了图5A的电路布局的另一个视图；

图6示出了图4至图5B的示例性的基于BAW延迟线的环行器电路的响应特性。

具体实施方式

在下文陈述的实施方案呈现了使本领域技术人员能够实践所述实施方案的必要信息并且说明了实践所述实施方案的最好模式。在阅读了依照附图进行的以下描述之后，本领域技术人员将理解本公开的概念并且将认识到本文中未特别说明的这些概念的应用。应理解，这些概念和应用在本公开和所附权利要求书的范围内。

应理解，虽然在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。举例来说，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且，类似地，第二元件可以被称为第一元件。如本文中所使用，术语“和/或”包括相关联的所列出项中的一者或多者的任何和所有组合。

应理解，当一个元件(诸如层、区或基板)被称为“在另一个元件上”或“延伸到另一个元件上”时，所述元件可以直接在所述另一个元件上或直接延伸到所述另一个元件上，或者还可以存在介入元件。相反地，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介入元件。同样地，将理解，当一个元件(诸如层、区或基板)被称为“在另一个元件上方”或延伸“越过”另一个元件时，所述元件可以直接在所述另一个元件上方或直接延伸越过所述另一个元件，或者还可以存在介入元件。相反地，当一个元件被称为“直接在另一个元件上方”或“直接延伸越过另一个元件上”时，不存在介入元件。还将理解，当一个元件被称作“连接”或“耦合”到另一个元件时，所述元件可以直接地连接或耦合到所述另一个元件，或者可以存在介入元件。相反地，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在介入元件。

在本文中可以使用相对术语(诸如“下面”或“上面”或者“上”或“下”或者“水平”或“竖直”)来描述如各图中所示的一个元件、层或区与另一个元件、层或区的关系。将理解，除了各图中绘示的取向之外，这些术语和上文讨论的那些术语还意欲涵盖装置的不同取向。

本文中使用的术语仅用于描述特定实施方案并且不意图限制本公开。如本文中所使用，除非上下文另外清楚地指示，否则单数形式“一”、“一个”、“该”和“所述”也意图包括复数形式。还将理解，术语“包含”和/或“包括”在本文中使用时指明了所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加。

除非另外限定，否则本文中使用的所有术语(包括科技术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解，本文中使用的术语应被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且除非本文中明确地限定，否则将不会以理想化或过于正式的意义来解释。

本公开涉及一种顺序切换体声波(BAW)延迟线环行器。环行器电路利用半导体部件来实现，以便为经由单个天线同时进行信号发射和接收提供紧凑、低成本的解决方案。举例来说，所述环行器电路可以包括发射(TX)端口、接收(RX)端口和天线端口。天线切换电路将天线端口选择性地耦合到两个或更多个延迟线，并且TX开关和RX开关分别将所述延迟线选择性地耦合到TX端口和RX端口。所述延迟线充当存储器以将TX和RX信号存储足够长的时间以使天线切换电路、TX开关和RX开关顺序地切换并且将TX信号从TX端口投送到天线端口并且将RX信号从天线端口投送到RX端口。

所述延迟线中的每一者是BAW延迟线，所述BAW延迟线包括在相对的导电层之间的压电膜，并且可以是BAW谐振器。BAW延迟线提供紧凑存储器，所述紧凑存储器使相应的TX和RX信号至少延迟了与天线切换电路、TX开关和RX开关的切换时间一样长的时间。另外，BAW延迟线可以在共同的半导体基板上制作以改善环行器电路的性能、制造和尺寸。

就此来说，图1示出了全双工收发器10的示例性框图，其中环行器电路12将天线14耦合到TX处理电路16和RX处理电路18。“全双工”收发器10能够使用单个天线14同时进行发射和接收。环行器电路12在TX端口20(耦合到TX处理电路16)、天线端口22(耦合到天线14)和RX端口24(耦合到RX处理电路18)之间投送信号，同时在TX端口20与RX端口24之间提供隔离。为了进行说明，环行器电路12被图示为将进入端口20、22、24中的一者的信号仅投送到下一个顺时针方向的端口20、22、24。因此，进入TX端口20的TX信号被投送到天线端口22，并且进入天线端口22的RX信号被投送到RX端口24。一般来说，环行器电路12不会将信号完全仅投送到下一个顺时针方向的端口20、22、24，而是可能会在具有低的插入损失的情况下在TX端口20与RX端口24之间提供所需量的隔离。

TX处理电路16处理一个或多个射频(RF)发射信号(例如，TX信号)并将所述RF发射信号转发到环行器电路12。在一个示例性方面中，TX处理电路16包括功率放大器(PA)、模/数转换器、调制电路和/或额外的处理电路以产生将通过天线14传播的TX信号。

RX处理电路18经由环行器电路12从天线14接收并处理一个或多个RF接收信号(例如，RX信号)。在一个示例性方面中，RX处理电路18包括低噪声放大器(LNA)、限幅器或其他信号滤波器(例如，低通滤波器、高通滤波器、陷波滤波器)、解调电路、模数转换器和/或额外的处理电路以调节并处理RX信号。

如上文所描述，传统的磁性环行器体积大且价格昂贵。本文中公开的方面涉及收发器10(例如，RF收发器10)，所述收发器包括具有BAW延迟线的基于顺序切换延迟线(SSDL)架构的环行器电路12。基于SSDL架构的环行器电路12是基于半导体的装置，所述基于半导体的装置使用延迟线作为存储器来将TX信号和RX信号存储足够长度时间，以使顺序地激活的开关将TX信号从TX端口20投送到天线端口22并且将RX信号从天线端口22投送到RX端口24。BAW延迟线提供具有较高信号性能的更紧凑的延迟线。

参考图2A至图2H进一步描述了具有BAW延迟线的示例性SSDL环行器电路12的操作。参考图3A至图5B进一步描述了示例性的基于BAW延迟线的环行器电路12。参考图6进一步描述了基于BAW延迟线的环行器电路12的示例性响应特性。

图2A至图2H示出了在信号同时进入TX端口20和天线端口22时示例性的基于BAW延迟线的环行器电路12的操作。环行器电路12包括第一BAW延迟线26和第二BAW延迟线28。天线切换电路30耦合于天线端口22、第一BAW延迟线26和第二BAW延迟线28之间。天线切换电路30被配置成将天线端口22选择性地连接到第一BAW延迟线26或第二BAW延迟线28。

TX/RX切换电路32耦合于TX端口20、RX端口24、第一BAW延迟线26和第二BAW延迟线28之间。TX/RX切换电路32被配置成将TX端口20选择性地连接到第一BAW延迟线26或第二BAW延迟线28并且将RX端口24选择性地连接到第一BAW延迟线26或第二BAW延迟线28。TX/RX切换电路32包括TX开关34和RX开关36。TX开关34和RX开关36被配置成同时切换。就此来说，如图2A至图2E中所示，当TX开关34将TX端口20耦合到第一BAW延迟线26时，RX开关36将RX端口24耦合到第二BAW延迟线28。另外，当TX开关34将TX端口20耦合到第二BAW延迟线28时，RX开关36将RX端口24耦合到第一BAW延迟线26。

第一BAW延迟线26和第二BAW延迟线28充当天线切换电路30与TX/RX切换电路32之间的延迟线。因此，第一BAW延迟线26和第二BAW延迟线28中的每一者将信号延迟时间τ引入到传播通过环行器电路12的信号。在天线切换电路30和TX/RX切换电路32顺序地切换并且在适当的端口20、22、24之间投送所述信号时，信号延迟时间τ用作所述信号的存储器。在一个示例性方面中，信号延迟时间τ大于天线切换电路30和TX/RX切换电路32的切换时间(例如，天线切换电路30、TX开关34和RX开关36的最长切换时间)。

第一BAW延迟线26和第二BAW延迟线28被配置成在目标信号频率范围内引入信号延迟时间τ。在一个示例性方面中，第一BAW延迟线26和/或第二BAW延迟线28可以产生比天线切换电路30和TX/RX切换电路32的切换时间长的信号延迟时间τ。BAW延迟线26、28还可以与天线切换电路30和TX/RX切换电路32一起在共同的半导体基板上建置，导致紧凑的环行器电路12。在一些方面中，BAW延迟线26、28包括BAW谐振器，但这并非是必须的。

更详细地，图2A至图2H示出了为了投送进入TX端口20的周期性的脉冲TX信号(具有周期T)而对环行器电路12进行的顺序切换。环行器电路12的顺序切换还投送同时进入天线端口22的周期性的脉冲RX信号(具有周期T)。

就此来说，图2A绘示了在TX信号的第一脉冲38进入TX端口20并且RX信号的第一脉冲40进入天线端口22时的第一时刻t＝0的环行器电路12。在第一时刻t＝0时，TX/RX切换电路32(例如，TX开关34)将TX端口20耦合到第一BAW延迟线26。另外，天线切换电路30将天线端口22耦合到第二BAW延迟线28。在时刻t＝T/3时，如图2B中绘示，TX信号的第一脉冲38因此经由第一BAW延迟线26来投送。在信号延迟时间τ期间，TX信号的第一脉冲38传播通过(例如，存储于)第一BAW延迟线26。类似地，在信号延迟时间τ期间，RX信号的第一脉冲40传播通过(例如，存储于)第二BAW延迟线28。

继续到图2C，在时刻t＝2T/3时，在第一脉冲38、40传播通过相应的BAW延迟线26、28时，天线切换电路30改变并且将天线端口22耦合到第一BAW延迟线26。以此方式，如图2D中所绘示，到时刻t＝T时，第一BAW延迟线26的信号延迟时间τ已使天线切换电路30能够恰当地投送TX信号的第一脉冲38(例如，将通过图1的天线14辐射)。在不改变TX/RX切换电路32(RX开关36已将RX端口24耦合到第二BAW延迟线28)的情况下，将RX信号的第一脉冲40投送到RX端口24(例如，将通过图1的RX处理电路18处理)。

另外，在时刻t＝T(图2D)时，TX信号的第二脉冲42进入TX端口20，并且RX信号的第二脉冲44进入天线端口22。因为TX/RX切换电路32将TX端口20耦合到第一BAW延迟线26，所以TX信号的第二脉冲42传播通过(例如，存储于)第一BAW延迟线26。另外，因为天线切换电路30将天线端口22耦合到第一BAW延迟线26，所以RX信号的第二脉冲44传播通过(例如，存储于)第一BAW延迟线26。因此，继续到图2E，在时刻t＝4T/3时，在信号延迟时间τ期间，两个脉冲信号42、44传播通过第一BAW延迟线26。

继续到图2F，在时刻t＝5T/3时，在第二脉冲42、44传播通过第一BAW延迟线26时，TX/RX切换电路32改变。TX/RX切换电路32同时切换TX开关34以将TX端口20耦合到第二BAW延迟线28并且切换RX开关36以将RX端口24耦合到第一BAW延迟线26。以此方式，如图2G中所绘示，到时刻t＝2T时，第一BAW延迟线26的信号延迟时间τ已使TX/RX切换电路32能够恰当地投送RX信号的第二脉冲44(例如，将通过图1的RX处理电路18处理)。在不改变天线切换电路30(天线切换电路30已将天线端口22耦合到第一BAW延迟线26)的情况下，将TX信号的第二脉冲42投送到天线端口22(例如，将通过图1的天线14辐射)。

另外，在时刻t＝2T(图2G)时，TX信号的第三脉冲46进入TX端口20，并且RX信号的第三脉冲48进入天线端口22。因为TX/RX切换电路32将TX端口20耦合到第二BAW延迟线28，所以如图2H中所绘示，在时刻t＝7T/3时，在信号延迟时间τ期间，TX信号的第三脉冲46传播通过(例如，存储于)第二BAW延迟线28。另外，因为天线切换电路30将天线端口22耦合到第一BAW延迟线26，所以在信号延迟时间τ期间RX信号的第三脉冲48传播通过(例如，存储于)第一BAW延迟线26。

为了进行上文参考图2A至图2H所描述的恰当地投送TX信号和RX信号的过程，天线切换电路30和TX/RX切换电路32在待投送的每个脉冲38、40、42、44、46、48到达之前完全改变。换句话说，BAW延迟线26、28的信号延迟时间τ需要比天线切换电路30和TX/RX切换电路32的切换时间长。已基于电阻延迟线提出其他SSDL架构(例如，通过传输线)；然而，这些架构需要具有较低信号效能的极大的延迟线。

就此来说，应理解，关于具有周期T的脉冲TX和RX信号，图2A至图2H中所示的环行器电路12的切换定时(例如，T/3、4T/3等)是说明性的。在其他实例中，切换的定时可以改变，只要天线切换电路30和TX/RX切换电路32中的每一者在下一个信号脉冲进入相应的切换电路之前完成切换即可。

在本文中公开的方面中，BAW延迟线26、28提供具有较高的信号性能的紧凑SSDL延迟线。图2A至图2H中所示的环行器电路12的示例性操作可以扩展到连续时间信号，诸如在参考图3A至图3D描述的示例性的基于BAW延迟线的环行器电路12中。参考图4至图5B描述了示例性的基于BAW延迟线的环行器电路12的设计和实现方式。

图3A示出了具有三端口、两延迟线配置的另一个示例性的基于BAW延迟线的环行器电路12。因此，环行器电路12包括在天线切换电路30与TX/RX切换电路32之间的第一BAW延迟线26和第二BAW延迟线28。

天线切换电路30被配置成将天线端口22选择性地连接到第一BAW延迟线26或第二BAW延迟线28。TX/RX切换电路32包括同时切换的TX开关34和RX开关36。TX开关34将TX端口20选择性地耦合到第一BAW延迟线26或第二BAW延迟线28。RX开关36与TX开关34同时地切换，使得在TX开关34将TX端口20耦合到第一BAW延迟线26时，RX开关36将RX端口24耦合到第二BAW延迟线28。在TX开关34将TX端口20耦合到第二BAW延迟线28时，RX开关36也将RX端口24耦合到第一BAW延迟线26。环行器电路12被配置成通过同时切换天线切换电路30和TX/RX切换电路32而在适当的端口20、22、24之间投送TX和RX信号，诸如以上文参考图2A至图2H所描述的方式。

图3B示出了图3A的天线切换电路30和TX/RX切换电路32针对连续时间信号的示例性操作。如图3B中所绘示，BAW延迟线26、28中的每一者各具有信号延迟时间τ＝T。天线切换电路30和TX/RX切换电路32中的每一者以信号延迟时间两倍(2T)的速率来改变位置。TX/RX切换电路32的切换与天线切换电路30偏差了一个信号延迟时间(T)。天线切换电路30、TX开关34和RX开关36的切换时间小于信号延迟时间(T)，使得在待投送的下一个信号传播通过BAW延迟线26、28时，切换完成。

图3C示出了具有四端口、两延迟线配置的示例性的基于BAW延迟线的环行器电路12。因此，环行器电路12包括在天线切换电路30与TX/RX切换电路32之间的第一BAW延迟线26和第二BAW延迟线28。与图3A的示例性环行器电路12相反，天线切换电路30耦合在第一BAW延迟线26、第二BAW延迟线28、天线端口22和负载阻抗50之间。

天线切换电路30包括同时切换的第一天线开关52和第二天线开关54。第一天线开关52将天线端口22选择性地耦合到第一BAW延迟线26或第二BAW延迟线28。第二天线开关54与第一天线开关52同时切换，使得在第一天线开关52将天线端口22耦合到第一BAW延迟线26时，第二天线开关54将负载阻抗50耦合到第二BAW延迟线28。在第一天线开关52将天线端口22耦合到第二BAW延迟线28时，第二天线开关54也将负载阻抗50耦合到第一BAW延迟线26。

负载阻抗50可以通过提供到接地的路径并且防止被隔离的端口20、24反射的信号重新进入环行器电路12来改善TX端口20与RX端口24之间的隔离。可以设置负载阻抗50的值以优化TX端口20与RX端口24之间的隔离。负载阻抗50可以是电阻负载、电容负载、电感负载和/或有源负载。在一些情况中，可以省去负载阻抗50，并且第二天线开关54可以改为提供到接地的直接路径。

图3D示出了图3C的天线切换电路30和TX/RX切换电路32针对连续时间信号的示例性操作。如图3D中所绘示，BAW延迟线26、28中的每一者各具有信号延迟时间τ＝T。天线切换电路30和TX/RX切换电路32中的每一者以信号延迟时间两倍(2T)的速率来改变位置。TX/RX切换电路32的切换与天线切换电路30偏差了一个信号延迟时间(T)。第一天线开关52、第二天线开关54、TX开关34和RX开关36的切换时间小于信号延迟时间(T)，使得在待投送的下一个信号传播通过BAW延迟线26、28时，切换完成。

图4示出了图3C的示例性的基于BAW延迟线的环行器电路12的电路图。环行器电路12包括在天线切换电路30与TX/RX切换电路32之间的第一BAW延迟线26和第二BAW延迟线28。更详细地，TX/RX切换电路32包括同时切换的TX开关34和RX开关36。TX开关34将TX端口20选择性地耦合到第一BAW延迟线26或第二BAW延迟线28。RX开关36将RX端口24选择性地耦合到第一BAW延迟线26或第二BAW延迟线28。

TX开关34还包括第一TX切换元件68和第二TX切换元件70，其中每一者可以是金属氧化物半导体场效应晶体管(MOSFET)或另一种合适的晶体管。第一TX切换元件68耦合在TX端口20与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW1-A。第二TX切换元件70耦合在TX端口20与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW1-B。

RX开关36还包括第一RX切换元件72和第二RX切换元件74，其中每一者可以是MOSFET或另一种合适的晶体管。第一RX切换元件72耦合在RX端口24与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW1-A。第二RX切换元件74耦合在RX端口24与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW1-B。

切换控制信号SW1-A和SW1-B实现了TX开关34和RX开关36的同时切换。一般来说，切换控制信号SW1-B是切换控制信号SW1-A的逻辑逆(其中逻辑高是高于切换元件68、70、72、74的切换阈值并且逻辑低是低于所述切换阈值)。就此来说，在切换控制信号SW1-A为高且切换控制信号SW1-B为低时，第一TX切换元件68和第一RX切换元件72是起作用的，而第二TX切换元件70和第二RX切换元件74是不起作用的。因此，TX开关34将TX端口20耦合到第二BAW延迟线28，并且RX开关36将RX端口24耦合到第一BAW延迟线26。

在切换控制信号SW1-B为高且切换控制信号SW1-A为低时，第二TX切换元件70和第二RX切换元件74是起作用的，而第一TX切换元件68和第一RX切换元件72是不起作用的。因此，TX开关34将TX端口20耦合到第一BAW延迟线26，并且RX开关36将RX端口24耦合到第二BAW延迟线28。

天线切换电路30包括同时切换的第一天线开关52和第二天线开关54。第一天线开关52将天线端口22选择性地耦合到第一BAW延迟线26或第二BAW延迟线28。第二天线开关54将负载阻抗50选择性地耦合到第一BAW延迟线26或第二BAW延迟线28。

第一天线开关52还包括第一天线切换元件76和第二天线切换元件78，其中每一者可以是MOSFET或另一种合适的晶体管。第一天线切换元件76耦合在天线端口22与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW2-A。第二天线切换元件78耦合在天线端口22与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW2-B。

第二天线开关54还包括第三天线切换元件80和第四天线切换元件82，其中每一者可以是MOSFET或另一种合适的晶体管。第三天线切换元件80耦合在负载阻抗50与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW2-A。第四天线切换元件82耦合在负载阻抗50与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW2-B。

切换控制信号SW2-A和SW2-B实现了第一天线开关52和第二天线开关54的同时切换。一般来说，切换控制信号SW2-B是切换控制信号SW2-A的逻辑逆(其中逻辑高是高于天线切换元件76、78、80、82的切换阈值并且逻辑低是低于所述切换阈值)。就此来说，在切换控制信号SW2-A为高且切换控制信号SW2-B为低时，第一天线切换元件76和第三天线切换元件80是起作用的，而第二天线切换元件78和第四天线切换元件82是不起作用的。因此，第一天线开关52将天线端口22耦合到第一BAW延迟线26，并且第二天线开关54将负载阻抗50耦合到第二BAW延迟线28。

在切换控制信号SW2-B为高且切换控制信号SW2-A为低时，第二天线切换元件78和第四天线切换元件82是起作用的，而第一天线切换元件76和第三天线切换元件80是不起作用的。因此，第一天线开关52将天线端口22耦合到第二BAW延迟线28，并且第二天线开关54将负载阻抗50耦合到第一BAW延迟线26。

切换控制信号SW1-A、SW1-B、SW2-A和SW2-B可以从控制电路接收到。在一些实例中，如图4中所绘示，所述控制电路可以与环行器电路12分开。在其他实例中，所述控制电路可以是环行器电路12的另一个部件。所述控制电路可以产生切换控制信号SW1-A、SW1-B、SW2-A和SW2-B，使得环行器电路12执行顺序切换操作，诸如参考图2A至图2H所描述。因此，所述控制电路可以包括被设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或其他可编程逻辑装置、离散门或晶体管逻辑、离散硬件部件或其任何组合。

图5A示出了图3C和图4的示例性的基于BAW延迟线的环行器电路12的电路布局。环行器电路12包括电路基板84，在所述电路基板上设置了各种部件，包括TX端口20、天线端口22和RX端口24。在一个示例性方面中，电路基板84是印刷电路板、柔性电路板或类似的基板，天线切换电路30、TX/RX切换电路32、第一BAW延迟线26和第二BAW延迟线28安装在所述板上。在另一个实例中，电路基板84可以是半导体基板(例如，砷化镓(GaAs)基板或氮化镓(GaN)基板)、印刷电路板、柔性电路板或类似的基板，天线切换电路30、TX/RX切换电路32、第一BAW延迟线26和第二BAW延迟线28形成于所述板上。

转向图5B，示出了图5A的电路布局的另一个视图。如图5B中所绘示，环行器电路12包括在天线切换电路30与TX/RX切换电路32之间的第一BAW延迟线26和第二BAW延迟线28。更详细地，TX/RX切换电路32包括第一TX切换元件68和第二TX切换元件70。第一TX切换元件68耦合在TX端口20(参见图5A)与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW1-A。第二TX切换元件70耦合在TX端口20与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW1-B。

TX/RX切换电路32还包括第一RX切换元件72和第二RX切换元件74。第一RX切换元件72耦合在RX端口24(参见图5A)与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW1-A。第二RX切换元件74耦合在RX端口24与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW1-B。如上文参考图2A至图2H以及图4所描述，切换控制信号SW1-A和SW1-B可以实现第一TX切换元件68、第二TX切换元件70、第一RX切换元件72和第二RX切换元件74的同时切换。

天线切换电路30包括第一天线切换元件76和第二天线切换元件78。第一天线切换元件76耦合在天线端口22(参见图5A)与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW2-A。第二天线切换元件78耦合在天线端口22与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW2-B。

天线切换电路30还包括第三天线切换元件80和第四天线切换元件82。第三天线切换元件80耦合在负载阻抗50与第二BAW延迟线28之间，其中其栅极耦合到切换控制信号SW2-A。第四天线切换元件82耦合在负载阻抗50与第一BAW延迟线26之间，其中其栅极耦合到切换控制信号SW2-B。如上文参考图2A至图2H以及图4所描述，切换控制信号SW2-A和SW2-B可以实现第一天线切换元件76、第二天线切换元件78、第三天线切换元件80和第四天线切换元件82的同时切换。

在一个示例性方面中，天线切换电路30和TX/RX切换电路32可以形成有GaAs和/或GaN晶体管以便具有较高的切换速度(例如，较低切换时间)以为第一BAW延迟线26和第二BAW延迟线28实现较短的信号延迟时间τ。举例来说，使用GaAs或GaN的天线切换电路30和TX/RX切换电路32的切换时间可以在0.5纳秒(ns)到2ns之间。在较高功率的环行器电路12的应用中，切换时间可以在2ns到50ns之间。

就此来说，图6示出了图4至图5B的示例性的基于BAW延迟线的环行器电路12的响应特性。环行器电路12的SSDL线结合了第一BAW延迟线26和第二BAW延迟线28。在一个示例性方面中，各BAW延迟线26、28的信号延迟时间τ可能会超过10ns。在示例性实施方案中，第一BAW延迟线26和第二BAW延迟线28倒装安装于GaAs或GaN开关单片微波集成电路(MMIC)上，所述集成电路的尺寸是3.00毫米(mm)×2.50mm(例如，如图5B中所示的占地面积)。如图6中进一步示出，此实现方式在20兆赫(MHz)带宽上提供13ns到16ns之间的延迟，其中插入损失86在1.25分贝(dB)到1.75dB之间并且TX端口20与RX端口24之间的隔离88大于20dB。

另外，结合了BAW延迟线26、28的环行器电路12可以实现较高的Q因数(导致较低的插入损失)、在较大的RF带宽上操作并处理较大功率的信号。举例来说，在信号延迟时间τ大于10ns的情况下，第一BAW延迟线26和第二BAW延迟线28的占地面积的大小可以在1.50mm×1.50mm到2.25mm×2.25mm之间。环行器电路12可以在高达10GHz的RF带宽上操作。另外，环行器电路12可以提供在1.0到1.5dB之间的插入损失，同时提供在30dB到60dB之间的TX端口20与RX端口24之间的隔离。

本领域技术人员将认识到对本公开的优选实施方案的改进和修改。所有此类改进和修改被认为在本文公开的概念和所附权利要求书的范围内。

Claims (20)

1.一种基于半导体的环行器电路，所述环行器电路包括：

发射(TX)端口；

接收(RX)端口；

天线端口；

第一体声波(BAW)延迟线；

第二BAW延迟线；

天线切换电路，所述天线切换电路耦合在所述天线端口、所述第一BAW延迟线和所述第二BAW延迟线之间并且被配置成将所述天线端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线；和

TX/RX切换电路，所述TX/RX切换电路被配置成：

将所述TX端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线；并且

将所述RX端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线。

2.如权利要求1所述的基于半导体的环行器电路，其中所述基于半导体的环行器电路是全双工环行器。

3.如权利要求1所述的基于半导体的环行器电路，其中所述TX/RX切换电路包括：

TX开关，所述TX开关耦合在所述TX端口、所述第一BAW延迟线和所述第二BAW延迟线之间并且被配置成将所述TX端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线；以及

RX开关，所述RX开关耦合在所述RX端口、所述第一BAW延迟线和所述第二BAW延迟线之间并且被配置成将所述RX端口选择性地连接到所述第一BAW延迟线或所述第二BAW延迟线。

4.如权利要求3所述的基于半导体的环行器电路，其中所述TX开关和所述RX开关被同时切换，使得：

在所述TX开关将所述TX端口耦合到所述第一BAW延迟线时，所述RX开关将所述RX端口耦合到所述第二BAW延迟线；并且

在所述TX开关将所述TX端口耦合到所述第二BAW延迟线时，所述RX开关将所述RX端口耦合到所述第一BAW延迟线。

5.如权利要求1所述的基于半导体的环行器电路，其中所述第一BAW延迟线和所述第二BAW延迟线中的每一者引入比所述天线切换电路的切换时间长的信号延迟时间。

6.如权利要求5所述的基于半导体的环行器电路，其中所述天线切换电路的所述切换时间在0.5纳秒(ns)到50ns之间。

7.如权利要求1所述的基于半导体的环行器电路，其中所述天线切换电路包括半导体开关。

8.如权利要求7所述的基于半导体的环行器电路，其中所述天线切换电路包括基于砷化镓(GaAs)晶体管的开关。

9.如权利要求7所述的基于半导体的环行器电路，其中所述天线切换电路包括基于氮化镓(GaN)晶体管的开关。

10.如权利要求1所述的基于半导体的环行器电路，其中所述天线切换电路包括绝缘体上硅(SOI)。

11.如权利要求1所述的基于半导体的环行器电路，其中所述第一BAW延迟线和所述第二BAW延迟线中的每一者包括BAW谐振器。

12.如权利要求1所述的基于半导体的环行器电路，其中：

所述TX端口耦合到TX处理电路；并且

所述RX端口耦合到RX处理电路。

13.一种射频(RF)收发器，所述射频(RF)收发器包括：

发射(TX)处理电路；

接收(RX)处理电路；

天线；和

环行器电路，所述环行器电路被配置成同时在所述天线与所述RX处理电路之间交换RX信号并在所述TX处理电路与所述天线之间交换TX信号，所述环行器电路包括：

第一体声波(BAW)延迟线；

第二BAW延迟线；

天线切换电路，所述天线切换电路耦合到所述天线、所述第一BAW延迟线和所述第二BAW延迟线之间；和

TX/RX切换电路，所述TX/RX切换电路耦合在所述TX处理电路、所述RX处理电路、所述第一BAW延迟线和所述第二BAW延迟线之间。

14.如权利要求13所述的RF收发器，其中在第一时刻：

所述天线切换电路将来自所述天线的所述RX信号耦合到所述第一BAW延迟线；并且

所述TX/RX切换电路将来自所述TX处理电路的所述TX信号耦合到所述第二BAW延迟线。

15.如权利要求14所述的RF收发器，其中在所述第一时刻之后的第二时刻：

所述天线切换电路将来自所述第一BAW延迟线的所述TX信号耦合到所述天线；并且

所述TX/RX切换电路将来自所述第二BAW延迟线的所述RX信号耦合到所述RX处理电路。

16.如权利要求15所述的RF收发器，其中所述第一BAW延迟线和所述第二BAW延迟线中的每一者在所述第一时刻与所述第二时刻之间引入了信号延迟时间，所述信号延迟时间大于所述天线切换电路的第一切换时间以及所述TX/RX切换电路的第二切换时间。

17.一种操作射频(RF)收发器的方法，所述方法包括：

将发射(TX)处理电路耦合到第一体声波(BAW)延迟线；

将天线耦合到第二BAW延迟线；

在第一延迟之后，将所述天线耦合到所述第一BAW延迟线；以及

在所述第一延迟之后，将接收(RX)处理电路耦合到所述第二BAW延迟线。

18.如权利要求17所述的方法，所述方法还包括：

在所述第一延迟期间将第一TX信号存储于所述第一BAW延迟线中；以及

在所述第一延迟期间将第一RX信号存储于所述第二BAW延迟线中。

19.如权利要求18所述的方法，所述方法还包括：

在所述第一延迟之后的第二延迟期间将第二TX信号存储于所述第一BAW延迟线中；

在所述第一延迟之后的所述第二延迟期间将第二RX信号存储于所述第一BAW延迟线中；

在所述第二延迟之后，将所述天线耦合到所述第一BAW延迟线；以及

在所述第二延迟之后，将所述RX处理电路耦合到所述第一BAW延迟线。

20.如权利要求18所述的方法，所述方法还包括：

在所述第一延迟之后的第二延迟期间将第二TX信号存储于所述第二BAW延迟线中；

在所述第一延迟之后的所述第二延迟期间将第二RX信号存储于所述第一BAW延迟线中；

在所述第二延迟之后，将所述天线耦合到所述第二BAW延迟线；以及

在所述第二延迟之后，将所述RX处理电路耦合到所述第一BAW延迟线。

Images