CN110609157A - 涉及自测试电压调节电路的设备和方法 - Google Patents

涉及自测试电压调节电路的设备和方法 Download PDF

Info

Publication number
CN110609157A
CN110609157A CN201910514657.2A CN201910514657A CN110609157A CN 110609157 A CN110609157 A CN 110609157A CN 201910514657 A CN201910514657 A CN 201910514657A CN 110609157 A CN110609157 A CN 110609157A
Authority
CN
China
Prior art keywords
circuitry
voltage regulator
data
test
logic state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910514657.2A
Other languages
English (en)
Inventor
简-彼得·斯考特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
En Zhi Pu Co Ltd
Original Assignee
En Zhi Pu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by En Zhi Pu Co Ltd filed Critical En Zhi Pu Co Ltd
Publication of CN110609157A publication Critical patent/CN110609157A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种设备实施例包括：电压调节器电路，其提供调节电压供应信号；逻辑状态电路系统；测试控制电路系统；以及供应信号监测电路。逻辑状态电路系统包括逻辑模块，逻辑模块在应用控制自测试模式之间被重新配置，在应用控制自测试模式下，数据被移位通过逻辑模块并同时由调节电压供应信号供电。测试控制电路系统通过致使数据的预定集移位通过逻辑模块来操作控制自测试模式，并通过对电压调节器电路加压而致使逻辑状态电路系统对电压调节器电路加载。供应信号监测电路监测调节电压供应信号的质量参数并提供调节电压供应信号的特性的指示，特性影响电压调节器电路与有缺陷的电路系统相关联的可能性。

Description

涉及自测试电压调节电路的设备和方法
技术领域
各个实施例的方面涉及使用变化的负载条件来自测试电压调节电路。
背景技术
线性电压调节器电路用于维持稳定的电压。举例来说，调节器输出传递装置的电阻根据负载电流而变化，从而产生恒定的电压输出。对于各个实施方案，标准可能要求电压调节电路的参数在各种限度内和/或在所述电路的寿命期间保持如此。
对于多种应用，这些和其它事项已对自测试电压调节电路实施方案提出了挑战。
发明内容
根据本发明的第一方面，提供一种设备，包括：
电压调节器电路，其被配置和布置成提供调节电压供应信号作为电压电源；
逻辑状态电路系统，其包括逻辑模块，所述逻辑模块被配置和布置成在应用模式与控制自测试模式之间被重新配置，在所述应用模式和所述控制自测试模式下，数据响应于时钟信号而被移位通过所述逻辑模块，同时由所述调节电压供应信号供电；
测试控制电路系统，其被配置和布置成通过使用扫描模式致使所述数据的预定集移位通过所述逻辑模块来操作所述控制自测试模式，所述扫描模式通过对所述电压调节器电路加压而致使所述逻辑状态电路系统对所述电压调节器电路加载，其中所述数据的所述预定集致使所述逻辑状态电路系统的所述逻辑模块中的每个逻辑模块针对所述控制自测试模式被练习；以及
供应信号监测电路，其被配置和布置成监测所述调节电压供应信号的至少一个质量参数并作为响应而提供所述调节电压供应信号的特性的指示，所述特性影响所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
在一个或多个实施例中，所述测试控制电路系统和所述供应信号监测电路被合作地配置和布置成在所述控制自测试模式期间使对所述电压调节器电路的压力最大化，同时使用所述供应信号监测电路来测试所述电压调节器电路。
在一个或多个实施例中，所述逻辑模块包括可配置用于在所述控制自测试模式下作为扫描链而操作的多路复用器和触发器，且其中所述测试控制电路系统被进一步配置和布置成通过使所述数据以包括反馈的循环方式移位而致使所述逻辑状态电路系统对所述电压调节器电路加载，其中所述数据被移位通过和离开所述扫描链并回到所述扫描链的输入中，使得在所述控制自测试模式期间正被移位的所述数据开始时，所述数据在所述逻辑状态电路系统中被还原。
在一个或多个实施例中，所述逻辑模块是可配置用于在所述控制自测试模式下操作的扫描链，且其中所述测试控制电路系统被进一步配置和布置成通过使所述数据以包括反馈的循环方式移位而致使所述逻辑状态电路系统极端地对所述电压调节器电路加载，以使得到n个移位时钟循环时通过所述逻辑状态电路系统进行数目n次数据移位，所述逻辑状态电路系统的先前内容被还原。
在一个或多个实施例中，所述测试控制电路系统被进一步配置和布置成通过致使预定义数据样式移位通过所述逻辑状态电路系统而致使所述逻辑状态电路系统对所述电压调节器电路加载，且所述预定义数据样式致使所述逻辑状态电路系统极端地对所述电压调节器电路加载。
在一个或多个实施例中，所述电压调节器电路包括低压差电压调节器(LDO)。
在一个或多个实施例中，所述测试控制电路系统被进一步配置和布置成提供所述时钟信号。
在一个或多个实施例中，所述测试控制电路系统被进一步配置和布置成独立于所述电压调节器电路以及所述逻辑状态电路系统的所述逻辑模块而操作，包括在所述电压调节器电路出故障时操作。
在一个或多个实施例中，所述测试控制电路系统被进一步配置和布置成监测包括所述逻辑模块的所述逻辑状态电路系统的完整性程度。
在一个或多个实施例中，所述供应信号监测电路包括模/数转换器，所述模/数转换器被配置和布置成提供呈数字形式的指示以测量所述调节电压供应信号的所述至少一个质量参数。
在一个或多个实施例中，所述供应信号监测电路包括噪声电平传感器。
在一个或多个实施例中，所述供应信号监测电路包括电压电平检测电路。
在一个或多个实施例中，所述供应信号监测电路被配置和布置成通过监测电力相关特性来测试所述电压调节器电路。
在一个或多个实施例中，所述逻辑模块和所述测试控制电路系统被配置和布置成在所述应用模式期间操作，且其中所述测试控制电路系统被进一步配置和布置成控制所述供应信号监测电路以用于指示所述供应信号监测电路在所述应用模式下操作还是在所述控制自测试模式下操作。
在一个或多个实施例中，所述设备进一步包括另一电压源供应信号，所述另一电压源供应信号在所述控制自测试模式期间向所述测试控制电路系统供应操作电力并在所述电压调节器电路出故障的情况下继续供应所述操作电力。
根据本发明的第二方面，提供一种方法，包括
由设备的电压调节器电路提供调节电压供应信号作为电压电源；
在应用模式与控制自测试模式之间重新配置所述设备的包括逻辑模块的逻辑状态电路系统，在所述应用模式和所述控制自测试模式下，数据响应于时钟信号而被移位通过所述逻辑模块，同时由所述调节电压供应信号供电；
在所述控制自测试模式期间使用扫描模式致使所述数据的预定集移位通过所述逻辑模块，所述扫描模式通过对所述电压调节器电路加压而致使所述逻辑状态电路系统对所述电压调节器电路加载，其中所述数据的所述预定集致使所述逻辑状态电路系统的所述逻辑模块中的每个逻辑模块针对所述控制自测试模式被练习；以及
监测所述调节电压供应信号的至少一个质量参数并作为响应而提供所述调节电压供应信号的特性的指示，所述特性影响所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
在一个或多个实施例中，所述方法进一步包括监测以下电力相关特性中的至少两个电力相关特性：噪声、信号过冲、信号下冲、电压信号稳定时间，以及在最小和/或最大负载电流下的静态电压准确度。
在一个或多个实施例中，所述方法进一步包括存储在所述控制自测试模式期间收集的测试结果，并比较所述测试结果与其它测试结果。
在一个或多个实施例中，所述方法进一步包括比较来自所述控制自测试模式的结果与阈值电平，所述阈值电平对应于所述电压调节器电路的持续操作与有缺陷的电路系统相关联的所述可能性。
在一个或多个实施例中，所述方法进一步包括通过使所述数据以循环方式移位并通过致使预定义数据样式移位通过所述逻辑状态电路系统而致使所述逻辑状态电路系统对所述电压调节器电路加载，所述预定义数据样式致使所述逻辑状态电路系统极端地对所述电压调节器电路加载。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
结合附图考虑以下详细描述，可以更完全地理解各个例子实施例，在附图中：
图1A到图1B示出根据本公开的例子设备；
图2A到图2D示出根据本公开的针对控制自测试模式被练习的数据循环移位的例子；
图3是根据本公开的示出控制自测试模式的例子的图形；且
图4是示出以与图1A到图1B一致的方式实施的类型的设备的一组示例性活动和/或数据流的流程图。
虽然本文中所论述的各个实施例可接受修改和可替换形式，但所述实施例的方面已在附图中作为例子而示出，并将予以详细地描述。然而，应理解，并不意图将本公开限于所描述的特定实施例。相反，意图涵盖落入包括权利要求书中限定的方面的本公开的范围内的所有修改、等效物和可替换方案。另外，如在本申请通篇中所使用的术语“例子”仅用于说明，而非限制。
具体实施方式
本公开的方面被认为适用于涉及自测试电压调节器电路的多种不同类型的设备、系统和方法。在某些实施方案中，本公开的方面已被示出为在通过致使数据移位通过应用逻辑的逻辑模块来自测试电压调节器电路并任选地自测试耦合电力轨的情形中使用时是有益的。在一些实施例中，预定样式为循环，使得数据移位通过和离开扫描链并回到扫描链的输入中，且在正被移位的数据开始时，数据在应用逻辑中被还原。虽然可以通过使用示例性情形的非限制性例子的以下论述来了解各个方面，但未必受到如此限制。
因此，在以下描述中，阐述各种特定细节以描述本文中所呈现的特定例子。然而，对于本领域的技术人员来说应显而易见，可以在没有下文所给出的所有特定细节的情况下实践一个或多个其它例子和/或这些例子的变化。在其它实例中，尚未详细地描述众所周知的特征以免混淆本文中的例子的描述。为了便于说明，可以在不同图式中使用相同的附图标号来指代相同的元件或同一元件的额外实例。此外，尽管在一些情况下可以在个别图中描述方面和特征，但应了解，来自一个图或实施例的特征可以与另一图或实施例的特征组合，即使所述组合未被明确地示出或明确地描述为组合也如此。
电压调节器电路，例如低压差电压调节器(low-dropout voltage regulator，LDO)，可以包括提供独立于负载电流、温度或电压变化的稳定电压的复合电路。举例来说，LDO将输入电压转换为较低供应电压。对于特定应用，电压调节器电路以特定参数值而操作，例如变化的负载电流、在阈值时间(例如，几纳秒)内变化的负载电流、输出电压准确度、输出电压响应于负载变化的最大过冲和/或下冲，以及纹波抑制。在生产时以及在现场，测试参数的质量可能是有益的。相比于其它类型的组件，电压调节器电路可能具有特别高的故障率，如本文中进一步所描述。各种标准可能需要或强制在现场测量性能参数。在一些特定方面，可能有益的是在设备的寿命期间测量电压调节器电路的各种参数，因为性能参数可能会由于电路系统的缺陷和/或老化而随时间变化。根据本公开的实施例包括用于使用内置式自测试(built-in self-test，BIST)来自测试电压调节器电路的设备和方法，且所述自测试可以在控制自测试模式期间定期发生。特定实施例包括使用在控制自测试模式下由逻辑状态电路系统汲取的电流，以通过使数据以循环方式移位来使负载变化，所述循环方式在本文中有时被称作循环扫描。循环扫描使负载跨越电流范围变化，所述电流范围可以是接近应用的电流范围(application-near current range)。使用芯片上供应信号监测电路监测电压调节器的输出。由于供应信号监测电路的位置，可以使用所述设备来另外监测电力轨输出。以此方式，设备可以自测试调节电压供应信号和电力轨的质量。
根据本公开的实施例实现了电压调节电路和/或电力轨的自测试，而无需特定地出于自测试的目的而向集成电路添加额外硬件。举例来说，实施例包括使用现有测试控制、逻辑和供应信号监测电路系统来自测试电压调节器电路和/或电力轨。测试负载可以由应用逻辑形成，所述应用逻辑在生产扫描测试期间被配置为扫描移位寄存器，以及针对在现场执行的控制自测试被配置，并在适当模式下被设置成以期望的动态行为消耗期望的电流。测试控制电路系统(其可以是已经形成集成电路的部分的控制单元)可以在组合和顺序应用逻辑中产生高切换活动性，并因此产生高电流消耗。举例来说，测试控制电路系统将扫描控制信号提供到应用逻辑，扫描控制信号将应用逻辑切换为控制自测试模式。在自测试模式期间，测试控制电路系统可以使数据以循环方式移位通过和离开应用逻辑的扫描链，类似于触发器或锁存器值的扫描移入和移出。虽然使扫描链移位可能会破坏触发器和/或锁存器的原始内容，但可以使用反馈机制以将从扫描链中移出的数据反馈回到扫描链的输入中。在每个扫描链中具有n个触发器或锁存器的情况下，在n个移位时钟循环之后，原始内容被还原。此类数据移位在本文中被称作循环数据移位，或以循环方式的数据移位。
各个实施例涉及一种包括电压调节器电路、逻辑状态电路系统、测试控制电路系统和供应信号监测电路的设备。电压调节器电路为电压供应轨(例如，电力轨)提供调节电压供应信号作为电压电源。逻辑状态电路系统包括逻辑模块，逻辑模块在应用模式与控制自测试模式之间被重新配置。在控制自测试模式下，数据响应于时钟信号而被移位通过逻辑模块，同时由调节电压供应信号供电。测试控制电路系统通过使用扫描模式致使数据的预定集移位通过逻辑模块来操作控制自测试模式(例如，使原始内容移位通过逻辑模块并在逻辑模块中返回，使得经由循环扫描模式还原原始内容)。扫描模式通过对电压调节器电路加压而致使逻辑状态电路系统对电压调节器电路加载。测试控制电路系统还可以提供时钟信号。举例来说，数据的预定集致使逻辑状态电路系统的逻辑模块中的每个逻辑模块针对控制自测试模式被练习。供应信号监测电路监测调节电压供应信号的质量参数并作为响应而提供调节电压供应信号的特性的指示，所述特性影响电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
在更特定的实施例中，测试控制电路系统和供应信号监测电路合作地在控制自测试模式期间对电压调节器电路加压，同时使用供应信号监测电路来测试电压调节器电路。所述压力可以包括最大压力、最小压力或标称压力。举例来说，测试控制电路系统通过使数据移位通过逻辑状态电路系统而致使逻辑状态电路系统对电压调节器电路加载。逻辑状态电路系统可以包括逻辑模块，所述逻辑模块是可以被配置成在控制自测试模式下操作的扫描链。更具体地说，逻辑模块包括在控制自测试模式下作为扫描链而操作的多路复用器和触发器或锁存器。测试控制电路系统通过例如以对电压调节器电路引起负载的预定义样式(例如，循环)使数据移位通过逻辑状态电路系统而致使逻辑状态电路系统对电压调节器电路加载。数据移位可以以包括反馈的循环方式进行，如先前所描述。以循环方式的数据移位致使数据移位通过和离开扫描链并回到扫描链的输入中，使得在正被移位的数据开始时，数据在逻辑状态电路系统中被还原。
供应信号监测电路和/或测试控制电路可以监测逻辑状态电路系统和逻辑模块的电压调节器电路(和任选地，耦合电力轨)的完整性程度，并由此通过监测电力相关特性来测试电压调节器电路。可以仅在控制自测试模式期间(例如，不在应用模式期间)监测电压调节器电路的完整性，例如当应用逻辑被配置为扫描移位寄存器时，如本文中进一步所描述。供应信号监测电路可以包括用于监测调节电压供应的质量参数的模/数转换器(ADC)、电压电平检测电路和/或噪声电平传感器。所述指示可以包括电压调节器电路和/或电力轨具有故障的通知。测试控制电路系统可以独立于电压调节器电路以及逻辑状态电路系统的逻辑模块而操作，使得测试控制电路系统在电压调节器电路出故障时继续操作。举例来说，设备可以包括另一电压源供应信号，所述另一电压源供应信号在控制自测试模式期间向测试控制电路系统供应操作电力并在电压调节器电路和/或电力轨出故障的情况下继续供应操作电力。
逻辑模块和测试控制电路系统在应用模式期间和在控制自测试模式期间操作。测试控制电路系统可以控制供应信号监测电路以用于指示供应信号监测电路在应用模式下操作还是在控制自测试模式下操作。
在各个实施例中，在控制自测试模式期间存储测试结果并收集测试结果，且比较测试结果与其它测试结果和/或阈值。举例来说，可以比较来自控制自测试模式的结果与阈值电平，所述阈值电平对应于电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
现在转到各图，图1A到图1B示出根据本公开的例子设备。本文中所示出的设备，例如图1A和图1B的设备100、112，可以用于在变化的负载条件下和在所述设备在现场时自测试相应电压调节电路和耦合电力轨。
如先前所描述，电压调节器电路可以消耗阈值(例如，大)量的电力，且相比于集成电路的其它组件可能较热。另外，电压调节器电路相比于至少一些其它组件可以较大的尺寸，且更易遭受缺陷。电压调节器电路的边际故障可能会导致电压调节器电路仍然运行，但不是根据本说明书。边际故障可能会导致供应电压过冲(其可能会造成数字逻辑间断)、供应电压下冲(其可能会造成欠压或触发数字逻辑复位)，和/或模拟性能降低(由于输出电压处的噪声电平增加)。因为电压调节器电路，例如LDO，是闭环系统，所以稳定性(例如，相位裕度)取决于负载。对于各种应用，可以使用不同负载条件测试稳定性/相位裕度。另外，在一些实施例中，主电压调节器电路晶体管在集成电路外部，以便保持集成电路外部的电压调节器电路的头部耗散的最大部分。在此类例子实施例中，从集成电路到晶体管的连接的故障率增加了晶体管自身的故障率。另外，如本文中进一步所描述，还可以基于电力轨对负载的拓扑自测试电力轨。
图1A示出根据本公开的例子设备。如所示出，设备100包括电压调节器电路102，电压调节器电路102为电力轨提供调节电压供应信号作为电压电源。设备可以通过利用例如逻辑状态电路系统104的逻辑模块106的应用逻辑作为测试负载来自测试电压调节器电路和/或电力轨，而无需特定地出于自测试的目的而向集成电路添加额外硬件。
逻辑状态电路系统104包括多个逻辑模块106。逻辑状态电路系统104可以在应用模式与控制自测试模式之间被重新配置。在控制自测试模式下，电压调节器电路102(和任选地，电力轨)的内置式自测试是通过以下方式来执行：使数据响应于时钟信号而移位通过逻辑模块106并同时由来自电压调节器电路102的调节电压供应信号供电。电压调节器电路102为电力轨提供调节电压供应信号作为电源，其被提供到逻辑状态电路系统104。逻辑模块106是可配置用于在控制自测试模式下操作的扫描链。如本文中进一步所示出，逻辑模块106可以包括在控制自测试模式下作为扫描链而操作的多路复用器和触发器或锁存器。
测试控制电路系统108将扫描控制信号和时钟信号都提供到逻辑状态电路系统104以用于操作应用模式和控制自测试模式。举例来说，测试控制电路系统108通过使用扫描模式致使数据的预定集移位通过逻辑模块106来操作控制自测试模式。如上文所描述，数据的预定集包括触发器的(原始)内容，其由电路系统在切换到控制自测试模式时所处的状态给出。扫描模式通过对电压调节器电路102加压而致使逻辑状态电路系统104对电压调节器电路102加载。扫描模式可以包括循环扫描模式，如先前所描述。负载可以包括极端负载(例如，使对电压调节器电路102的压力最大化)、标称负载和/或最小负载。预定数据集致使逻辑状态电路系统104的逻辑模块106中的每个逻辑模块针对控制自测试模式被练习。在特定实施例中，数据的预定集以包括反馈的循环方式移位，例如以循环扫描模式移位。举例来说，数据被移位通过和离开扫描链并回到扫描链的输入中，使得在控制自测试模式期间正被移位的数据开始时，数据在逻辑状态电路系统104中被还原。
如先前所描述，数据移位可以包括将被移位通过逻辑电路系统的预定数据样式，其可能会致使逻辑状态电路系统104被极端地、标称地或最小限度地加载。举例来说，测试控制电路系统108通过使数据以循环方式移位以移位通过逻辑状态电路系统104而致使逻辑状态电路系统104对电压调节器电路102加载，所述循环方式致使逻辑状态电路系统104对电压调节器电路102加载。在特定实施例中，数据移位的循环方式包括反馈，使得具有n个触发器或锁存器的逻辑模块到n个移位时钟循环时具有通过逻辑状态电路系统104的n次数据移位，且逻辑状态电路系统104的先前内容被还原。
供应信号监测电路110监测调节电压供应信号的至少一个质量参数。响应于监测，供应信号监测电路110提供调节电压供应信号的特性的指示，所述特性影响电压调节器电路102的持续操作与有缺陷的电路系统相关联的可能性。
测试控制电路系统108和供应信号监测电路110可以合作地在控制自测试模式期间对电压调节电路102提供一种或多种不同类型的压力。举例来说，数据移位可能会致使逻辑状态电路系统104对电压调节器电路102极端地加载、标称地加载或最小限度地加载。在对电压调节器电路102加压时，供应信号监测电路用于测试电压调节器电路102和/或电力轨。
测试控制电路系统108和/或供应信号监测电路110可以监测包括逻辑模块106的逻辑状态电路系统104的电压调节电路102(和电力轨)的完整性程度。举例来说，供应信号监测电路110可以将调节电压供应信号的至少一个质量参数的指示提供到测试控制电路系统108。供应信号监测电路110可以监测调节电压供应信号的电力相关特性以测试电压调节器电路102和/或电源。例子电力相关特性包括噪声、信号过冲、信号下冲、电压信号稳定时间，和/或在最小和/或最大负载电流下的静态电压准确度。如结合图1B进一步所描述和示出，供应信号监测电路110可以包括ADC、噪声电平传感器和/或电压电平检测电路。
在特定实施例中，供应信号监测电路110存储在控制自测试模式期间收集的测试结果，并比较测试结果与其它测试结果和/或阈值。举例来说，供应信号监测电路110可以比较来自控制自测试模式的结果与阈值电平，所述阈值电平对应于电压调节电路102的持续操作与有缺陷的电路系统相关联的可能性。
测试控制电路系统108可以独立于电压调节器电路102以及逻辑状态电路系统104的逻辑模块106而操作。在特定实施例中，测试控制电路系统108在电压调节器电路102出故障时操作。另外，可以了解，逻辑模块106和测试控制电路系统108在应用模式期间操作。举例来说，测试控制电路系统108可以是控制单元，其控制供应信号监测电路110(和逻辑状态电路系统104)并指示在应用模式下操作还是在控制自测试模式下操作。在一些特定实施例中，设备100可以包括另一电压源供应信号，所述另一电压源供应信号在控制自测试模式期间向测试控制电路系统108供应操作电力并可以在电压调节器电路102出故障的情况下继续供应操作电力(例如在应用模式期间)。
图1B示出根据各个实施例的例子设备。图1B所示出的设备112可以包括图1A的设备100，其中更详细地示出了各种电路系统。设备112包括具有电压调节器电路114的集成电路，电压调节器电路114为电力轨116、逻辑状态电路系统118、测试控制电路系统和供应信号监测电路124提供调节电压供应信号，如先前结合图1A所描述。
如所示出，逻辑状态电路系统118可以包括应用逻辑(例如，可扫描逻辑120)，其响应于由测试控制电路系统提供的扫描控制信号而在应用模式与控制自测试模式之间被重新配置。逻辑状态电路系统118包括形成扫描链的多个逻辑模块121-1、121-2、121-3、121-4、121-5、121-N和122。应用逻辑(例如，可扫描逻辑120)可以被配置为扫描移位寄存器以用于生产扫描测试以及用于在现场执行的自测试，来测量电压调节器电路性能。当应用逻辑被配置为扫描移位寄存器时，可以仅在控制自测试模式下(例如，不在应用模式期间)测量和/或监测电压调节器电路114(和电力轨)的完整性。举例来说，在应用模式期间，应用逻辑不被配置为扫描寄存器。逻辑模块可以包括在控制自测试模式下作为扫描链而操作的多路复用器122和触发器或锁存器121-1、121-2、121-3、121-4、121-5、121-N(为了易于参考而在本文中被称作触发器或锁存器121)。
供应信号监测电路124可以包括噪声电平传感器123、电压电平检测电路125和/或ADC 127。在特定实施例中，ADC 127提供呈数字形式的指示以测量调节电压供应信号的至少一个质量参数。
测试控制电路系统可以是控制单元129的部分或包括控制单元129，控制单元129是设备112的部分，例如集成电路，并用于设置时钟信号和扫描控制信号。控制单元129将扫描控制信号和时钟信号提供到逻辑状态电路系统118。扫描控制信号将逻辑状态电路系统118(例如，应用逻辑)切换为扫描模式，例如循环扫描模式。在特定实施例中，在活动时，扫描控制信号用于针对扫描链的每个触发器或锁存器121将扫描移位启用信号设置为1，将(外部)时钟信号路由到扫描链的每个触发器或锁存器121，设置多路复用器122(例如，扫描链循环多路复用器)，并停用触发器或锁存器121的复位。
如图1B所示出，设备112可以使用集成电路上已经可用的硬件，它们是可扫描测试的，并具有用于安全功能的供应监督监测器。硬件可以被添加逻辑来提供实施方案。举例来说，插入标准扫描以用于将被执行的生产扫描测试，且实施扫描链反馈多路复用器。控制单元129可以包括计数器、时钟门控单元、时钟分频器和状态机。计数器对循环扫描运行的整数倍数计数。时钟门控单元将内部或外部时钟门控到可扫描逻辑。时钟分频器提供低频时钟。并且，状态机在高移位频率与低移位频率之间切换，以启动计数器，并在完整序列被执行后就停止BIST运行。上述设备和方法可以实施或使用现有机制以经由控制单元129触发BIST运行并从监测器中进行读取，使得结果是可用的。特定实施方案可以取决于芯片上的现有基础架构。
图2A到图2D示出根据本公开的针对控制自测试模式被练习的数据循环移位的例子。更具体地说，图2A到图2D示出在控制自测试模式下由逻辑状态电路系统的逻辑模块进行的数据循环移位。逻辑状态电路系统是应用逻辑230，例如先前结合图1B所描述。图2A到图2D所示出的应用逻辑230可以是如图1A和图1B所示出的设备100、112的部分。如下文所示出和进一步所描述，响应于应用逻辑230从应用模式被配置到控制自测试模式(例如，当应用模式被中断以便运行BIST以用于测量电压调节器电路性能时)，触发器中的数据按原样被采取，并使用循环扫描模式在扫描链中四处移位。用于对电压调节器电路加压的数据的预定集和/或预定义数据样式是在切换到控制自测试模式时恰好处于扫描链中的数据/样式。仅在处于控制自测试模式时且在应用逻辑230被配置为扫描移位寄存器时，才可以测量电压调节器电路的性能，如先前所描述。
如图2A到图2D所示出，例子应用逻辑230包括两个扫描链和每扫描链三个触发器。具有可扫描逻辑的应用逻辑230包括可扫描逻辑自身231、两个扫描链232和233、用于生产扫描测试的扫描输出234、扫描多路复用器235、用于生产扫描测试的扫描输入236、反馈路径237，以及扫描控制信号238。图2A示出原始触发器内容，其被标记为B1、B2、B3、B4、B5和B6。尽管图2A到图2D的实施例示出了两个扫描链和每链三个触发器，但实施例并不受到如此限制并可以包括各种数目的扫描链、触发器或锁存器。
图2B到图2D示出以预定数据样式移位通过触发器的数据。如所示出，预定数据样式可以包括循环样式，其包括用于使数据移位回到原始内容的反馈路径237。图2B示出第一移位循环，其中先前最右值(例如，如图2A所示出的B3和B6)被移位到扫描链的开始，如图2B所示出。图2C示出第二移位循环，其中数据被向右移位另一位置(例如，B3和B6被移位到中间触发器)。图2D示出第三移位循环，其中原始内容被还原(例如，图2D中的逻辑模块的数据内容与图2A中的内容相同)。
图3是根据本公开的示出控制自测试模式的例子的图形。如先前所描述，控制自测试模式使数据以预定样式移位通过逻辑模块。在特定实施例中，预定样式是循环样式，其包括反馈来还原逻辑模块的原始内容。可以了解，原始内容指代触发器或锁存器在控制自测试之前的数据内容。
图形350示出了例子循环扫描移位频率、负载电流、例如LDO的电压调节器电路、用于BIST循环的输出电压(具有高、低和再次高的负载电流)、应用模式和另一BIST循环。如所示出，在循环扫描测试期间，电流消耗(几乎)与移位时钟频率成比例-因此，改变此频率会允许在广泛范围内改变负载电流。另外，时间轴未必按比例。BIST间隔可能例如采取10μs，并可能每10秒执行一次，但实施例并不受到如此限制。在一些特定实施例中，频率可能与循环扫描中的频率相同，但因为切换活动性(例如，切换节点百分比，在许多循环内求平均)在循环扫描中相比于在应用模式下可能高得多，电流，被称作频率，其为供应电流除以时钟频率的比率，可能更高。在控制自测试模式下的过冲和下冲可能比在应用模式下的过冲和下冲高得多，这是由于负载电流的斜率在控制自测试模式下更陡，且因为最大电流在控制自测试模式下更高。
图4是示出以与图1A到图1B一致的方式实施的类型的设备的一组示例性活动和/或数据流的流程图。如所示出，在460处，由设备的电压调节器电路提供调节电压供应信号作为电压电源。在462处，在应用模式与控制自测试模式之间重新配置设备的包括逻辑模块的逻辑状态电路系统，在应用模式和控制自测试模式下，数据响应于时钟信号而被移位通过逻辑模块，同时由调节电压供应信号供电。举例来说，在464处，可以使用一个或多个控制信号确定设备处于应用模式还是控制自测试模式。响应于设备处于应用模式，在466处，使用与应用相关的扫描模式使数据移位。
响应于确定设备处于控制自测试模式，在468处，使用(测试)扫描模式使数据的预定集移位通过逻辑模块(例如，在扫描移位寄存器处配置的应用逻辑)，所述(测试)扫描模式通过对电压调节器电路加压而致使逻辑状态电路系统对电压调节器电路加载。如先前所描述，数据的预定集致使逻辑状态电路系统的逻辑模块中的每个逻辑模块针对控制自检模式被练习。响应于数据移位，在470处监测调节电压供应信号的至少一个质量参数并在472处提供调节电压供应信号的特性的指示，所述特性影响电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性，如先前所描述。
因此，根据本公开的设备可以用于自测试电压调节电路和/或电力轨，并检测任一组件的边际故障。通过BIST机制测试电压调节器电路可以包括使用汲取可调整电流的测试负载。为了在测试条件与所需应用条件之间留出一些余量，最小电流可以充分地低于最低应用电流，而最大电流可以充分地高于最高应用电流。为了测试电压调节器电路的动态行为，负载可以使用比应用中的斜率高的斜率ΔI/Δt改变其所汲取的电流。
对于测试负载，根据如本文中先前所描述的实施例，负载是由应用逻辑自身形成。在控制自测试模式下设置应用逻辑，使得它以期望的行为消耗期望的电流。与此对比，可以向集成电路添加额外硬件以形成仅用于BIST的仿真负载。虽然仿真负载提供了配置自由的优点，但它使用集成电路的额外区域和设计工作。
可以基于电力轨对负载的拓扑同时测试电力轨。随着由出故障的电力轨分支提供的电路系统出故障，可以立刻看到电力轨的完全故障。可以使用上述控制自测试模式检测边际故障，例如由于弱通孔，且其导致受影响的逻辑模块中的供应电压适度地降低，从而导致数字块中发生偶发性故障或导致模拟块中的性能降低。
各种安全标准可能强制在现场测量性能参数。作为特定例子，汽车安全标准，例如ISO 26262，可能需要特定故障率(Failure In Time，FIT)水平。FIT指代每109操作小时的安全敏感故障数目，其可能不超过特定限度。集成电路制造商可能需要提供证据来证明电路系统保持FIT水平，这可以是基于示出在寿命期间可能出现多少缺陷的过程可靠性数据，和示出这些缺陷中有多少是安全敏感的功能安全概念数据，以及通过功能安全措施可以缓解多少安全相关缺陷。安全相关缺陷的限度可能非常严格。举例来说，它对于ASIL B可以是100FIT且对于ASIL D可以是10FIT。这些比率指代完整系统，然而，每个集成电路被允许仅具有此故障率的分数。在典型的汽车雷达集成电路(integrated circuit，IC)或IC芯片(符合ASIL B；仅考虑硅，不考虑封装)中，标准可能仅需2FIT。
此外，如上所述，集成电路有时在现场操作期间出故障-由于比如NBTI、HCI和TDDB的老化机制，而且由于寿命期间激活的潜在缺陷。比如雷暴中的电压尖峰或客户误处置(例如，维护或维修期间的ESD过压力)的事故是现场集成电路故障的相关原因。通常，部分故障，即，参数故障，可能比完全故障更严重。举例来说，可能立刻识别和反作用于完全故障，而可能不对参数故障如此。根据本公开的实施例可以允许通过BIST测试电压调节电路和/或电力轨的参数，这可以允许符合标准的要求并识别电路系统寿命期间的故障。
更具体地说，根据本公开的设备可以用于生产测试、验证以及现场重复自测试，例如功能检查。细节在很大程度上取决于现有芯片上基础架构和要求。举例来说，可以对于例如在阈值速度(例如，快速)下的负载变化时的过冲和下冲以及在最小和最大负载电流下的静态电压准确度的参数计算针对固定限度的测试。在其它实施例中，不能使用固定测试限度，而是可以测量每个测试结果的值并将其与同一集成电路中的相同电压调节器电路的相应值进行比较。此外，所述设备可以用于存储所确定的质量参数，并将其与加速老化测试(例如，在验证过程中)或特定操作时间(例如，现场寿命期间)确定的质量参数进行比较，可以执行此类自测试来检测参数的缓慢变化。
各个例子实施例涉及例如上文所处理的那些问题和/或可能从关于电压调节器电路依据变化的负载条件进行的自测试的以下公开中变得显而易见的其它问题的问题。
在某些例子实施例中，本公开的方面涉及使用数据循环移位在变化的负载条件下自测试电压调节电路。数据循环移位可以允许电压调节电路和已连接电力轨的自测试，而无需向集成电路添加额外硬件。
在更特定的例子实施例中，一种设备包括电压调节器电路，所述电压调节器电路为电压供应轨(例如，电力轨)提供调节电压供应信号作为电压电源。所述设备进一步包括逻辑状态电路系统、测试控制电路系统和供应信号监测电路。所述逻辑状态电路系统包括逻辑模块，所述逻辑模块在应用模式与控制自测试模式之间被重新配置。在两种模式下，数据响应于时钟信号而被移位通过所述逻辑模块，同时由所述调节电压供应信号供电。所述测试控制电路系统提供所述时钟信号，并通过使用扫描模式致使所述数据的预定集移位通过所述逻辑模块来操作所述控制自测试模式。数据的所述预定集包括触发器或锁存器的内容，其由所述电路系统在切换到所述控制自测试模式时所处的状态给出(例如，在所述控制自测试模式开始时的原始内容)。所述扫描模式通过对所述电压调节器电路加压而致使所述逻辑状态电路系统对所述电压调节器电路加载。所述数据的所述预定集可能会致使所述逻辑状态电路系统的所述逻辑模块中的每个逻辑模块针对所述控制自测试模式被练习。所述供应信号监测电路监测所述调节电压供应信号的质量参数并作为响应而提供所述调节电压供应信号的特性的指示，所述特性影响所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
在更特定的实施例中，所述测试控制电路系统和所述供应信号监测电路合作地在所述控制自测试模式期间对所述电压调节器电路加压，同时使用所述供应信号监测电路来测试所述电压调节器电路。所述压力可以包括最大压力、最小压力或标称压力。所述测试控制电路系统通过使所述数据移位通过所述逻辑状态电路系统而致使所述逻辑状态电路系统对所述电压调节器电路加载。所述逻辑状态电路系统包括逻辑模块，所述逻辑模块是在所述控制自测试模式下操作的扫描链。更具体地说，所述逻辑模块包括在所述控制自测试模式下作为所述扫描链而操作的多路复用器和触发器或锁存器。所述测试控制电路系统通过以对所述电压调节器电路引起所述负载的预定义样式使所述数据移位通过所述逻辑状态电路系统而致使所述逻辑状态电路系统对所述电压调节器电路加载。所述预定义样式包括或指代引起所述触发器或锁存器的原始内容(例如，在切换到所述控制自测试模式时恰好处于所述扫描链中的数据)在所述自测试结束时被还原的循环样式。所述数据可以以包括反馈的循环方式移位，使得在到n个移位时钟循环时通过所述逻辑状态电路系统进行数目n次数据移位的情况下，所述逻辑状态电路系统的先前内容被还原。使所述数据以所述循环方式移位会致使所述数据移位通过和离开所述扫描链并回到所述扫描链的输入中，使得在所述控制自测试模式期间正被移位的所述数据开始时，所述数据在所述逻辑状态电路系统中被还原。
所述供应信号监测电路和/或所述测试控制电路监测所述电压调节器电路以及所述逻辑状态电路系统和逻辑模块的电力轨的完整性程度，并可以通过监测电力相关特性来测试所述电压调节器电路。举例来说，所述供应信号监测电路可以包括用于监测所述调节电压供应的所述质量参数的模/数转换器(analog-to-digital converter，ADC)、电压电平检测电路和/或噪声电平传感器。所述指示可以包括所述电压调节器电路和/或电力轨具有故障的通知。所述测试控制电路系统可以独立于所述电压调节器电路以及所述逻辑状态电路系统的所述逻辑模块而操作，使得所述测试控制电路系统在所述电压调节器电路出故障时继续操作。在更特定的实施例中，所述设备包括另一电压源供应信号，所述另一电压源供应信号在所述控制自测试模式期间向所述测试控制电路系统供应操作电力并在所述电压调节器电路和/或电力轨出故障的情况下继续供应所述操作电力。
在各个实施例中，所述逻辑模块和所述测试控制电路系统在所述应用模式和所述控制自测试模式期间操作。举例来说，所述测试控制电路系统可以控制所述供应信号监测电路以用于指示所述供应信号监测电路在所述应用模式下操作还是在所述控制自测试模式下操作。
许多实施例涉及使用上述设备来操作电压调节器电路的自测试的方法。所述方法可以包括由设备的电压调节器电路提供调节电压供应信号作为电压电源，以及在应用模式与控制自测试模式之间重新配置包括逻辑模块的逻辑状态电路系统，在所述应用模式和所述控制自测试模式下，数据响应于时钟信号而被移位通过所述逻辑模块，同时由所述调节电压供应信号供电。所述方法进一步包括在所述控制自测试模式期间使用扫描模式致使所述数据的预定集移位通过所述逻辑模块，所述扫描模式通过对所述电压调节器电路加压而致使所述逻辑状态电路系统对所述电压调节器电路加载。所述方法进一步包括监测所述调节电压供应信号的至少一个质量参数并作为响应而提供所述调节电压供应信号的特性的指示，所述特性影响所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
可以存储在所述控制自测试模式期间收集的测试结果，并比较所述测试结果与其它测试结果和/或阈值。举例来说，可以比较来自所述控制自测试模式的结果与阈值电平，所述阈值电平对应于所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。在其它实施例中和/或另外，比较所述测试结果与一个或多个阈值。
用于例示朝向的术语，例如上部/下部、左/右、顶部/底部和上方/下方，可以在本文中用于指代如各图中所示出的元件的相对位置。应理解，术语仅用于方便标记，且在实际使用中，所公开的结构的朝向可以不同于各图中所示出的朝向。然而，所述术语不应被认作限制性的。
除非另有指示，否则本领域的技术人员将认识到，如在本说明书(包括权利要求书)中所使用的各种术语意指本领域中的普通意义。举例来说，本说明书描述和/或示出了可用于通过各种电路或电路系统实施所要求的公开的方面，所述电路或电路系统可能被示出为或使用例如块、模块、装置、系统、单元、控制器和/或其它电路类型描述的术语(例如，图1B的附图标号120描绘如本文中所描述的块/模块)。此类电路或电路系统与其它元件一起使用以例示可以在形式或结构、步骤、功能、操作、活动等中如何实行某些实施例。举例来说，在某些上述实施例中，一个或多个模块是被配置和布置成用于实施这些操作/活动的离散逻辑电路或可编程逻辑电路，如可以在图1A和图1B中所示出的方法中实行。在某些实施例中，此类可编程电路是一个或多个计算机电路，包括用于存储和存取将作为一组(或多组)指令而执行(和/或将用作配置数据来定义可编程电路如何执行)的程序的存储器电路系统，且图4所描述的算法或过程由可编程电路使用来执行相关步骤、功能、操作、活动等。取决于应用，指令(和/或配置数据)可以被配置成用于在逻辑电路中实施，其中指令(无论被特性化为目标代码、固件还是软件的形式)存储于存储器(电路)中并可以从存储器(电路)中存取。
基于以上论述和说明，本领域的技术人员将易于认识到，可以对各个实施例作出各种修改和变化，而无需严格地遵循在本文中所示出和描述的示例性实施例和应用。举例来说，如各图中所示例的方法可以涉及以各种次序实行的步骤，其中保持本文中的实施例的一个或多个方面，或可以涉及更少或更多的步骤。举例来说，图1A的设备可以包括图1B的设备。作为另一个例子，图1A到图1B所示出的设备可以实施图4所示出的方法。此类修改并不脱离本公开的各个方面的真实精神和范围，所述方面包括权利要求书中所阐述的方面。

Claims (10)

1.一种设备，其特征在于，包括：
电压调节器电路，其被配置和布置成提供调节电压供应信号作为电压电源；
逻辑状态电路系统，其包括逻辑模块，所述逻辑模块被配置和布置成在应用模式与控制自测试模式之间被重新配置，在所述应用模式和所述控制自测试模式下，数据响应于时钟信号而被移位通过所述逻辑模块，同时由所述调节电压供应信号供电；
测试控制电路系统，其被配置和布置成通过使用扫描模式致使所述数据的预定集移位通过所述逻辑模块来操作所述控制自测试模式，所述扫描模式通过对所述电压调节器电路加压而致使所述逻辑状态电路系统对所述电压调节器电路加载，其中所述数据的所述预定集致使所述逻辑状态电路系统的所述逻辑模块中的每个逻辑模块针对所述控制自测试模式被练习；以及
供应信号监测电路，其被配置和布置成监测所述调节电压供应信号的至少一个质量参数并作为响应而提供所述调节电压供应信号的特性的指示，所述特性影响所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
2.根据权利要求1所述的设备，其特征在于，所述测试控制电路系统和所述供应信号监测电路被合作地配置和布置成在所述控制自测试模式期间使对所述电压调节器电路的压力最大化，同时使用所述供应信号监测电路来测试所述电压调节器电路。
3.根据权利要求1所述的设备，其特征在于，所述逻辑模块包括可配置用于在所述控制自测试模式下作为扫描链而操作的多路复用器和触发器，且其中所述测试控制电路系统被进一步配置和布置成通过使所述数据以包括反馈的循环方式移位而致使所述逻辑状态电路系统对所述电压调节器电路加载，其中所述数据被移位通过和离开所述扫描链并回到所述扫描链的输入中，使得在所述控制自测试模式期间正被移位的所述数据开始时，所述数据在所述逻辑状态电路系统中被还原。
4.根据权利要求1所述的设备，其特征在于，所述逻辑模块是可配置用于在所述控制自测试模式下操作的扫描链，且其中所述测试控制电路系统被进一步配置和布置成通过使所述数据以包括反馈的循环方式移位而致使所述逻辑状态电路系统极端地对所述电压调节器电路加载，以使得到n个移位时钟循环时通过所述逻辑状态电路系统进行数目n次数据移位，所述逻辑状态电路系统的先前内容被还原。
5.根据权利要求1所述的设备，其特征在于，所述测试控制电路系统被进一步配置和布置成通过致使预定义数据样式移位通过所述逻辑状态电路系统而致使所述逻辑状态电路系统对所述电压调节器电路加载，且所述预定义数据样式致使所述逻辑状态电路系统极端地对所述电压调节器电路加载。
6.一种方法，其特征在于，包括
由设备的电压调节器电路提供调节电压供应信号作为电压电源；
在应用模式与控制自测试模式之间重新配置所述设备的包括逻辑模块的逻辑状态电路系统，在所述应用模式和所述控制自测试模式下，数据响应于时钟信号而被移位通过所述逻辑模块，同时由所述调节电压供应信号供电；
在所述控制自测试模式期间使用扫描模式致使所述数据的预定集移位通过所述逻辑模块，所述扫描模式通过对所述电压调节器电路加压而致使所述逻辑状态电路系统对所述电压调节器电路加载，其中所述数据的所述预定集致使所述逻辑状态电路系统的所述逻辑模块中的每个逻辑模块针对所述控制自测试模式被练习；以及
监测所述调节电压供应信号的至少一个质量参数并作为响应而提供所述调节电压供应信号的特性的指示，所述特性影响所述电压调节器电路的持续操作与有缺陷的电路系统相关联的可能性。
7.根据权利要求6所述的方法，其特征在于，进一步包括监测以下电力相关特性中的至少两个电力相关特性：噪声、信号过冲、信号下冲、电压信号稳定时间，以及在最小和/或最大负载电流下的静态电压准确度。
8.根据权利要求6所述的方法，其特征在于，进一步包括存储在所述控制自测试模式期间收集的测试结果，并比较所述测试结果与其它测试结果。
9.根据权利要求6所述的方法，其特征在于，进一步包括比较来自所述控制自测试模式的结果与阈值电平，所述阈值电平对应于所述电压调节器电路的持续操作与有缺陷的电路系统相关联的所述可能性。
10.根据权利要求6所述的方法，其特征在于，进一步包括通过使所述数据以循环方式移位并通过致使预定义数据样式移位通过所述逻辑状态电路系统而致使所述逻辑状态电路系统对所述电压调节器电路加载，所述预定义数据样式致使所述逻辑状态电路系统极端地对所述电压调节器电路加载。
CN201910514657.2A 2018-06-15 2019-06-13 涉及自测试电压调节电路的设备和方法 Pending CN110609157A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/009,836 2018-06-15
US16/009,836 US10823787B2 (en) 2018-06-15 2018-06-15 Apparatuses and methods involving self-testing voltage regulation circuits

Publications (1)

Publication Number Publication Date
CN110609157A true CN110609157A (zh) 2019-12-24

Family

ID=66655176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910514657.2A Pending CN110609157A (zh) 2018-06-15 2019-06-13 涉及自测试电压调节电路的设备和方法

Country Status (3)

Country Link
US (1) US10823787B2 (zh)
EP (1) EP3584594B1 (zh)
CN (1) CN110609157A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115033043A (zh) * 2021-03-03 2022-09-09 圣邦微电子（北京）股份有限公司 低压差线性稳压器的测试装置
CN113627109B (zh) * 2021-07-09 2023-07-07 成都思科瑞微电子股份有限公司 一种soc芯片系统老化实验方法
US11892520B2 (en) * 2022-03-28 2024-02-06 Changxin Memory Technologies, Inc. Method and device for power supply mapping detection, electronic device, and medium

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
CN101470154A (zh) * 2007-12-28 2009-07-01 北京机械工业学院 耐压测试系统
US20100315065A1 (en) * 2009-06-16 2010-12-16 Durston Thomas W Wideband high impendance bridging module
US20130219238A1 (en) * 2012-02-21 2013-08-22 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
CN103592593A (zh) * 2012-08-13 2014-02-19 亚德诺半导体股份有限公司 用于系统内扫描测试的半导体电路和方法
US20150377981A1 (en) * 2012-04-06 2015-12-31 Dialog Semiconductor Gmbh Novel On-Chip Test Technique for Low Drop-Out Regulators
US20160238655A1 (en) * 2015-02-17 2016-08-18 Freescale Semiconductor, Inc. Enhanced status monitor for scan testing
CN107202953A (zh) * 2016-03-16 2017-09-26 意法半导体(格勒诺布尔2)公司 在运行时间期间支持逻辑自测试模式引入的扫描链电路
US20180059177A1 (en) * 2016-08-31 2018-03-01 Freescale Semiconductor, Inc. Scan circuitry with iddq verification
US9933802B1 (en) * 2017-03-31 2018-04-03 Nxp Usa, Inc. Systems and methods for built-in self test of low dropout regulators

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054057B2 (en) 2008-05-16 2011-11-08 Texas Instruments Incorporated Low dropout regulator testing system and device
US9081063B2 (en) 2010-11-22 2015-07-14 Texas Instruments Incorporated On-chip IR drop detectors for functional and test mode scenarios, circuits, processes and systems
US8614571B2 (en) 2011-11-18 2013-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for on-chip sampling of dynamic IR voltage drop
US9606595B2 (en) * 2011-12-30 2017-03-28 Intel Corporation Microprocessor-assisted auto-calibration of voltage regulators
US9285424B2 (en) * 2014-07-25 2016-03-15 Freescale Semiconductor,Inc. Method and system for logic built-in self-test

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
CN101470154A (zh) * 2007-12-28 2009-07-01 北京机械工业学院 耐压测试系统
US20100315065A1 (en) * 2009-06-16 2010-12-16 Durston Thomas W Wideband high impendance bridging module
US20130219238A1 (en) * 2012-02-21 2013-08-22 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
US20150377981A1 (en) * 2012-04-06 2015-12-31 Dialog Semiconductor Gmbh Novel On-Chip Test Technique for Low Drop-Out Regulators
CN103592593A (zh) * 2012-08-13 2014-02-19 亚德诺半导体股份有限公司 用于系统内扫描测试的半导体电路和方法
US20160238655A1 (en) * 2015-02-17 2016-08-18 Freescale Semiconductor, Inc. Enhanced status monitor for scan testing
CN107202953A (zh) * 2016-03-16 2017-09-26 意法半导体(格勒诺布尔2)公司 在运行时间期间支持逻辑自测试模式引入的扫描链电路
US20180059177A1 (en) * 2016-08-31 2018-03-01 Freescale Semiconductor, Inc. Scan circuitry with iddq verification
US9933802B1 (en) * 2017-03-31 2018-04-03 Nxp Usa, Inc. Systems and methods for built-in self test of low dropout regulators

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李兆麟, 叶以正, 毛志刚: "基于多扫描链的内建自测试技术中的测试向量生成", 计算机学报, no. 04, 12 April 2001 (2001-04-12) *
潘红兵;尹明;孙金明;: "硬件复用的内建自测试结构设计", 计算机测量与控制, no. 02, 25 February 2015 (2015-02-25) *

Also Published As

Publication number Publication date
US20190383883A1 (en) 2019-12-19
EP3584594B1 (en) 2022-12-14
EP3584594A1 (en) 2019-12-25
US10823787B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
CN110609157A (zh) 涉及自测试电压调节电路的设备和方法
US8614571B2 (en) Apparatus and method for on-chip sampling of dynamic IR voltage drop
CN109541431B (zh) 用于生产测试和调试的集成电路的电压水平监测
US11703400B2 (en) Adaptive method for calibrating multiple temperature sensors on a single semiconductor die
Kundu et al. Trends in manufacturing test methods and their implications
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
US20220276302A1 (en) System and method for parallel testing of electronic device
CN114509617A (zh) 电子设备的自诊断装置
CN111220895B (zh) 集成电路测试设备
US8898530B1 (en) Dynamic built-in self-test system
US10425068B1 (en) Self-testing of an analog mixed-signal circuit using pseudo-random noise
US7847574B2 (en) Semiconductor device
US9213059B2 (en) Using test elements of an integrated circuit for integrated circuit testing
US10310007B2 (en) Semiconductor apparatus and system
US7565582B2 (en) Circuit for testing the AC timing of an external input/output terminal of a semiconductor integrated circuit
US6476631B1 (en) Defect screening using delta VDD
US9103877B2 (en) Apparatus and method for IDDQ tests
US20230168295A1 (en) Circuits and techniques for predicting end of life based on in situ monitors and limit values defined for the in situ monitors
Khasawneh Reducing the Production Cost of Semiconductor Chips Using (Parallel and Concurrent) Testing and Real-Time Monitoring
Bahukudumbi et al. Power management using test-pattern ordering for wafer-level test during burn-in
KR100737918B1 (ko) 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법
KR101482941B1 (ko) 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법
Team Circuit and System Mechanisms for High Field Reliability
Joshi et al. A Literature Review and Over View of Built in Self Testing in VLSI

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination