CN110601792B - 一种用于宽带电力载波通讯的前端编解码系统及方法 - Google Patents

Abstract

一种用于宽带电力载波通讯的前端编解码系统及方法，其系统包括编码单元和解码单元；编码单元包括第一信息码存储器、TURBO编码器，第一校验码存储器及第一地址转换器；解码单元包括第二信息码存储器、TURBO解码器，第二校验码存储器和第二地址转换器；第二信息码存储器用于写入信息码数据解映射后LLR，第二校验码存储器用于写入校验码数据解映射后的PLLR，两者的结构采用与第一信息码存储器、第一校验码存储器的同种结构，其地址数为后者的8倍；TURBO解码器用于将LLR和PLLR解析出发送端发送的信息码bit；第二地址转换器用于将信道交织后的地址转换为信道交织前的地址。本发明节省了硬件资源，提高了计算效率，进而有助于降低芯片成本以及芯片功耗，具有较佳经济性。

Description

一种用于宽带电力载波通讯的前端编解码系统及方法

技术领域

本发明涉及宽带电力载波通讯，具体涉及一种用于宽带电力载波通讯的前端编解码系统及方法。

背景技术

宽带电力线载波通讯技术是智能电网的关键技术和核心支撑。其中，前向纠错码（FEC）的引入提高了电力线载波通讯的抗干扰能力和稳定性。然而，FEC一般会涉及比较复杂的计算，耗费比较多的资源。进而导致芯片成本的上升以及芯片功耗的上升，经济性较差。

因此，如何解决上述现有技术存在的不足，便成为本发明所要研究解决的课题。

发明内容

本发明的目的是提供一种用于宽带电力载波通讯的前端编解码系统及方法。

为达到上述目的，本发明采用的技术方案是：

一种用于宽带电力载波通讯的前端编解码系统，包括编码单元和解码单元；

其中，所述编码单元包括第一信息码存储器、TURBO编码器，第一校验码存储器以及第一地址转换器；

所述第一信息码存储器用于写入信息码数据，包括四个BANK，每个BANK中包含两列存储空间，各列存储空间的存储深度相同，同地址的存储空间以序号递增的顺序排列；各所述存储空间的位宽为8bit，两列存储空间组成一个位宽为16bit的BANK，四个BANK组成一个位宽为64bit的存储器；

所述TURBO编码器包括两个分量编码器，用于将信息码数据编码成校验码数据，所述校验码数据包括一对校验比特p、q；所述信息码数据从所述第一信息码存储器中读出至该TURBO编码器后，经第一分量编码器输出校验比特p，同时经一交织器交织后通过第二分量编码器输出校验比特q；

所述校验码数据写入所述第一校验码存储器中，该第一校验码存储器的结构与所述第一信息码存储器相同；

所述第一地址转换器的作用是根据信道交织规则将信道交织后的地址转换为信道交织之前的地址；

其中，所述解码单元包括第二信息码存储器、TURBO解码器，第二校验码存储器和第二地址转换器；

所述第二信息码存储器用于写入信息码数据解映射后的对数似然比LLR，其结构采用与所述第一信息码存储器的同种结构，其地址数为第一信息码存储器的8倍；

所述第二校验码存储器用于写入校验码数据解映射后的对数似然比PLLR，其结构采用与所述第一校验码存储器的同种结构，其地址数为第一校验码存储器的8倍；

所述TURBO解码器用于将所述第二信息码存储器中的信息码对数似然比LLR和所述第二校验码存储器中的校验码对数似然比PLLR解析出发送端发送的信息码bit；

所述第二地址转换器的作用是根据信道交织规则将信道交织后的地址转换为信道交织前的地址，其结构与第一地址转换器相同。

上述技术方案中的有关内容解释如下：

1．上述方案中，本案中“BANK”对应的中文含义为存储块。

2．上述方案中，四个BANK以序号递增的顺序同行排列，序号可以是阿拉伯数字或字母，如BANK0、BANK1、BANK2、BANK3。

3．上述方案中，所述第一信息码存储器与所述第二信息码存储器为同一存储器结构。只是解码过程需要的存储器深度大于编码过程需要的存储器深度，而电力线载波通信通常为半双工通信，因此编码过程和解码过程的存储器可以进行复用，节省资源。

4．上述方案中，所述第一信息码存储器可以为双端口存储器。双端口信息码存储器可以一次写入4个byte，加速了发送信息的填充过程。

5．上述方案中，所述第二信息码存储器可以为双端口存储器。双端口存储器一次读取能得到两个TURBO解码器需要的两组连续bit的LLR信息和PLLR信息，能加快解码过程。

为达到上述目的，本发明采用的技术方案是：

一种用于宽带电力载波通讯的前端编解码方法；包括编码和解码，其中，所述编码方法利用权利要求1中的所述编码单元，编码步骤包括：

（1）将数据写入第一信息码存储器

将需要发送的信息码数据进行均分，并分别写入所述第一信息码存储器中的四个BANK中；

在每个BANK中存放2*N个byte的信息码数据，N为正整数；所述数据按存储空间的序号递增顺序依次存放，且不同BANK中相同地址存储空间中的数据能够同时读出；

所述第一信息码存储器在写入信息码的数据时，每次向连续的两个存储空间中写入2个byte的数据，且各存储空间中包括四对信息比特；

（2）将数据生成校验码

将所述信息码的数据从所述第一信息码存储器中读出并经过TURBO编码器生成校验码数据，所述校验码包括一对校验比特p、q；

所述TURBO编码器包括两个分量编码器，所述数据输入TURBO编码器后，经第一分量编码器输出校验比特p，同时经交织器交织后通过第二分量编码器输出校验比特q；

（3）将校验码数据写入第一校验码存储器

所述第一校验码存储器的存储结构与所述第一信息码存储器相同，写入方法相同，各存储空间中存储四对校验比特；

（4）通过分集拷贝算法计算得到当前需要进行星座点映射的bit位在信道交织输出序列中的地址，然后通过地址转换器计算所需bit在所述第一信息码存储器或所述第一校验码存储器中的位置，将所需bit位读取出来；

所述解码步骤包括：

（1）将所述信息码数据解映射后的对数似然比LLR进行分集合并，并将分集合并后的LLR信息通过地址转换器后写入第二信息码存储器和第二校验码存储器中；

其中，在所述第二信息码存储器的每个BANK中存放2*M个信息码LLR，M为正整数，且按存储空间的序号递增顺序依次存放，且不同BANK中相同地址存储空间中的LLR能够同时读出；

一个LLR占用8bit的存储空间，构成存储有LLR的存储空间深度为编码步骤中存储有所述信息码数据的存储空间深度的8倍；

用同样的写入方法在所述第二校验码存储器中存放2*M个所述校验码数据解映射后的对数似然比PLLR，一个PLLR占用8bit的存储空间；

（2）对第二信息码存储器中的LLR和第二校验码存储器中的PLLR通过TURBO解码器进行解码，该TURBO解码器包括两个分量解码器；一个分量解码器需要连续两个bit的LLR信息和1个bit的PLLR信息，因此上述存储结构可以保证一次读取就能够得到一个TURBO解码器需要的全部LLR和PLLR信息。

上述技术方案中的有关内容解释如下：

1．上述方案中，第一分量编码器ENC1需要连续两个bit地址的信息码，所述信息码存储器的结构能保证一次读取就能取到一次编码所需信息；

第二分量编码器ENC2的输入数据是将所述信息码的数据进行交织后的数据流，因此进行校验比特q的计算时先计算所需信息在原始信息流中的位置，该位置与ENC1所需信息的位置不同，且如果第一信息码存储器采用双端口信息码存储器，两个TURBO编码器所需的信息只需要一次读取就能获得；

由于上述TUBRO编码器及其工作原理均为现有技术，故不过多赘述。

2．上述方案中，所述分集拷贝算法可参照《国家电网标准》章节5.1.5.5，为现有技术；所述信道交织规则可参照《国家电网标准》章节5.1.5.4，为现有技术。

3．上述方案中，根据信道交织规则，不同BANK中的相同bit位置的4个bit在交织后的bit流中是连续的，因此上述存储结构能够保证在进行QPSK/QAM等多bit映射时只需一次读取；

比如，信息码采用物理块大小为520字节，Turbo编码码率为1/2，分集拷贝次数为2，调制方式为QPSK，有效子载波数为131的模式进行发送时，根据分集拷贝算法，对第1个符号（从1开始编号）的第16个（从1开始编号）有效子载波进行星座点映射所需的bit是信道交织输出序列的bit30和bit31（从bit0开始编号）。根据信道交织规则，这两个bit应该位于校验码存储器的第48~51bit中（从0开始编号）（该模式下信道交织步长是16）。再根据半字节移位（5.1.5.4.5）规则，这两个bit应该是校验码存储器中的bit49和bit50，存放在校验码存储器BANK0中地址3的bit1和bit2。

以上过程中，对第n个符号的第m个子载波进行星座点映射所需bit都可以通过公式计算出所需bit在信息码存储器或者校验码存储器中的位置，不需要通过存储器数据的搬运来完成分集拷贝和信道交织，节省了物理资源，加快了分集拷贝和信道交织过程。

4．上述方案中，所述第一信息码存储器可以为双端口存储器。双端口信息码存储器可以一次写入4个byte，加速了发送信息的填充过程。

5．上述方案中，所述第二信息码存储器可以为双端口存储器。双端口存储器一次读取能得到两个TURBO解码器需要的两组连续bit的LLR信息和PLLR信息，能加快解码过程。

6．上述方案中，上述编码过程和解码过程采用相同的存储器结构，只是解码过程需要的存储器深度大于编码过程需要的存储器深度，而电力线载波通信通常为半双工通信，因此编码过程和解码过程的存储器可以进行复用，节省资源。

本发明的优点如下：

本发明提出了一种优化的FEC结构，由编码单元和解码单元组成，其中编码单元包括第一信息码存储器、第一校验码存储器，解码单元包括第二信息码存储器、第二校验码存储器，且后者的存储器与前者的存储器为同种结构；相比现有技术而言，本发明节省了硬件资源，提高了计算效率，进而有助于降低芯片成本以及芯片功耗，具有较佳经济性。

附图说明

附图1为本发明实施例编码过程的流程框图；

附图2为本发明实施例解码过程的流程框图；

附图3为本发明实施例第一信息码存储器的结构示意图；

附图4为本发明实施例TURBO编码器的架构示意图；

附图5为本发明实施例第一校验码存储器的结构示意图；

附图6为本发明实施例第二信息码存储器的结构示意图；

附图7为本发明实施例第二校验码存储器的结构示意图。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：

实施例：以下将以图式及详细叙述对本案进行清楚说明，任何本领域技术人员在了解本案的实施例后，当可由本案所教示的技术，加以改变及修饰，其并不脱离本案的精神与范围。

本文的用语只为描述特定实施例，而无意为本案的限制。单数形式如“一”、“这”、“此”、“本”以及“该”，如本文所用，同样也包含复数形式。

关于本文中所使用的“第一”、“第二”等，并非特别指称次序或顺位的意思，亦非用以限定本案，其仅为了区别以相同技术用语描述的组件或操作。

关于本文中所使用的“包含”、“包括”、“具有”等，均为开放性的用语，即意指包含但不限于。

关于本文中所使用的用词（terms），除有特别注明外，通常具有每个用词使用在此领域中、在本案内容中与特殊内容中的平常意义。某些用以描述本案的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本案之描述上额外的引导。

参见附图1~7所示，一种用于宽带电力载波通讯的前端编解码系统，包括编码单元和解码单元。

其中，如图1所示，所述编码单元包括第一信息码存储器、TURBO编码器，第一校验码存储器和第一地址转换器；

如图3所示，所述第一信息码存储器用于写入信息码数据，包括四个BANK，四个BANK以序号（序号可以是阿拉伯数字或字母，如BANK0、BANK1、BANK2、BANK3）递增的顺序同行排列；每个BANK中包含两列存储空间，各列存储空间的存储深度相同且大于一，且同地址的存储空间以序号递增的顺序排列；各所述存储空间的位宽为8bit，两列存储空间组成一个位宽为16bit的BANK，四个BANK组成一个位宽为64bit的存储器。

如图4所示，所述TURBO编码器包括两个分量编码器（ENC1，ENC2），用于将信息码数据编码成校验码数据，所述校验码数据包括一对校验比特p、q；所述信息码数据从所述第一信息码存储器中写出至该TURBO编码器后，经第一分量编码器输出校验比特p，同时经一交织器交织后通过第二分量编码器输出校验比特q。

如图5所示，所述校验码数据写入所述第一校验码存储器中，该第一校验码存储器的结构与所述第一信息码存储器相同。

所述第一地址转换器用于根据信道交织规则将信道交织后的地址转换为信道交织之前的地址。

其中，如图2所示，所述解码单元包括第二信息码存储器、TURBO解码器，第二校验码存储器和第二地址转换器。

如图6所示，所述第二信息码存储器用于写入信息码数据解映射后的对数似然比LLR，其结构采用与所述第一信息码存储器的同种结构，其被写入的地址数（行数，即深度）为第一信息码存储器的8倍。

如图7所示，所述第二校验码存储器用于写入校验码数据解映射后的对数似然比PLLR，其结构采用与所述第一校验码存储器的同种结构，其被写入的地址数（行数，即深度）为第一校验码存储器的8倍。

所述TURBO解码器用于将所述第二信息码存储器中的信息码对数似然比LLR和所述第二校验码存储器中的校验码对数似然比PLLR解析出发送端发送的信息码bit。

由于该TURBO解码器为现有技术，故其具体结构本案不展开细述，本领域技术人员可根据其功能灵活选择具体的TURBO解码器。

所述第二地址转换器用于根据信道交织规则将信道交织后的地址转换为信道交织前的地址，其结构与第一地址转换器相同。

优选的，所述第一信息码存储器可以为双端口存储器。双端口信息码存储器可以一次写入4个byte，加速了发送信息的填充过程。

优选的，所述第二信息码存储器可以为双端口存储器。双端口存储器一次读取能得到两个TURBO解码器需要的两组连续bit的LLR信息和PLLR信息，能加快解码过程。

以下对用于宽带电力载波通讯的前端编解码方法具体说明如下：

所述方法包括编码和解码，其中，所述编码方法利用图1中的所述编码单元，编码步骤包括：

（1）将数据写入第一信息码存储器

将需要发送的信息码数据进行均分，并分别写入所述第一信息码存储器中的四个BANK中；

在每个BANK中存放2*N个byte的信息码数据，N为正整数；所述数据按存储空间的序号递增顺序依次存放，且不同BANK中相同地址存储空间中的数据能够同时读出；

所述第一信息码存储器在写入信息码的数据时，每次向连续的两个存储空间中写入2个byte的数据（如图3中的B0、B1），且各存储空间中包括四对信息比特，如B0包括的四对信息比特为：μ1、μ2；μ3、μ4；μ5、μ6以及μ7、μ8。

（2）将数据生成校验码

将所述信息码的数据从所述第一信息码存储器中读出并经过TURBO编码器生成校验码数据，所述校验码包括一对校验比特p、q。

如图4所示，所述TURBO编码器包括两个分量编码器（ENC1，ENC2），所述数据输入TURBO编码器后，经第一分量编码器输出校验比特p，同时经交织器交织后通过第二分量编码器输出校验比特q。

第一分量编码器ENC1需要连续两个bit地址的信息码，所述信息码存储器的结构能保证一次读取就能取到一次编码所需信息；

第二分量编码器ENC2的输入数据是将所述信息码的数据进行交织后的数据流，因此进行校验比特q的计算时先计算所需信息在原始信息流中的位置，该位置与ENC1所需信息的位置不同，且如果第一信息码存储器采用双端口信息码存储器，两个TURBO编码器所需的信息只需要一次读取就能获得；

由于上述TUBRO编码器及其工作原理均为现有技术，故不过多赘述。

（3）将校验码数据写入第一校验码存储器

所述第一校验码存储器的存储结构与所述第一信息码存储器相同，写入方法相同，各存储空间中存储四对校验比特，如P0包括p0、q0；p1、q1；p2、q2以及p3、q3。

（4）通过分集拷贝算法（《国家电网标准》章节5.1.5.5）得到当前需要进行星座点映射的bit位在信道交织输出序列中的地址，然后根据信道交织规则（《国家电网标准》章节5.1.5.4）反推出所需bit在所述第一信息码存储器或所述第一校验码存储器中的位置，将所需bit位读取出来；

根据信道交织规则，不同BANK中的相同bit位置的4个bit在交织后的bit流中是连续的，因此上述存储结构能够保证在进行QPSK/QAM等多bit映射时只需一次读取；

比如，信息码采用物理块大小为520字节，Turbo编码码率为1/2，分集拷贝次数为2，调制方式为QPSK，有效子载波数位131的模式进行发送时，根据分集拷贝算法，对第1个符号（从1开始编号）的第16个（从1开始编号）有效子载波进行星座点映射所需的bit是信道交织输出序列的bit30和bit31（从bit0开始编号）。根据信道交织规则，这两个bit应该位于校验码存储器的第48~51bit中（从0开始编号）（该模式下信道交织步长是16）。再根据半字节移位（5.1.5.4.5）规则，这两个bit应该是校验码存储器中的bit49和bit50，存放在校验码存储器BANK0中地址3的bit1和bit2。

以上过程中，对第n个符号的第m个子载波进行星座点映射所需bit都可以通过公式计算出所需bit在信息码存储器或者校验码存储器中的位置，不需要通过存储器数据的搬运来完成分集拷贝和信道交织，节省了物理资源，加快了分集拷贝和信道交织过程。

所述解码方法利用图2中的解码单元，解码步骤包括：

（1）将所述信息码数据解映射后的对数似然比LLR进行分集合并，并将分集合并后的LLR信息通过地址转换器后写入第二信息码存储器和第二校验码存储器中（存储结构如图6和图7所示）。

其中，在所述第二信息码存储器的每个BANK中存放2*M个LLR，M为正整数，按存储空间的序号递增顺序依次存放，且不同BANK中相同地址存储空间中的LLR能够同时读出；

一个LLR占用8bit的存储空间，构成存储有LLR的存储空间深度（行数）为编码步骤中存储有所述信息码数据的存储空间深度（行数）的8倍（M=8*N）；图6中，LLRn表示第n个信息比特的对数似然比。

用同样的写入方法在所述第二校验码存储器中存放2*M个所述校验码数据解映射后的对数似然比PLLR，一个PLLR占用8bit的存储空间；图7中，PLLRn表示第n个校验码比特的对数似然比。

（2）对第二信息码存储器中的LLR和第二校验码存储器中的PLLR通过TURBO解码器进行解码，该TURBO解码器包括两个分量解码器；一个分量解码器需要连续两个bit的LLR信息和1个bit的PLLR信息，因此上述存储结构可以保证一次读取就能够得到一个TURBO解码器需要的全部LLR和PLLR信息。

上述编码过程和解码过程采用相同的存储器结构，只是解码过程需要的存储器深度大于编码过程，而电力线载波通信都为半双工通信，因此编码过程和解码过程的存储器可以进行复用，节省资源。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种用于宽带电力载波通讯的前端编解码系统，其特征在于：

包括编码单元和解码单元；

其中，所述编码单元包括第一信息码存储器、TURBO编码器，第一校验码存储器以及第一地址转换器；

所述第一信息码存储器用于写入信息码数据，包括四个BANK，每个BANK中包含两列存储空间，各列存储空间的存储深度相同，同地址的存储空间以序号递增的顺序排列；各所述存储空间的位宽为8bit，两列存储空间组成一个位宽为16bit的BANK，四个BANK组成一个位宽为64bit的存储器；

所述TURBO编码器包括两个分量编码器，用于将信息码数据编码成校验码数据，所述校验码数据包括一对校验比特p、q；所述信息码数据从所述第一信息码存储器中读出至该TURBO编码器后，经第一分量编码器输出校验比特p，同时经一交织器交织后通过第二分量编码器输出校验比特q；

所述校验码数据写入所述第一校验码存储器中，该第一校验码存储器的结构与所述第一信息码存储器相同；

所述第一地址转换器用于根据信道交织规则将信道交织后的地址转换为信道交织之前的地址；

其中，所述解码单元包括第二信息码存储器、TURBO解码器，第二校验码存储器和第二地址转换器；

所述第二信息码存储器用于写入信息码数据解映射后的对数似然比LLR，其结构采用与所述第一信息码存储器的同种结构，其地址数为第一信息码存储器的8倍；

所述第二校验码存储器用于写入校验码数据解映射后的对数似然比PLLR，其结构采用与所述第一校验码存储器的同种结构，其地址数为第一校验码存储器的8倍；

所述TURBO解码器用于将所述第二信息码存储器中的信息码对数似然比LLR和所述第二校验码存储器中的校验码对数似然比PLLR解析出发送端发送的信息码bit；

所述第二地址转换器用于根据信道交织规则将信道交织后的地址转换为信道交织前的地址，其结构与第一地址转换器相同；

所述编解码方法包括编码和解码，其中，所述编码方法利用所述编码单元，编码步骤包括：

（1）将数据写入第一信息码存储器

将需要发送的信息码数据进行均分，并分别写入所述第一信息码存储器中的四个BANK中；

在每个BANK中存放2*N个byte的信息码数据，N为正整数；所述数据按存储空间的序号递增顺序依次存放，且不同BANK中相同地址存储空间中的数据能够同时读出；

所述第一信息码存储器在写入信息码的数据时，每次向连续的两个存储空间中写入2个byte的数据，且各存储空间中包括四对信息比特；

（2）将数据生成校验码

将所述信息码的数据从所述第一信息码存储器中读出并经过TURBO编码器生成校验码数据，所述校验码包括一对校验比特p、q；

所述TURBO编码器包括两个分量编码器，所述数据输入TURBO编码器后，经第一分量编码器输出校验比特p，同时经交织器交织后通过第二分量编码器输出校验比特q；

（3）将校验码数据写入第一校验码存储器

所述第一校验码存储器的存储结构与所述第一信息码存储器相同，写入方法相同，各存储空间中存储四对校验比特；

（4）通过分集拷贝算法计算得到当前需要进行星座点映射的bit位在信道交织输出序列中的地址，然后通过地址转换器计算所需bit在所述第一信息码存储器或所述第一校验码存储器中的位置，将所需bit位读取出来；

所述解码步骤包括：

（1）将所述信息码数据解映射后的对数似然比LLR进行分集合并，并将分集合并后的LLR信息通过地址转换器后写入第二信息码存储器和第二校验码存储器中；

其中，在所述第二信息码存储器的每个BANK中存放2*M个LLR，M为正整数，按存储空间的序号递增顺序依次存放，且不同BANK中相同地址存储空间中的LLR能够同时读出；

一个LLR占用8bit的存储空间，构成存储有LLR的存储空间深度为编码步骤中存储有所述信息码数据的存储空间深度的8倍；

用同样的写入方法在所述第二校验码存储器中存放2*M个所述校验码数据解映射后的对数似然比PLLR，一个PLLR占用8bit的存储空间；

（2）对第二信息码存储器中的LLR和第二校验码存储器中的PLLR通过TURBO解码器进行解码，该TURBO解码器包括两个分量解码器；一个分量解码器需要连续两个bit的LLR信息和1个bit的PLLR信息，因此上述存储结构可以保证一次读取就能够得到一个TURBO解码器需要的全部LLR和PLLR信息。

2.根据权利要求1所述的前端编解码系统，其特征在于：所述第一信息码存储器与所述第二信息码存储器为同一存储器结构。

3.根据权利要求1所述的前端编解码系统，其特征在于：所述第一信息码存储器为双端口存储器。

4.根据权利要求1所述的前端编解码系统，其特征在于：所述第二信息码存储器为双端口存储器。

Images