CN110600490A - 背照式全局快门像素 - Google Patents

背照式全局快门像素 Download PDF

Info

Publication number
CN110600490A
CN110600490A CN201910503528.3A CN201910503528A CN110600490A CN 110600490 A CN110600490 A CN 110600490A CN 201910503528 A CN201910503528 A CN 201910503528A CN 110600490 A CN110600490 A CN 110600490A
Authority
CN
China
Prior art keywords
photodiode
substrate
image sensor
trench isolation
opaque layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910503528.3A
Other languages
English (en)
Other versions
CN110600490B (zh
Inventor
N·W·查普曼
S·伯萨库尔
M·A·苏弗里德格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110600490A publication Critical patent/CN110600490A/zh
Application granted granted Critical
Publication of CN110600490B publication Critical patent/CN110600490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明题为“背照式全局快门像素”。本发明提供全局快门成像像素，所述全局快门成像像素可包括从相应的光电二极管接收电荷的电荷存储区。全局快门成像像素可形成为前照式成像像素或背照式成像像素。屏蔽电荷存储区以免受入射光的影响对于图像传感器性能可能是重要的。为了屏蔽背照式全局快门成像像素中的电荷存储区，可在所述电荷存储区上方包括屏蔽结构。所述屏蔽结构可包括背侧沟槽隔离结构、形成在背侧沟槽隔离结构之间的背侧沟槽中的金属层、以及前侧深沟槽隔离结构。所述金属层可具有朝向所述光电二极管反射光的成角度部分。

Description

背照式全局快门像素
技术领域
本发明整体涉及成像设备，并且更具体地讲，涉及包括背照式全局快门成像传感器像素的图像传感器。
背景技术
图像传感器常在电子设备，诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，电子设备设置有被布置成像素行和像素列的图像像素阵列。阵列中的每个图像像素包括经由转移栅极耦接到浮动扩散区的光电二极管。将列电路耦接到每个像素列以用于读出来自图像像素的像素信号。列电路通常实现相关双采样(CDS)过程，该过程涉及通过计算在重置操作期间采样的重置信号与在电荷转移操作之后采样的图像信号之间的差异来获得像素信号。
在包括前照式图像像素的配置中，介电叠堆在半导体衬底前表面上直接形成在光电二极管顶部上。介电叠堆包括形成于介电材料内的金属布线线路和金属通路。图像光穿过介电叠堆到达光电二极管。在包括背照式图像像素的配置中，光电二极管通过半导体衬底的背侧接收图像光，使得光不穿过介电叠堆。
图像传感器可使用全局快门方案或卷帘快门方案进行操作。在全局快门中，图像传感器中的每个像素均可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。在全局快门模式下进行操作的图像传感器中的像素可各自包括用于检测入射光的光电二极管和用于暂时地存储电荷的独立存储二极管。如果不小心，杂散光可被散射或衍射到存储二极管中，从而降低全局快门像素效率并导致图像伪影诸如竖直阴影和运动对象拖尾。
为了屏蔽存储二极管以免受杂散光的影响，常规全局快门像素可为在存储二极管上方的介电叠堆中具有屏蔽层的前照式像素。然而，与背照式像素相比，前照式像素可具有有限的性能。
因此希望为图像传感器提供改善的背照式全局快门成像像素。
发明内容
根据本发明的一个方面，提供了一种图像传感器，包括：衬底，所述衬底具有前表面和背表面；第一光电二极管和第二光电二极管，所述第一光电二极管和所述第二光电二极管形成在所述衬底中；电荷存储区，所述电荷存储区形成在所述衬底中在所述第一光电二极管与所述第二光电二极管之间；背侧深沟槽隔离，所述背侧深沟槽隔离具有在所述第一光电二极管与所述第二光电二极管之间的第一部分和第二部分；沟槽，所述沟槽在背侧深沟槽隔离的所述第一部分与所述第二部分之间并且从所述背表面朝向所述前表面延伸；和不透明层，所述不透明层形成在所述沟槽中。
根据本发明的另一方面，提供了一种背照式图像传感器，包括：衬底，所述衬底具有前表面和背表面；光电二极管，所述光电二极管形成于所述衬底中；电荷存储区，所述电荷存储区形成在所述衬底中并且被配置为从所述光电二极管接收电荷；和屏蔽结构，所述屏蔽结构形成在所述衬底中在所述电荷存储区上方，其中所述屏蔽结构包括不透明层，所述不透明层形成在第一背侧深沟槽隔离结构与第二背侧深沟槽隔离结构之间的沟槽中。
根据本发明的再一方面，提供了一种图像传感器，包括：衬底，所述衬底具有相对的第一表面和第二表面；第一光电二极管和第二光电二极管，所述第一光电二极管和所述第二光电二极管形成在所述衬底中；第一滤色器和第二滤色器，所述第一滤色器和所述第二滤色器形成在所述衬底上方，其中所述第一表面插置在所述第一滤色器和所述第二滤色器与所述第二表面之间；电荷存储区，所述电荷存储区形成在所述衬底中在所述第一光电二极管与所述第二光电二极管之间；和金属层，所述金属层具有第一成角度部分和第二成角度部分，所述第一成角度部分和所述第二成角度部分形成在所述衬底的所述第一表面中的至少一个沟槽中，其中所述金属层覆盖所述电荷存储区。
附图说明
图1为根据一个实施方案的具有图像传感器的例示性电子设备的示意图。
图2为根据一个实施方案的用于读出图像传感器中的图像信号的例示性像素阵列以及相关联的读出电路的示意图。
图3为根据一个实施方案的图像传感器像素的电路图，该图像传感器像素使用全局快门读出方法。
图4为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括形成在背侧沟槽隔离结构之间的背侧沟槽中的不透明层。
图5为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括形成在背侧沟槽隔离结构和前侧沟槽隔离结构上方的平面不透明层。
图6为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括形成背侧沟槽隔离结构的一部分并且填充背侧沟槽隔离结构之间的背侧沟槽的不透明层。
图7为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括形成在背侧沟槽中的不透明层，该背侧沟槽与相邻的背侧沟槽隔离结构分离。
图8为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括形成在背侧沟槽中的V形不透明层。
图9为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括具有形成在背侧沟槽中的两个成角度部分的不透明层。
图10为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构覆盖两个电荷存储区。
图11为根据一个实施方案的具有屏蔽结构的背照式图像传感器的横截面侧视图，该屏蔽结构包括不透明层，该不透明层还形成滤色器元件之间的屏蔽元件的一部分。
具体实施方式
本发明的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的示例性实施方案可在缺少一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。
电子设备，诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括像素阵列。图像传感器中的像素可包括光敏元件，诸如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如，用于操作像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所生成的电荷相对应。
图1是例示性成像和响应系统的示意图，该系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、蜂窝电话、视频摄像机、或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。
如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可包括相机模块12。相机模块12可包括一个或多个图像传感器14以及一个或多个镜头。
相机模块12中的每个图像传感器可相同，或者，在给定图像传感器阵列集成电路中可以有不同类型的图像传感器。在图像捕捉操作期间，每个镜头可将光聚集到相关联的图像传感器14上。图像传感器14可包括将光转换成数字数据的光敏元件(即，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型的图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样和保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。
可以将来自相机传感器14的静态图像数据和视频图像数据经由路径28提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图象专家组格式或JPEG格式)。在典型的布置(有时称为片上系统(SOC)布置)中，相机传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，相机传感器14和图像处理电路16可形成在单独的半导体衬底上。例如，相机传感器14和图像处理电路16可形成在已堆叠的单独衬底上。
成像系统10(例如，图像处理和数据格式化电路16)可通过路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中物体的距离、过滤或以其他方式处理成像系统10提供的图像。
如果需要，系统100可向用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用程序的能力。为实现这些功能，系统100的主机子系统20可具有输入-输出设备22(诸如小键盘、输入-输出端口、操纵杆和显示器)以及存储和处理电路24。存储和处理电路24可包括易失性和非易失性的存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器，等等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
图2中示出了图1的相机模块12的布置的示例。如图2所示，相机模块12包括图像传感器14以及控制和处理电路44。控制和处理电路44可对应于图1中的图像处理和数据格式化电路16。图像传感器14可包括像素阵列，诸如像素34(在本文中有时称为图像传感器像素、成像像素或图像像素34)的阵列32。控制和处理电路44可耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。行控制电路40可从控制和处理电路44接收行地址，并可通过控制路径36向图像像素34供应对应的行控制信号(例如，双重转换增益控制信号、像素重置控制信号、电荷转移控制信号、光晕控制信号、行选择控制信号或任何其他所需像素控制信号)。列控制和读出电路42可经由一条或多条导线(诸如列线38)耦接到像素阵列32的列。列线38可耦接到图像像素阵列32中的每列图像像素34(例如，每列像素可耦接到对应列线38)。列线38可用于从图像像素34读出图像信号，并向图像像素34供应偏置信号(例如，偏置电流或偏置电压)。在图像像素读出操作期间，可使用行控制电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列控制和读出电路42在列线38上读出。
列控制和读出电路42可包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样和保持电路、用于将读出的模拟信号转换成对应数字信号的模拟-数字转换器电路、以及用于存储读出信号和任何其他所需数据的列存储器。列控制和读出电路42可通过线26将数字像素值输出到控制和处理电路44。
阵列32可以具有任何数量的行和列。一般来讲，阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的具体实施。虽然行和列在本文中一般相应被描述为水平和竖直的，但是行和列可以指任何网格状的结构(如，本文中描述为行的特征可竖直地布置，并且本文中描述为列的特征可水平地布置)。
如果需要，阵列32可以是堆叠管芯布置的一部分，其中阵列32的像素34被划分在两个或更多个堆叠衬底之间。在此类布置中，阵列32中的每个像素34可在像素内的任何所需节点处被划分在两个管芯之间。举例来说，节点诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二极管与所需节点(在本示例中，诸如浮动扩散节点)之间的电路的像素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。所需节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导电互连结构或导电通孔)上(即，作为其一部分)。在两个管芯结合前，耦接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分和第二部分可彼此压缩结合。然而，这仅仅是例示性的。如果需要，可以使用任何已知的金属对金属接合技术诸如软焊或焊接，来将形成在相应第一管芯和第二管芯上的耦接结构的第一部分和第二部分接合在一起。
如上所述，像素电路中被划分到两个管芯中的所需节点可为浮动扩散节点。另选地，像素电路中被划分到两个管芯中的所需节点可为在浮动扩散区与源极跟随器晶体管栅极之间的节点(即，浮动扩散节点可以形成在其上形成有光电二极管的第一管芯上，同时耦接结构可以将浮动扩散节点连接至第二管芯上的源极跟随器晶体管)、在浮动扩散区与转移晶体管的源极-漏极节点之间的节点(即，浮动扩散节点可以形成在未设有光电二极管的第二管芯上)、在源极跟随器晶体管的源极-漏极节点与行选择晶体管之间的节点、或像素电路的任何其他所需节点。
一般来讲，阵列32、行控制电路40、列控制和读出电路42以及控制和处理电路44可被划分在两个或更多个堆叠衬底之间。在一个示例中，阵列32可形成在第一衬底中，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可形成在第二衬底中。在另一个示例中，阵列32可被划分在第一衬底与第二衬底之间(使用上述像素划分方案中的一种)，并且行控制电路40、列控制和读出电路42以及控制和处理电路44可形成在第三衬底中。
图3为图像传感器像素34的电路图，该图像传感器像素使用全局快门读出方法。图像传感器像素34表示具有钉扎光电二极管310(PD)的全局快门像素，该钉扎光电二极管耦接到电荷存储区302(本文有时称为存储节点)。在一些实施方案中(如图3所示)，电荷存储区302可为存储二极管。电荷存储区302可以另选地是存储栅极或其他所需类型的电荷存储区。可以使用控制信号AB部分地激活抗光晕晶体管308，以便吸走聚积在光电二极管310上的暗电流。如果需要，可使用控制信号AB完全地激活抗光晕晶体管308，以便重置光电二极管。
入射的光(即，入射光)可在传感器阵列(例如，图2中的阵列32)中的光电二极管310中生成电荷。可以通过使控制信号TX1生效并激活转移晶体管304，来全局地针对所有像素将该电荷同时转移到电荷存储区302。然后通过使控制信号TX2生效，使得经由电荷转移晶体管306将电荷转移到浮动扩散(FD)节点314，从而以按顺序的方式逐行从电荷存储区302读出电荷。浮动扩散节点314可具有用于存储电荷的浮动扩散电容316。光电二极管310、存储二极管302和浮动扩散电容316可耦接到地318。转移到浮动扩散节点314的电荷导致该节点上的电势改变，并且该改变由源极跟随器晶体管320感测。源极跟随器晶体管320的第一端子经由行选择晶体管324连接到传感器阵列列感测线326，该传感器阵列列感测线将像素信号递送到阵列周边以用于进一步处理。使控制信号RS生效以激活行选择晶体管324，从而将像素信号转移到列感测线326。已完成电荷感测后，通过藉由使控制信号RST生效来导通重置晶体管312，以此来将浮动扩散节点314重置为供电电压VAA。如果需要，可通过同时使晶体管306和312生效来将电荷存储区302与浮动扩散节点314同时重置。
图3的成像像素可被形成为前照式成像像素和背照式成像像素两者。屏蔽电荷存储区302以免受入射光(或者反射或散射光)的影响对于图像传感器性能可能是重要的。在前照式成像像素中，可使用光导和/或内埋遮光罩来确保电荷存储区充分隔离。然而，这些类型的解决方案在背照式成像像素中可能不可行。图4至图11示出了用于屏蔽背照式图像传感器中的电荷存储区的不同解决方案。
图4示出了包括衬底402中的光电二极管310的图像传感器。衬底402可为半导体衬底(例如，p型掺杂的硅衬底)并且具有前表面404和背表面406。每个光电二极管(PD)310被配置为通过衬底的背表面(例如，图像传感器14为背照式)整合来自方向408的入射光。
如图4所示，图像传感器14可包括与光电二极管310相邻的电荷存储区302。如图3先前所示，每个像素具有将电荷从光电二极管310转移至电荷存储区302的转移晶体管(尽管在图4中未明确示出转移晶体管)。电荷存储区可为形成在衬底402的前表面404处的存储二极管(SD)。光电二极管310和电荷存储区302可由衬底的掺杂部分(例如，n型掺杂部分)形成。为了屏蔽电荷存储区302以免受入射光的影响，图像传感器14可包括形成在像素阵列中每个相邻光电二极管之间(在每个电荷存储区上方)的屏蔽结构410。屏蔽结构410可由多个不同的结构形成，包括背侧深沟槽隔离(BDTI)、前侧深沟槽隔离(FDTI)、金属填充或涂覆的背侧沟槽、或任何其他所需结构。图4至图11中的每一个都示出了用于图像传感器中相邻光电二极管之间的屏蔽结构410的相应布置。
在图4中，屏蔽结构410包括第一背侧深沟槽隔离结构和第二背侧深沟槽隔离结构412。背侧深沟槽隔离结构可通过从背表面406朝向前表面404将沟槽414蚀刻到衬底402中来形成。然后用有助于将存储二极管302与光电二极管310隔离的材料填充沟槽。例如，在图4中，每个背侧沟槽414具有氧化铝、二氧化铪和氧化钽钝化涂层的某种组合。每个沟槽的其余部分填充有填充材料418(例如，二氧化硅填充材料418)。填充材料418(例如，氧化物填料)可具有低折射率。如果填料具有低折射率(例如，低于周围衬底)，则全内反射将有助于将入射光朝向光电二极管310反射(而不是穿过填充材料418并到达存储二极管302)。
填充沟槽414以形成背侧深沟槽隔离结构412的材料的上述示例仅是示例性的。背侧深沟槽隔离结构412可具有由二氧化硅、碳掺杂的氧化硅、氮化硅、氮氧化硅或另一所需材料形成的填料418。涂层416(有时称为衬里)可由二氧化铪、氧化锆、氧化钽、氧化铝、二氧化硅或任何其他所需材料中的两种或更多种的单层或组合形成。涂层416可有利地具有高介电常数。氧化物涂层(416)可使暴露的硅表面(例如，衬底402的表面)钝化，从而减少像素中的暗电流生成。
除了背侧深沟槽隔离结构412之外，图4中的屏蔽结构410还包括形成在衬底402的背表面中的相应沟槽422中的不透明层420。不透明层420对入射光可为不透明的。例如，不透明层420可透射小于5％的入射光、小于1％的入射光、小于0.1％的入射光、小于0.01％的入射光、小于0.001％的入射光、大于0.0001％的入射光，等等。不透明层420可由钨、氮化钛、氮化钽、铝、铜或任何其他所需不透明材料形成。额外的氧化物层424(有时称为填料或平面化层)可填充沟槽422的其余部分。氧化物层424可具有与不透明层420的上表面共面的上表面。氧化物层424可由二氧化硅或另一所需介电材料形成。
图4的具有形成在两个相邻光电二极管之间的两个背侧深沟槽隔离结构的示例仅是示例性的。在另选实施方案中，可在两个相邻光电二极管之间形成单个背侧深沟槽隔离结构。单个背侧深沟槽隔离结构的宽度可大于图4所示的每个背侧深沟槽隔离结构的宽度。此外，图4所示的两个背侧深沟槽隔离结构可实际上为单个背侧深沟槽隔离结构的一部分，该单个背侧深沟槽隔离结构为环形的(例如，具有正方形形状、圆形形状或另一所需形状)并且当从上方观察时围绕电荷存储区302延伸。背侧深沟槽隔离结构412有时可被称为背侧深沟槽隔离部分。背侧深沟槽隔离部分可以是单独的部分(例如，由背侧深沟槽隔离的断开部分形成)或者可以是连续背侧深沟槽隔离结构的部分。
在图4中，背侧深沟槽隔离结构具有从背表面406朝向前表面404延伸的长度426。背侧深沟槽隔离结构可具有任何所需长度。例如，背侧深沟槽隔离结构可延伸与前表面相距的距离的60％，介于与前表面相距的距离的40％和60％之间，介于与前表面相距的距离的30％和70％之间，介于与前表面相距的距离的20％和80％之间，大于与前表面相距的距离的30％，大于与前表面相距的距离的40％，大于与前表面相距的距离的50％，大于与前表面相距的距离的70％，大于与前表面相距的距离的90％，与前表面相距的距离的100％，等等。在背侧深沟槽隔离结构从背表面一路延伸至前表面(例如，延伸背表面与前表面之间的距离的100％)的实施方案中，在背侧深沟槽隔离结构的围绕存储二极管的部分中可存在开口，以允许电荷转移到存储二极管并且从存储二极管转移。
如果需要，不透明层420可耦接到偏置电压供电线路。偏置电压供电线路可将偏置电压施加到不透明层，或者可使不透明层接地。将偏置电压施加到不透明层420可用于抑制暗电流和改善屏蔽结构410的隔离特性。如果需要，可将偏置电压施加到屏蔽结构410内的另一个所需层。
可完成任何所需的制造步骤以形成图4的结构。在一个示例性实施方案中，沟槽414(用于BDTI)可首先(例如，使用蚀刻)形成在衬底402中。然后，可执行蚀刻以在沟槽414之间形成沟槽422。沟槽422可在沟槽414的上部部分中与沟槽414合并，如图4所示。接下来，涂层416可沉积在图像传感器之上(填充沟槽414和422并覆盖背表面406)。填充材料418(例如，二氧化硅)然后可沉积在图像传感器之上(例如，填充沟槽414和422并覆盖背表面406)。接下来，不透明层420可沉积在填充材料418上方的图像传感器之上(填充沟槽422并覆盖背表面406)。可将额外的氧化物填料424添加到不透明层420上方的沟槽422。然后可执行化学-机械平面化以使不透明层420和氧化物填料424的上表面平坦。最后，可蚀刻不透明层420(例如，去除不透明层的覆盖光电二极管310的部分)以形成图4所示的结构。这些制造步骤仅是示例性的，并且如果需要，可执行其他制造步骤以形成图4的结构。
图5示出了屏蔽结构410的另一种可能的布置。在图5中，形成了背侧深沟槽隔离结构412(与图4中的类似)。每个背侧深沟槽隔离结构具有涂覆有材料416并填充有填料418的对应沟槽414。填料418可由p型掺杂氧化物(例如，硼掺杂玻璃)或另一种氧化物材料、p型掺杂多晶硅(例如，硼掺杂多晶硅)或金属(例如，钨、钼、铜、氧化铟锡或其他金属)形成。涂层416(有时称为衬里)可由p型掺杂氧化物、磷掺杂氧化物、二氧化铪、氧化钛、氧化锆、氧化钽、氧化铝、二氧化硅或任何其他所需材料形成。
在图5中，不透明层420为平面的并且形成在氧化物材料418的平面部分上方。此外，图5中的图像传感器14包括前侧深沟槽隔离(FDTI)结构428。为了形成前侧深沟槽隔离结构428，沟槽430从前表面404朝向背表面406蚀刻到衬底402中。然后用有助于将存储二极管302与光电二极管310隔离的材料填充沟槽。例如，沟槽430可填充有填充材料432，诸如多晶硅。多晶硅能够以与硅衬底402或光电二极管310不同的方式掺杂。沟槽430中的多晶硅432可为存储二极管302提供电隔离。因此，在前侧深沟槽隔离结构的围绕存储二极管的部分中可存在开口，以允许电荷转移到存储二极管并且从存储二极管转移。
包括多晶硅填充材料432的前侧深沟槽隔离结构428的示例仅是示例性的。填充材料432可由任何所需材料(例如，氧化铟锡或另一种金属材料或二氧化硅或另一种介电材料)形成。
在图5中，用于前侧深沟槽隔离结构428的沟槽(430)与用于背侧深沟槽隔离结构412的沟槽(414)相交并合并。尽管沟槽合并，但沟槽通过蚀刻衬底的相对侧而形成，可填充有不同的填充材料，并且可具有不同的宽度(因此仍被认为是不同的沟槽)。该示例同样仅是示例性的，并且可将衬底402的一部分插置在沟槽414和430之间(使得沟槽414和430不相交)。在图5中，沟槽414与沟槽430重叠。该示例仅是示例性的，并且如果需要，沟槽414和430可不重叠。此外，图5所示的两个前侧深沟槽隔离结构可实际上为单个前侧深沟槽隔离结构的一部分，该单个前侧深沟槽隔离结构为环形的(例如，具有正方形形状、圆形形状或另一所需形状)并且当从上方观察时围绕电荷存储区302延伸。前侧深沟槽隔离结构428有时可被称为前侧深沟槽隔离部分。前侧深沟槽隔离部分可以是单独的部分(例如，由前侧深沟槽隔离的断开部分形成)或者可以是连续前侧深沟槽隔离结构的部分。
可完成任何所需的制造步骤以形成图5的结构。在一个示例性实施方案中，沟槽414(用于BDTI)可首先(例如，使用蚀刻)形成在衬底402中。然后，涂层416可沉积在图像传感器之上(填充沟槽414并覆盖背表面406)。填充材料418(例如，二氧化硅)然后可沉积在图像传感器之上(例如，填充沟槽414并覆盖背表面406)。接下来，不透明层420可沉积在填充材料418上方的图像传感器之上(覆盖背表面406)。最后，可蚀刻不透明层420(例如，去除不透明层的覆盖光电二极管310的部分)以形成图5所示的结构。沟槽430可蚀刻在前表面404中并且填充有填料432以在形成背侧深沟槽隔离结构之前或之后形成前侧深沟槽隔离结构428。这些制造步骤仅是示例性的，并且如果需要，可执行其他制造步骤以形成图5的结构。
如果需要，不透明层420可耦接到偏置电压供电线路。偏置电压供电线路可将偏置电压施加到不透明层，或者可使不透明层接地。将偏置电压施加到不透明层420可用于抑制暗电流和改善屏蔽结构410的隔离特性。如果需要，可将偏置电压施加到屏蔽结构410内的另一个所需层。
图6中示出了屏蔽结构410的又一个实施方案。如图6所示，屏蔽结构410包括第一背侧深沟槽隔离结构和第二背侧深沟槽隔离结构412，类似于图4。背侧深沟槽隔离结构可通过从背表面406朝向前表面404将沟槽414蚀刻到衬底402中来形成。然后用有助于隔离存储二极管302的材料填充沟槽。例如，在图6中，每个背侧沟槽414具有二氧化铪和氧化钽钝化涂层416。然而，在图4中，沟槽填充有低折射率填充材料418(例如，二氧化硅)。在图6中，沟槽可填充有同样也形成不透明层420的不透明材料。例如，不透明层420由填充沟槽414的金属诸如钨形成。
除了沟槽414之外，不透明层420还形成在背表面406中的沟槽422中。不透明层420对入射光可为不透明的。不透明层420可由钨、氮化钛、氮化钽或任何其他所需不透明材料形成。额外的氧化物层424(有时称为填料或平面化层)可填充沟槽422的其余部分。氧化物层424可具有与不透明层420的上表面共面的上表面。
图6中填充沟槽414并且也填充沟槽422的相同材料的示例仅是示例性的。如果需要，第一金属材料可填充沟槽414，并且第二(不同的)金属材料可填充沟槽422。
此外，图6中的图像传感器14包括前侧深沟槽隔离(FDTI)结构428。为了形成前侧深沟槽隔离结构428，沟槽430从前表面404朝向背表面406蚀刻到衬底402中。然后用有助于隔离存储二极管302的材料填充沟槽。例如，沟槽430可填充有填充材料432，诸如多晶硅。多晶硅能够以与硅衬底402或光电二极管310不同的方式掺杂。沟槽430中的多晶硅432可为存储二极管302提供电隔离。因此，在前侧深沟槽隔离结构的围绕存储二极管的部分中可存在开口，以允许电荷转移到存储二极管并且从存储二极管转移。
在图6中，用于前侧深沟槽隔离结构428的沟槽(430)与用于背侧深沟槽隔离结构412的沟槽(414)相交并合并。尽管沟槽合并，但沟槽通过蚀刻衬底的相对侧而形成，可填充有不同的填充材料，并且可具有不同的宽度(因此仍被认为是不同的沟槽)。该示例同样仅是示例性的，可将衬底402的一部分插置在沟槽414和430之间。在图6中，沟槽414与沟槽430重叠。该示例仅是示例性的，并且如果需要，沟槽414和430可不重叠。
可完成任何所需的制造步骤以形成图6的结构。在一个示例性实施方案中，沟槽414(用于BDTI)可首先(例如，使用蚀刻)形成在衬底402中。然后，可执行蚀刻以在沟槽414之间形成沟槽422。沟槽422可在沟槽414的上部部分中与沟槽414合并，如图6所示。接下来，涂层416可沉积在图像传感器之上(填充沟槽414和422并覆盖背表面406)。接下来，不透明层420可沉积在涂层416上方的图像传感器之上(填充沟槽414和422并覆盖背表面406)。可将额外的氧化物填料424添加到不透明层420上方的沟槽422。然后可执行化学-机械平面化以使不透明层420和氧化物填料424的上表面平坦。最后，可蚀刻不透明层420(例如，去除不透明层的覆盖光电二极管310的部分)以形成图6所示的结构。沟槽430可蚀刻在前表面404中并且填充有填料432以在形成背侧深沟槽隔离结构之前或之后形成前侧深沟槽隔离结构428。这些制造步骤仅是示例性的，并且如果需要，可执行其他制造步骤以形成图6的结构。
如果需要，不透明层420可耦接到偏置电压供电线路。偏置电压供电线路可将偏置电压施加到不透明层，或者可使不透明层接地。将偏置电压施加到不透明层420可用于抑制暗电流和改善屏蔽结构410的隔离特性。如果需要，可将偏置电压施加到屏蔽结构410内的另一个所需层。
在图4至图6的示例中，沟槽422与沟槽414的上部部分合并。这个示例仅为示例性的。如果需要，如图7所示，沟槽422可具有允许衬底402的部分被插置在沟槽422与沟槽414之间的宽度(例如，沟槽422的宽度小于分隔两个沟槽414的距离)。不透明层420可填充沟槽422并且可直接接触衬底402(如图7所示)。
可完成任何所需的制造步骤以形成图7的结构。在一个示例性实施方案中，沟槽414(用于BDTI)可首先(例如，使用蚀刻)形成在衬底402中。接下来，涂层416可沉积在图像传感器之上(填充沟槽414并覆盖背表面406)。填充材料418(例如，二氧化硅)然后可沉积在图像传感器之上(例如，填充沟槽414并覆盖背表面406)。然后，可执行蚀刻以在沟槽414之间形成沟槽422。沟槽422可具有足够小的宽度以确保沟槽422不与沟槽414合并(例如，沟槽422的宽度小于分隔两个沟槽414的距离)。在该实施方案中，除了衬底402之外，蚀刻沟槽422还可去除涂层416和填料418的部分。接下来，不透明层420可沉积在图像传感器之上(填充沟槽422并覆盖背表面406)。可将额外的氧化物填料424添加到不透明层420上方的沟槽422。然后可执行化学-机械平面化以使不透明层420和氧化物填料424的上表面平坦。最后，可蚀刻不透明层420(例如，去除不透明层的覆盖光电二极管310的部分)以形成图7所示的结构。这些制造步骤仅是示例性的，并且如果需要，可执行其他制造步骤以形成图7的结构。
如果需要，不透明层420可耦接到偏置电压供电线路。偏置电压供电线路可将偏置电压施加到不透明层，或者可使不透明层接地。将偏置电压施加到不透明层420可用于抑制暗电流和改善屏蔽结构410的隔离特性。如果需要，可将偏置电压施加到屏蔽结构410内的另一个所需层。
图8中示出了屏蔽结构410的又一个实施方案。如图8所示，屏蔽结构410包括第一背侧深沟槽隔离结构和第二背侧深沟槽隔离结构412，类似于图4。背侧深沟槽隔离结构可通过从背表面406朝向前表面404将沟槽414蚀刻到衬底402中来形成。然后用有助于隔离存储二极管302的材料填充沟槽。例如，在图8中，每个背侧沟槽414具有二氧化铪钝化涂层416和填充材料418(如先前所述)。
除了背侧深沟槽隔离结构412之外，图8中的屏蔽结构410还包括形成在衬底402的背表面中的相应沟槽422中的不透明层420。在图8中，沟槽422被形成为具有相对于X轴成角度434的壁。为了形成这些成角度的沟槽壁，沟槽422可使用端面蚀刻来形成。端面蚀刻可以是以一定角度蚀刻衬底402的湿法蚀刻或干法蚀刻。填充沟槽422的不透明层将相应地也相对于X轴成角度434。端面蚀刻可为在衬底的晶面上蚀刻衬底的各向异性湿法蚀刻(例如，氢氧化钾)。对于衬底402为(100)硅衬底的一个示例性示例，蚀刻角度将为54.7°。端面蚀刻可另选地为形成弯曲表面的各向同性干法蚀刻或湿法蚀刻。在这些实施方案中，不透明层将具有第一弯曲部分和第二弯曲部分，该第一弯曲部分和第二弯曲部分朝向前表面向下延伸以相交在背表面下方的顶点处。
图8中的不透明层420具有第一成角度部分和第二成角度部分，该第一成角度部分和第二成角度部分朝向前表面向下延伸以相交在背表面下方的顶点处。图8中的不透明层可被描述为V形。以此方式以一定角度定位不透明层420可有助于将更多的光导向至光电二极管310(例如，因为与如图4中那样竖直定位时相比，在图8的位置中，不透明层可朝向光电二极管反射较多的光并且吸收较少的光)。角度434可等于任何所需角度(例如，介于54°与55°之间，介于50°与60°之间，介于45°与89°之间，介于52°与57°之间，介于35°与55°之间，介于35°与45°之间，介于35°与36°之间，大于54°，大于50°，大于45°，大于35°，大于30°，小于89°，小于70°，小于55°，等等)。在沟槽和不透明层具有弯曲表面的实施方案中，不透明层相对于衬底的背表面的角度变化，并且可仅沿着不透明层的每个部分在一个给定点处等于角度434。
不透明层420对入射光可为不透明的。例如，不透明层420可透射小于5％的入射光、小于1％的入射光、小于0.1％的入射光、小于0.01％的入射光、小于0.001％的入射光、大于0.0001％的入射光，等等。不透明层420可由钨、氮化钛、氮化钽、铝、铜或任何其他所需不透明材料形成。额外的氧化物层424(有时称为填料或平面化层)可填充沟槽422的其余部分。氧化物层424可具有与不透明层420的上表面共面的上表面。氧化物层424可由二氧化硅或另一所需介电材料形成。
可完成任何所需的制造步骤以形成图8的结构。在一个示例性实施方案中，沟槽414(用于BDTI)可首先(例如，使用蚀刻)形成在衬底402中。然后，可执行端面蚀刻以在沟槽414之间形成沟槽422。沟槽422可被蚀刻成具有相对于X轴成角度434的侧壁(或弯曲侧壁)。接下来，涂层416可沉积在图像传感器之上(填充沟槽414和422并覆盖背表面406)。填充材料418(例如，二氧化硅)然后可沉积在图像传感器之上(例如，填充沟槽414和422并覆盖背表面406)。接下来，不透明层420可沉积在填充材料418上方的图像传感器之上(填充沟槽422并覆盖背表面406)。可将额外的氧化物填料424添加到不透明层420上方的沟槽422。然后可执行化学-机械平面化以使不透明层420和氧化物填料424的上表面平坦。最后，可蚀刻不透明层420(例如，去除不透明层的覆盖光电二极管310的部分)以形成图8所示的结构。这些制造步骤仅是示例性的，并且如果需要，可执行其他制造步骤以形成图8的结构。
图9示出了与图8所示类似的实施方案，其中使用端面蚀刻以一定角度定位不透明层420。如图9所示，屏蔽结构410包括第一背侧深沟槽隔离结构和第二背侧深沟槽隔离结构412，类似于图8。背侧深沟槽隔离结构可通过从背表面406朝向前表面404将沟槽414蚀刻到衬底402中来形成。然后用有助于隔离存储二极管302的材料填充沟槽。例如，在图9中，每个背侧沟槽414具有二氧化铪钝化涂层416和填充材料418(如先前所述)。
除了背侧深沟槽隔离结构412之外，图9中的屏蔽结构410还包括形成在衬底402的背表面中的沟槽422-1和422-2中的不透明层420。在图9中，沟槽422-1和422-2被形成为具有相对于X轴成角度436的壁。为了形成这些成角度的沟槽壁，沟槽422-1和422-2可使用端面蚀刻来形成。端面蚀刻可以是以一定角度蚀刻衬底402的湿法蚀刻或干法蚀刻。两个沟槽可相交以形成顶点，或者在沟槽422-1和422-2之间可存在衬底402的平面部分。不透明层420具有分别填充沟槽422-1和422-2并且相对于X轴成角度436的两个部分。端面蚀刻可为在衬底的晶面上蚀刻衬底的各向异性湿法蚀刻(例如，氢氧化钾)。对于衬底402为(100)硅衬底的一个示例性示例，蚀刻角度将为54.7°。端面蚀刻可另选地为形成弯曲表面的各向同性干法蚀刻或湿法蚀刻。在这些实施方案中，不透明层将具有第一弯曲部分和第二弯曲部分，该第一弯曲部分和第二弯曲部分远离彼此并且朝向前表面向下延伸。
不透明层420还可在两个成角度部分之间具有平面部分(例如，平行于X轴)(如图9所示)。以此方式以一定角度定位不透明层420可有助于将更多的光导向至光电二极管310(例如，因为与如图4中那样竖直定位时相比，在图9的位置中，不透明层可朝向光电二极管反射较多的光并且吸收较少的光)。角度436可等于任何所需角度(例如，介于54°与55°之间，介于50°与60°之间，介于45°与89°之间，介于52°与57°之间，介于35°与55°之间，介于35°与45°之间，介于35°与36°之间，大于54°，大于50°，大于45°，大于35°，大于30°，小于89°，小于70°，小于55°，等等)。在沟槽和不透明层部分具有弯曲表面的实施方案中，不透明层相对于衬底的背表面的角度变化，并且可仅沿着不透明层的每个部分在一个给定点处等于角度434。
额外的氧化物层424(有时称为填料或平面化层)可填充沟槽422-1和422-2的其余部分。氧化物层424可形成在整个图像传感器上方，使得其接触光电二极管310上方的填充材料418。氧化物层424可由二氧化硅或另一所需介电材料形成。
可完成任何所需的制造步骤以形成图9的结构。在一个示例性实施方案中，沟槽414(用于BDTI)可首先(例如，使用蚀刻)形成在衬底402中。然后，可执行端面蚀刻以在沟槽414之间形成沟槽422-1和422-2。沟槽422-1和422-2可被蚀刻成具有相对于X轴成角度436的侧壁。接下来，涂层416可沉积在图像传感器之上(填充沟槽414、422-1和422-2并覆盖背表面406)。填充材料418(例如，二氧化硅)然后可沉积在图像传感器之上(例如，填充沟槽414、422-1和422-2并覆盖背表面406)。接下来，不透明层420可沉积在填充材料418上方的图像传感器之上(填充沟槽422-1和422-2并覆盖背表面406)。可蚀刻不透明层420以去除不透明层的覆盖光电二极管310的部分。可在图像传感器之上添加额外的氧化物填料424以填充沟槽422-1和422-2并覆盖不透明层420从而形成图9所示的结构。这些制造步骤仅是示例性的，并且如果需要，可执行其他制造步骤以形成图9的结构。
先前的实施方案都将屏蔽结构410描绘为覆盖一个电荷存储区302。这个示例仅为示例性的。一般来讲，光电二极管310之间的屏蔽结构410可覆盖任何所需数量的电荷存储区。图10示出了与图9的屏蔽结构相同的屏蔽结构。然而，如图10所示，屏蔽结构410覆盖两个电荷存储区302。这个示例仅为示例性的。如果需要，屏蔽结构410可覆盖一个电荷存储区、两个电荷存储区、三个电荷存储区、四个电荷存储区、四个以上的电荷存储区，等等。
尽管在先前实施方案中未明确示出，但每个光电二极管可被相应的滤色器元件覆盖。图11示出了形成在每个光电二极管310上方的相应滤色器元件438。每个滤色器元件可透过给定颜色的光并阻挡其他颜色的光。在一些实施方案中，屏蔽元件440可形成在相邻的滤色器元件之间。屏蔽元件440可形成为跨图像传感器14的网格，并且因此有时被称为复合网格。每个屏蔽元件440可由任何所需的材料形成。每个屏蔽元件440可包括由不同材料形成的多个层(例如，440-1、440-2和440-3)。一般来讲，每个屏蔽元件可包括由任何所需材料形成的任何所需数量的层。例如，屏蔽元件440可由钨或另一种所需的金属、金属氧化物或复合材料形成。屏蔽元件440可包含二氧化硅、氮氧化硅、氮化硅、钽、氮化钽、钛、氮化钛、钨和氮化钨中的一种或多种。一般来讲，屏蔽元件440可由任何所需材料或材料的组合形成。如果需要，可将额外的层442(例如，二氧化硅或另一所需介电材料)插置在屏蔽元件440与滤色器元件之间。
图11的图像传感器具有与图10类似的屏蔽结构。如图11所示，在复合网格形成在相邻滤色器元件之间的实施方案中，可使用相同的材料形成不透明层420和复合网格的层(例如，层440-3)。例如，不透明层420和层440-3均可由钨形成(例如，不透明层420和层440-3可一体地形成)。层440-3可延伸至低于滤色器元件438的下表面，以到达不透明层420的平面部分的上表面。换句话讲，不透明层420的一部分可向上延伸以在相邻的滤色器元件之间形成屏蔽元件的一部分。
本文在图4至图11的实施方案中的任一个中所述的结构和概念可应用于图4至图11中的其他实施方案中的任一个。例如，图4至图11中的屏蔽结构中的任一个均可覆盖一个电荷存储区(如图4至图9所示)、两个电荷存储区(如图10和图11所示)，或两个以上的电荷存储区。图4至图11中的屏蔽结构中的任一个均可具有如图5和图6所示的前侧深沟槽隔离结构，或者可不具有如图4以及图7至图11所示的前侧深沟槽隔离结构。在图4至图11中的屏蔽结构中的任一个中，不透明层420均可具有向上延伸以形成复合网格的一部分的部分(如图11所示)。在图4至图11中的实施方案中的任一个中，不透明层420(或屏蔽结构中的任何其他所需层)均可接地或耦接到偏置电压。
在各种实施方案中，图像传感器可包括具有前表面和背表面的衬底，形成在衬底中的第一光电二极管和第二光电二极管，形成在衬底中的在第一光电二极管与第二光电二极管之间的电荷存储区，具有在第一光电二极管与第二光电二极管之间的第一部分和第二部分的背侧深沟槽隔离，在背侧深沟槽隔离的第一部分与第二部分之间的从背表面朝向前表面延伸的沟槽，以及形成在沟槽中的不透明层。
不透明层可包括金属层。背侧深沟槽隔离可包括填充有填充材料的额外沟槽。填充材料可包括氧化物材料。填充材料可包括金属材料。不透明层也可由金属材料形成。背侧深沟槽隔离还可包括插置在填充材料与衬底之间的钝化涂层。钝化涂层可包括选自由以下各项组成的组的材料：p型掺杂氧化物、磷掺杂氧化物、二氧化铪、氧化钛、氧化锆、氧化钽、氧化铝和二氧化硅。图像传感器还可包括形成在沟槽中的不透明层上方的二氧化硅层。二氧化硅层可具有与不透明层的上表面共面的上表面。
沟槽的宽度可小于背侧深沟槽隔离的第一部分与第二部分之间的距离。图像传感器还可包括具有在第一光电二极管与第二光电二极管之间的第一部分和第二部分的前侧深沟槽隔离。前侧深沟槽隔离的第一部分和第二部分可分别被背侧深沟槽隔离的第一部分和第二部分重叠。不透明层可具有相对于背表面成非零角度的至少一个部分。图像传感器还可包括形成在第一光电二极管和第二光电二极管上方的第一滤色器元件和第二滤色器元件以及插置在第一滤色器元件与第二滤色器元件之间的屏蔽元件。不透明层可具有形成屏蔽元件的至少一部分的第一部分。
在各种实施方案中，背照式图像传感器可包括具有前表面和背表面的衬底，形成在衬底中的光电二极管，形成在衬底中并且被配置为从光电二极管接收电荷的电荷存储区，以及形成在衬底中的在电荷存储区上方的屏蔽结构。屏蔽结构可包括不透明层，该不透明层形成在第一背侧深沟槽隔离结构与第二背侧深沟槽隔离结构之间的沟槽中。屏蔽结构还可包括第一前侧深沟槽隔离结构和第二前侧深沟槽隔离结构，并且第一背侧深沟槽隔离结构和第二背侧深沟槽隔离结构可与第一前侧深沟槽隔离结构和第二前侧深沟槽隔离结构重叠。
在各种实施方案中，图像传感器可包括：具有第一相对表面和第二相对表面的衬底；形成在衬底中的第一光电二极管和第二光电二极管；形成在衬底上方的第一滤色器和第二滤色器，第一表面插置在第一滤色器和第二滤色器与第二表面之间；形成在衬底中的在第一光电二极管与第二光电二极管之间的电荷存储区；以及具有第一成角度部分和第二成角度部分的金属层，该第一成角度部分和第二成角度部分形成在衬底的第一表面中的至少一个沟槽中。金属层可覆盖电荷存储区。第一成角度部分和第二成角度部分可远离第一表面延伸并且在第一表面下方的点处相交。至少一个沟槽可包括第一沟槽和第二沟槽，并且第一成角度部分和第二成角度部分可分别形成在第一沟槽和第二沟槽中。
根据一个实施方案，图像传感器可包括具有前表面和背表面的衬底，形成在衬底中的第一光电二极管和第二光电二极管，形成在衬底中的在第一光电二极管与第二光电二极管之间的电荷存储区，具有在第一光电二极管与第二光电二极管之间的第一部分和第二部分的背侧深沟槽隔离，在背侧深沟槽隔离的第一部分与第二部分之间的从背表面朝向前表面延伸的沟槽，以及形成在沟槽中的不透明层。
根据另一个实施方案，不透明层包括金属层。
根据另一个实施方案，背侧深沟槽隔离包括填充有填充材料的额外沟槽。
根据另一个实施方案，填充材料包括氧化物材料。
根据另一个实施方案，填充材料包括金属材料。
根据另一个实施方案，不透明层也由金属材料形成。
根据另一个实施方案，背侧深沟槽隔离还包括插置在填充材料与衬底之间的钝化涂层。
根据另一个实施方案，钝化涂层包括选自由以下各项组成的组的材料：p型掺杂氧化物、磷掺杂氧化物、二氧化铪、氧化钛、氧化锆、氧化钽、氧化铝和二氧化硅。
根据另一个实施方案，图像传感器还可包括形成在沟槽中的不透明层上方的二氧化硅层。
根据另一个实施方案，二氧化硅层具有与不透明层的上表面共面的上表面。
根据另一个实施方案，沟槽的宽度小于背侧深沟槽隔离的第一部分与第二部分之间的距离。
根据另一个实施方案，图像传感器还可包括具有在第一光电二极管与第二光电二极管之间的第一部分和第二部分的前侧深沟槽隔离。
根据另一个实施方案，前侧深沟槽隔离的第一部分和第二部分分别被背侧深沟槽隔离的第一部分和第二部分重叠。
根据另一个实施方案，不透明层具有相对于背表面成非零角度的至少一个部分。
根据另一个实施方案，图像传感器还可包括形成在第一光电二极管和第二光电二极管上方的第一滤色器元件和第二滤色器元件以及插置在第一滤色器元件与第二滤色器元件之间的屏蔽元件。不透明层可具有形成屏蔽元件的至少一部分的第一部分。
根据一个实施方案，背照式图像传感器可包括具有前表面和背表面的衬底，形成在衬底中的光电二极管，形成在衬底中并且被配置为从光电二极管接收电荷的电荷存储区，以及形成在衬底中的在电荷存储区上方的屏蔽结构。屏蔽结构可包括不透明层，该不透明层形成在第一背侧深沟槽隔离结构与第二背侧深沟槽隔离结构之间的沟槽中。
根据另一个实施方案，屏蔽结构还包括第一前侧深沟槽隔离结构和第二前侧深沟槽隔离结构，并且第一背侧深沟槽隔离结构和第二背侧深沟槽隔离结构与第一前侧深沟槽隔离结构和第二前侧深沟槽隔离结构重叠。
根据一个实施方案，图像传感器可包括：具有第一相对表面和第二相对表面的衬底；形成在衬底中的第一光电二极管和第二光电二极管；形成在衬底上方的第一滤色器和第二滤色器；形成在衬底中的在第一光电二极管与第二光电二极管之间的电荷存储区；以及具有第一成角度部分和第二成角度部分的金属层，该第一成角度部分和第二成角度部分形成在衬底的第一表面中的至少一个沟槽中。第一表面可插置在第一滤色器和第二滤色器与第二表面之间，并且金属层可覆盖电荷存储区。
根据另一个实施方案，第一成角度部分和第二成角度部分可远离第一表面延伸并且在第一表面下方的点处相交。
根据另一个实施方案，至少一个沟槽包括第一沟槽和第二沟槽，并且第一成角度部分和第二成角度部分分别形成在第一沟槽和第二沟槽中。
前述内容仅是对本发明原理的例示性说明，因此本领域技术人员可以在不脱离本发明的实质和范围的前提下进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，包括：
衬底，所述衬底具有前表面和背表面；
第一光电二极管和第二光电二极管，所述第一光电二极管和所述第二光电二极管形成在所述衬底中；
电荷存储区，所述电荷存储区形成在所述衬底中在所述第一光电二极管与所述第二光电二极管之间；
背侧深沟槽隔离，所述背侧深沟槽隔离具有在所述第一光电二极管与所述第二光电二极管之间的第一部分和第二部分；
沟槽，所述沟槽在背侧深沟槽隔离的所述第一部分与所述第二部分之间并且从所述背表面朝向所述前表面延伸；和
不透明层，所述不透明层形成在所述沟槽中。
2.根据权利要求1所述的图像传感器，其中所述背侧深沟槽隔离包括填充有填充材料的额外沟槽，并且其中所述填充材料包括选自由以下各项组成的组中的材料：氧化物材料和金属材料。
3.根据权利要求2所述的图像传感器，其中所述不透明层也由所述金属材料形成。
4.根据权利要求2所述的图像传感器，其中所述背侧深沟槽隔离还包括插置在所述填充材料与所述衬底之间的钝化涂层，并且其中所述钝化涂层包括选自由以下各项组成的组中的材料：p型掺杂氧化物、磷掺杂氧化物、二氧化铪、氧化钛、氧化锆、氧化钽、氧化铝和二氧化硅。
5.根据权利要求1所述的图像传感器，还包括：
二氧化硅层，所述二氧化硅层形成在所述沟槽中的所述不透明层上方，其中所述二氧化硅层具有与所述不透明层的上表面共面的上表面。
6.根据权利要求1所述的图像传感器，还包括：
前侧深沟槽隔离，所述前侧深沟槽隔离具有在所述第一光电二极管与所述第二光电二极管之间的第一部分和第二部分，其中前侧深沟槽隔离的所述第一部分和所述第二部分分别被背侧深沟槽隔离的所述第一部分和所述第二部分重叠。
7.根据权利要求1所述的图像传感器，其中所述不透明层具有相对于所述背表面成非零角度的至少一个部分。
8.根据权利要求1所述的图像传感器，还包括：
第一滤色器元件和第二滤色器元件，所述第一滤色器元件和所述第二滤色器元件形成在所述第一光电二极管和所述第二光电二极管上方；和
屏蔽元件，所述屏蔽元件插置在所述第一滤色器元件与所述第二滤色器元件之间，其中所述不透明层具有形成所述屏蔽元件的至少一部分的第一部分。
9.一种背照式图像传感器，包括：
衬底，所述衬底具有前表面和背表面；
光电二极管，所述光电二极管形成于所述衬底中；
电荷存储区，所述电荷存储区形成在所述衬底中并且被配置为从所述光电二极管接收电荷；和
屏蔽结构，所述屏蔽结构形成在所述衬底中在所述电荷存储区上方，其中所述屏蔽结构包括不透明层，所述不透明层形成在第一背侧深沟槽隔离结构与第二背侧深沟槽隔离结构之间的沟槽中。
10.一种图像传感器，包括：
衬底，所述衬底具有相对的第一表面和第二表面；
第一光电二极管和第二光电二极管，所述第一光电二极管和所述第二光电二极管形成在所述衬底中；
第一滤色器和第二滤色器，所述第一滤色器和所述第二滤色器形成在所述衬底上方，其中所述第一表面插置在所述第一滤色器和所述第二滤色器与所述第二表面之间；
电荷存储区，所述电荷存储区形成在所述衬底中在所述第一光电二极管与所述第二光电二极管之间；和
金属层，所述金属层具有第一成角度部分和第二成角度部分，所述第一成角度部分和所述第二成角度部分形成在所述衬底的所述第一表面中的至少一个沟槽中，其中所述金属层覆盖所述电荷存储区。
CN201910503528.3A 2018-06-12 2019-06-12 背照式全局快门像素 Active CN110600490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/005,887 2018-06-12
US16/005,887 US10432883B1 (en) 2018-06-12 2018-06-12 Backside illuminated global shutter pixels

Publications (2)

Publication Number Publication Date
CN110600490A true CN110600490A (zh) 2019-12-20
CN110600490B CN110600490B (zh) 2024-02-13

Family

ID=68063736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910503528.3A Active CN110600490B (zh) 2018-06-12 2019-06-12 背照式全局快门像素

Country Status (2)

Country Link
US (1) US10432883B1 (zh)
CN (1) CN110600490B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117291A (zh) * 2020-10-30 2020-12-22 联合微电子中心有限责任公司 一种背照式电荷域全局快门图像传感器及其制作方法
TWI773355B (zh) * 2021-06-02 2022-08-01 晶相光電股份有限公司 影像感測器及其製造方法
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102663165B1 (ko) * 2019-01-07 2024-05-09 삼성전자주식회사 이미지 센서의 제조 방법
US11018177B2 (en) * 2019-05-29 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated global shutter image sensor
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US20210313380A1 (en) * 2020-04-01 2021-10-07 Canon Kabushiki Kaisha Photoelectric conversion device and manufacturing method therefor
CN113629082B (zh) * 2021-07-19 2024-06-07 联合微电子中心有限责任公司 遮光结构、图像传感器及图像传感器的制备方法
CN113629083A (zh) * 2021-07-19 2021-11-09 联合微电子中心有限责任公司 遮光结构、图像传感器及图像传感器的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006908A1 (en) * 2008-07-09 2010-01-14 Brady Frederick T Backside illuminated image sensor with shallow backside trench for photodiode isolation
CN102347338A (zh) * 2010-07-27 2012-02-08 台湾积体电路制造股份有限公司 含背照式图像感测元件的装置及图像感测元件的制造方法
CN104425526A (zh) * 2013-09-03 2015-03-18 台湾积体电路制造股份有限公司 形成具有深沟槽隔离结构的图像传感器件的机制
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
US20160204150A1 (en) * 2015-01-08 2016-07-14 Min-Seok Oh Image sensor
CN107302008A (zh) * 2017-06-06 2017-10-27 上海集成电路研发中心有限公司 增强近红外感光性能的背照式像素单元结构及形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969821A1 (fr) 2010-12-23 2012-06-29 St Microelectronics Sa Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges
US8946795B2 (en) 2011-03-17 2015-02-03 Omnivision Technologies, Inc. Backside-illuminated (BSI) image sensor with reduced blooming and electrical shutter
US20130334637A1 (en) 2012-06-14 2013-12-19 Honeywell International Inc. Doing Business As (D.B.A.) Honeywell Scanning And Mobility Cmos sensor with backside illumination electronic global shutter control
US10325947B2 (en) 2013-01-17 2019-06-18 Semiconductor Components Industries, Llc Global shutter image sensors with light guide and light shield structures
US9748298B2 (en) 2015-06-30 2017-08-29 Semiconductor Components Industries, Llc Image sensors with backside trench structures
US20170339355A1 (en) 2016-05-19 2017-11-23 Semiconductor Components Industries, Llc Imaging systems with global shutter phase detection pixels

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006908A1 (en) * 2008-07-09 2010-01-14 Brady Frederick T Backside illuminated image sensor with shallow backside trench for photodiode isolation
CN102347338A (zh) * 2010-07-27 2012-02-08 台湾积体电路制造股份有限公司 含背照式图像感测元件的装置及图像感测元件的制造方法
CN104425526A (zh) * 2013-09-03 2015-03-18 台湾积体电路制造股份有限公司 形成具有深沟槽隔离结构的图像传感器件的机制
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
US20160204150A1 (en) * 2015-01-08 2016-07-14 Min-Seok Oh Image sensor
CN107302008A (zh) * 2017-06-06 2017-10-27 上海集成电路研发中心有限公司 增强近红外感光性能的背照式像素单元结构及形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117291A (zh) * 2020-10-30 2020-12-22 联合微电子中心有限责任公司 一种背照式电荷域全局快门图像传感器及其制作方法
CN112117291B (zh) * 2020-10-30 2022-11-18 联合微电子中心有限责任公司 一种背照式电荷域全局快门图像传感器及其制作方法
TWI773355B (zh) * 2021-06-02 2022-08-01 晶相光電股份有限公司 影像感測器及其製造方法
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素

Also Published As

Publication number Publication date
CN110600490B (zh) 2024-02-13
US10432883B1 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110600490B (zh) 背照式全局快门像素
US10003759B2 (en) Vertically stacked image sensor
KR102367384B1 (ko) 이미지 센서 및 그 형성 방법
KR101968197B1 (ko) 이미지 센서 및 이의 형성 방법
US10192919B2 (en) Imaging systems with backside isolation trenches
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
CN109728025B (zh) 图像传感器
US11152415B2 (en) Image sensor with separation pattern and image sensor module including the same
US9508766B2 (en) Image sensors and methods of fabricating the same
US9130180B2 (en) Image sensor with organic photoelectric layer
US11784202B2 (en) Image sensor
US10217783B2 (en) Methods for forming image sensors with integrated bond pad structures
CN111048537A (zh) 包括有源区的图像传感器
KR20170094693A (ko) 이미지 센서
EP2737533A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
JP5704848B2 (ja) 固体撮像装置およびカメラ
CN114730784A (zh) 半导体装置和设备
KR102567972B1 (ko) 유기 이미지 센서
US20240038800A1 (en) Image Sensor with a Bond Pad
US20230326945A1 (en) Image sensor
CN117476715A (zh) 具有键合焊盘的图像传感器
CN116314218A (zh) 图像传感器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant