CN110580928A

CN110580928A - 一种三维存储器的控制方法、装置及存储介质

Info

Publication number: CN110580928A
Application number: CN201910735643.3A
Authority: CN
Inventors: 宋雅丽
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2019-08-09
Filing date: 2019-08-09
Publication date: 2019-12-17
Anticipated expiration: 2039-08-09
Also published as: CN110580928B

Abstract

本发明实施例提供了一种三维存储器的控制方法、装置及存储介质。其中，所述方法包括：确定对选择的第一字线进行读取操作；所述选择的第一字线为所述三维存储器的多个字线中的至少一个；在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。本发明实施例通过在对第一字线进行读取操作时，加大三维存储器中选择的第一字线上的读导通电压，以增大流经第一字线上存储单元管中的电流，从而提高三维存储中的沟道电流。

Description

一种三维存储器的控制方法、装置及存储介质

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维存储器的控制方法、装置及存储介质。

背景技术

近年来，闪存存储器(英文表达为Flash Memory)的发展尤为迅速。闪存存储器(在以下的描述中简称为存储器)的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。并且，为了适应当前随着各领域数据存储量的日益增长，存储器的容量也越来越大。

相关技术中，二维(2D，2 Dimensions)存储器通过更先进的制造工艺缩小存储单元管(英文表达为cell，这里存储单元管为存储器的基本存储单元，实际应用中，通常采用浮栅场效应管作为基本存储单元来存储数据)的尺寸，以达到在单位体积内存放更多的存储单元管，从而存储更多数据的目的。然而，存储单元管体积存在尺寸极限(10～12纳米)，在达到尺寸极限后，继续使用控制存储单元管尺寸的方式实现增加存储器容量将不可行。三维(3D，3 Dimensions)存储器技术的出现提供了新的思路。3D存储器技术不再追求缩小存储单元管的尺寸，而是通过3D堆叠技术封装更多存储单元管，以达到容量增多的目的。由于3D存储器技术相较于2D存储器技术优势明显，3D存储器技术已成为研究热门。

然而，3D存储器技术中存在各种挑战，例如，随着层数不断增加，存在沟道电流快速下降的问题。

发明内容

为解决现有存在的技术问题，本发明实施例提出一种3D存储器的控制方法、装置及存储介质，能够提高3D存储器的沟道电流。

本发明实施例提供了一种3D存储器的控制方法，包括：

确定对选择的第一字线(英文表达为Word Line(简称WL))进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；

在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。

上述方案中，所述方法还包括：

确定对所述第一字线进行编程操作；

选择所述第一字线的高位数据态进行编程；所述高位数据态为比擦除态更高的数据状态。

上述方案中，所述第一字线为处于所述3D存储器块结构边缘位置的字线。

上述方案中，所述方法还包括：

依据选择策略，动态从所述3D存储器的所有字线中选择所述第一字线。

上述方案中，所述选择所述第一字线的高位数据态进行编程，包括：

选择所述第一字线中每个存储单元管的高位数据状态进行编程。

上述方案中，所述确定对选择的第一字线进行读取操作时，在所述第一字线上施加第一电压，包括：

确定对选择的第一字线进行读取操作时，对所述第一字线连接的栅极施加所述第一电压。

上述方案中，所述方法还包括：所述3D存储器为3D NAND型存储器。

本发明实施例还提供一种3D存储器的控制装置，包括：

第一确定单元，用于确定对选择的第一字线进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；

读取操作控制单元，用于在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。

本发明实施例又提供一种3D存储器的控制装置，包括：处理器和配置为存储能够在处理器上运行的计算机程序的存储器；

其中，所述处理器用于运行所述计算机程序时，执行时实现上述任一所述方法的步骤。

本发明实施例还提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一所述方法的步骤。

本发明实施例提供的3D存储器的控制方法、装置、存储介质，确定对选择的第一字线进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。本发明实施例通过在对第一字线进行读取操作时，加大3D存储器中选择的第一字线上的存储单元管的读导通电压，以增大流经第一字线上存储单元管中的电流，从而提高3D存储中的沟道电流。

附图说明

图1为相关技术中3D存储器中层数与沟道电流及存储块体积的关系的示意图；

图2为相关技术中3D存储器中差异化制备的控制晶体管的分类示意图；

图3为本发明实施例3D存储器的组成框图；

图4为本发明实施例3D存储器中存储器单元阵列的存储块的外形示意图；

图5为本发明实施例3D存储器中存储块内部的结构示意图；

图6为本发明实施例3D存储器的控制方法的实现流程示意图一；

图7为本发明实施例3D存储器的控制方法中第一电压和第二电压的实施示意图；

图8为本发明实施例3D存储器的控制方法中第二电压的实施示意图；

图9为本发明实施例3D存储器的控制方法的实现流程示意图二；

图10a为本发明实施例3D存储器的控制方法中TLC的八个数据态的示意图；

图10b为本发明实施例3D存储器的控制方法中选择TLC的L1～L7数据态的示意图；

图10c为本发明实施例3D存储器的控制方法中选择TLC的L2～L7数据态的示意图；

图11为本发明实施例3D存储器的控制装置的组成结构示意图；

图12为本发明实施例3D存储器的控制装置的硬件组成结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

存储器根据内部结构不同分为NOR型存储器(英文表达为NOR Flash)和NAND型存储器(英文表达为NAND Flash)，其中，NOR型存储器中每个位线(英文表达为Bit Line(简称为BL))下的各存储单元管是并联的，可以实现位读取；而NAND型存储器中每个位线下的各存储单元管是串联的，可以实现页(英文表达为page)读取。这里，存储单元管的串联结构减少了金属导线的占用面积，芯片裸片(英文表达为die)的利用率高，因此NAND型存储器的密度高，适用于需要大容量存储的应用场合。本发明实施例中提到的3D存储器为3D NAND型存储器。

图1为相关技术中3D存储器中层数与沟道电流及存储块体积的关系的示意图，从图1中可以看出，随着层数N(N为≥1的整数)的增加，存储器中存储块(一个存储块中包含N层存储单元管)的体积有所增加，而沟道电流则快速下降。3D存储器随着层数不断增加，沟道的长度和电阻也相应的增加，由此，3D存储器沟道电流会快速下降。并且，当一个沟道(这里，由于3D存储器中，各存储单元管沿着沟道孔布置成串，因此，一个沟道也可称为一个沟道孔串)上多数储单元处于编程态时，沟道电流会下降更多(英文中，称这种由编程态多而导致的沟道电流下降为Worse On Current，简称WOC)。本领域技术人员可以理解的是：处于编程态的存储单元管中存储了电子，比处于擦除态的存储单元管(未存储电子)的等效电阻大，而当一个沟道孔串上存在多个处于编程态的存储单元管必然比存在多个处于擦除态的存储单元管的沟道电流低。

实际应用时，当沟道中电流变低时，使得感测(可以理解为读取数据)更困难。具体的：沟道中电流变低迫使感测阈值电流变得更低，使得感测操作更易被各种种类的感测噪声影响，并且因此降低了感测精确度。此外，由于需要更长的时间来稳定感测以及最小化感测噪声，因此感测时长增加，这增加了用于读取操作的时长。

相关技术中，可以通过增加位线电压的方式来改进WOC，但是，增加位线电压会使3D存储器整体的功耗增加，不利于存储器的低功耗应用。

还可以通过构造不均匀沟道宽度的方式来改进WOC，例如被期望沟道电流低的沟道孔串以相对沟道电流较正常的沟道孔串更厚的沟道尺寸或更大的掺杂浓度制造，以及差异化制备控制晶体管的阈值电压(Vth)(如图2所示，将3D存储器中位线钳位(BLC)晶体管进行TI、T2的分类，并将T2的BLC晶体管制备为比T1的BLC晶体管具有更低的Vth)。但是，在实际应用中，不均匀沟道在工艺制备方面难度很大。

基于此，本发明的各种实施例中，本发明实施例通过在对第一字线进行读取操作时，加大3D存储器中选择的第一字线上的读导通电压，以增大流经第一字线上存储单元管中的电流，从而提高3D存储中的沟道电流。同时，该方案实施时不需要增加额外的工艺复杂性，并且由于仅增大选择的字线电压，因此对3D存储器的功耗增加有限。

为了便于理解本申请实施例提供的3D存储器的控制方法，首先介绍本申请实施例的具体应用场景。

图3示出了3D存储器的框图。3D存储器可以包括存储器单元阵列、地址解码器、公共源极线控制器、电压发生器、读写电路、数据缓冲器和控制逻辑，其中：

存储器单元阵列用于存储用户数据，当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，地址解码器可以基于解码的行地址将从电压发生器产生的相应电压施加到相应的字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。

存储器单元阵列可以包括多个存储块(英文表达为Block)，如图4所示，多个存储块如BLK1至BLKz。多个存储块中的每个存储块中又可以包括多个存储串。每个存储串中可以包括层叠在衬底之上的多个存储单元管。每个存储单元管可以是一位存储单元管或者多位存储单元管。

如图5所示，位于同一个存储串内的存储单元管的沟道在物理上连接。每一个存储串的顶部(漏极侧)的晶体管为上选择管，上选择管连接至位线，存储串底部(源极侧)的晶体管为下选择管，不同存储串之间通过上选择管和下选择管区分。位于同一层内的多个存储单元管组成存储行，位于不同存储串但位于同一存储行内的存储单元管的栅极在物理上相连接，均连接至同一字线。

实际应用中，在编程操作(也可以理解为写数据)期间，根据字线编程顺序或其它的编程规则来编程存储器单元。例如，编程可以从块的源极侧处的字线处开始，并且继续到块的漏极侧处的字线。在一个编程规则中，每个字线被编程完成后再进入下一个字线的编程(即以页为单位进行编程)。

根据编程命令中的写入数据后，每个存储器单元将处于某种数据状态，存储器单元处于已擦除状态，或者已编程状态。同时，不同位数的存储单元管的数据状态存在区别。例如，在一位存储单元管(SLC，Single-Level Cell)中，存在已擦除状态L0和已编程状态L1的两个数据状态。在两位存储单元管(MLC，Multi-Level Cell)中，存在已擦除状态L0和三个更高的数据状态的四个数据状态，该三个更高的数据状态称为L1、L2和L3数据状态。在三位存储单元管(TLC，Trinary-Level Cell)中，存在包含已擦除状态L0和七个更高的数据状态的八个数据状态，该七个更高的数据状态称为L1、L2、L3、L4、L5、L6、L7数据状态。

对存储器单元进行编程操作之后，可以通过读取操作读取编程操作写入的数据。在进行读取操作时，控制逻辑通过控制电压发生器在选中的字线上施加读取电压、在未选中的字线上施加读通过电压后，控制读写电路读取操作对相应位线上存储单元管中存储的数据进行感测，从而读取出存储器存储的数据。

本发明实施例提供一种3D存储器的控制方法。图6为本发明实施例3D存储器的控制方法的实现流程示意图。如图6所示，所述方法包括以下步骤：

步骤S601，确定对选择的第一字线进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；

步骤S602，在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。

这里，所述选择的第一字线为所述3D存储器的多个字线中的至少一个指定的字线。实际应用时，可根据实际情况确定第一字线中字线的数量，即存储行的数量。

实际应用中，将3D存储器的读取操作分为三个阶段：预导通阶段、读取数据阶段和预关断阶段。其中，在预导通阶段，在选中字线(被指定即将执行读取数据的字线)上施加预导通电压，使选中字线上的存储单元管导通，以防止后续读取数据阶段出现无法在选中的字线上施加足够的读取电压、在未选中的字线(与选中字线处于同一存储块中的，除选中字线之外的字线)上施加读通过电压，从而将选中存储单元串的沟道导通。在读取数据阶段，在选中的字线上施加相应读电压、在未选中的字线上仍施加读通过电压，通过位线对选中的字线上连接的存储单元管存储的数据进行读取。在预关断阶段，对字线、位线及沟道、衬底等电压进行放电恢复，以防止存储器上的留存的电压和电流对后续读取操作的精确度造成影响。

需要说明的是，在读取操作的预导通阶段，加载在选中字线上的电压称为预导通电压，加载在未选中字线上的电压称为读通过电压，在相关技术中，预导通电压和通过电压的电位是相同的。

在本实施例中，所述第一电压，为在读取操作的预导通阶段，施加在第一字线中选中字线上的预导通电压，用Vpass1表示。所述第二电压，为在读取操作的预导通阶段，施加在其它字线上的读通过电压，用Vpass2表示，并且Vpass1略高于Vpass2。如图7、图8所示，当第一字线为选中字线时，在第一字线上施加Vpass1，而在其它未选中字线上施加Vpass2；而当选中字线不再是第一字线时，在选中字线和其它未选中字线上均施加Vpass2。

举个例子来说，假设选择的第一字线为WLL0和WLL1。当需要进行读取操作，并且选中的字线为WLL0时，在读取操作的预导通阶段，在WLL0上施加Vpass1(如6.5V+deltaV，其中deltaV为0～2V)，在其它未选中字线(包括WLL1)上施加Vpass2(如6.5V)。当需要进行读取操作，并且选中的字线为WLL1时，在读取操作的预导通阶段，在WLL1上施加Vpass1(如6.5V+deltaV，其中deltaV为0～2V)，在其它未选中字线(包括WLL0)上施加Vpass2(如6.5V)。当需要进行读取操作，并且选中的字线为WLL2时，在读取操作的预导通阶段，在WLL2及其它未选中字线(包括WLL0、WLL1)上施加Vpass2(如6.5V)。

实际应用时，Vpass1和Vpass2均可通过图3中的电压发生器产生，并通过图3中的地址解码器施加到相应的字线上。

本发明实施例提供了一种3D存储器的控制方法，确定对选择的第一字线进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。本发明实施例通过在对第一字线进行读取操作时，加大3D存储器中选择的第一字线上的读导通电压(栅极电压)，以增大流经第一字线上存储单元管中的电流(漏极电流)，从而提高3D存储中的沟道电流。

由于在WOC中，限制沟道电流的主要因素是高编程态的存储单元管(高编程态的存储单元管具有更大的等效电阻)，因此考虑在编程过程中，选择一些特定的字线，在这些字线上仅编程高位数据态，同时在读取这些字线时，加高读通过电压，以减小高编程态的存储单元管的等效电阻(即通过增加存储单元管的栅极电压使其充分导通，以减少漏极和源极之间的等效电阻)，从而提高沟道孔串的电流。

基于此，本发明实施例又提供一种3D存储器的控制方法。图9为本发明实施例3D存储器的控制方法的实现流程示意图。如图9所示，所述方法包括以下步骤：

步骤S901，确定对选择的第一字线进行编程操作；选择所述第一字线的高位数据态进行编程；所述高位数据态为比擦除态更高的数据状态；

步骤S902，确定对所述第一字线进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；

步骤S903，在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。

这里，在步骤S901中，所述选择的第一字线为所述3D存储器的多个字线中的至少一个指定的字线。实际应用时，可根据实际情况确定第一字线中字线的数量，即存储行的数量。

比如，实际应用中，可以根据待存储数量的大小来确定第一字线中字线的数量。当待存储数量大时，第一字线中字线的数量也需要相应加大。

这里，对于选择的第一字线，在对这些字线进行编程时，仅对这些字线的高位数据态进行编程。这里，所述高位数据态为比擦除态更高的数据状态。

如图10a所示，以TLC为例，TLC中存在包含已擦除状态L0和七个更高的数据状态的八个数据状态，该七个更高的数据状态称为L1、L2、L3、L4、L5、L6、L7数据状态，并且，随着数据状态位的增高，TLC中注入的电子越多，TLC的等效电阻越大。在本实施例中，如图10b、图10c所示，仅选择TLC态的L1～L7态，或者更高的L2～L7态进行编程。

需要说明的是：对于TLC，当然高位数据态还可以是L3～L7态、L4～L7态、L5～L7态、L6～L7态或L7态，并且随着数据状态位的增高，TLC的等效电阻越大，后续加高读通过电压对减小高编程态的存储单元管的等效电阻的效果越明显，提高沟道串中电流就越明显。另外，对于SLC，高位数据态是L1；对于MLC，高位数据态可以是L1～L3态、L2～L3态或L3态。

实际应用中，由于在一些编程规则中，以页为单位进行编程，即将一个字线中包括的所有存储单元管全部编程完成再进入下一个字线的编程。

基于此，在一实施例中，所述选择所述第一字线的高位数据态进行编程，包括：

实际应用中，选择所述第一字线的高位数据态进行编程可以通过以下方式来实现：

对于一个存储块，编程顺序的规则可以是按顺序(如从WLL0开始编程，WLL0编程完成后进入WLL1编程，然后顺序编程到WLLN)来进行多个字线的编程，也可以是按随机数(如每次按照随机算法，随机产生一个开始编程字线，如WLL5，然后再从WLL5开始编程字线开始顺序编程)来进行多个字线的编程，对于编程顺序规则这里不作限定。

这里，实际应用时，可以先根据存储的数据大小确定第一字线中包含字线的数量，假设确定的数量为2，然后根据编程顺序规则确定第一字线具体为哪几个字线，比如利用随机数产生一个开始编程字线为WLL6，此时，可以将第一字线确定为WLL6、WLL7。此时，有个待存储数据需要写入，则利用图3中的控制逻辑实现对待存储数据的判断与控制，并将待存储数据中的高位数据态部分写入WLL6、WLL7，将待存储数据中的低位数据态部分写入其它的字线。如此，实现了仅选择所述第一字线的高位数据态进行编程。

在步骤S902中，实际应用时，由于处于所述3D存储器块结构边缘位置的字线(靠近上、下选择管处的字线，如64层存储器中的WL0、WL1、WL2、WL61、WL62、WL63)的读干扰(英文表达为read disturb)较严重，并且边缘位置字线中低位数据态更严重。此时，若选择这些边缘位置的字线作为第一字线，由于第一字线仅编程高位数据态，避开了对读干扰严重的低位数据态，因此，可以在一定程度上改善这些边缘位置字线的读干扰。

基于此，在一实施例中，所述第一字线为处于所述3D存储器块结构边缘位置的字线。

实际应用时，存储器的读写次数有限，而长期在固定的字线上编程会增大这些固定字线的损耗，使存储器的寿命下降。此时，需要将第一字线进行动态的选择。

基于此，在一实施例中，依据选择策略，动态从所述3D存储器的所有字线中选择所述第一字线。

对于这里的动态，举个例子来说，如在一次编程中，第一子线为WLL0、WLL1，则在下一次的编程中可以是WLL1、WLL2，在更下一次的编程中可以是WLL3、WLL4。

实际应用时，第一字线的选择可以由控制逻辑完成。

在步骤S903中，关于在对应字线上施加对应的读通过电压，前已述及，这里不再赘述。

实际应用时，由于位于同一存储行内的存储单元管的栅极在物理上相连接，且均连接至同一字线。

基于此，在一实施例中，所述确定对选择的第一字线进行读取操作时，在所述第一字线上施加第一电压，包括：

本发明实施例提供了一种3D存储器的控制方法，先选择一些特定的字线，在这些字线上仅编程高位数据态，同时在读取这些字线时，加高读导通电压，以减小高编程态的存储单元管的等效电阻，从而达到提高3D存储中沟道孔串的电流的目的。

为了实现本发明实施例的方法，本发明实施例还提供一种3D存储器的控制装置，图11为本发明实施例装置的组成结构示意图，如图11所示，所述装置1100包括：第一确定单元1101和读取操作控制单元1102，其中：

所述第一确定单元1101，用于确定对选择的第一字线进行读取操作；所述选择的第一字线为所述3D存储器的多个字线中的至少一个；

所述读取操作控制单元1102，用于在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。

在一实施例中，所述装置1100还包括：第二确定单元和编程操作控制单元，其中：

所述第二确定单元，用于确定对所述第一字线进行编程操作；

所述编程操作控制单元，用于选择所述第一字线的高位数据态进行编程；所述高位数据态为比擦除态更高的数据状态。

在一实施例中，所述第一字线为处于所述3D存储器块结构边缘位置的字线。

在一实施例中，所述装置1100还包括：选择单元，用于依据选择策略，动态的从所述3D存储器的所有字线中选择所述第一字线。

在一实施例中，所述编程操作控制单元，用于选择所述第一字线中每个存储单元管的高位数据状态进行编程。

在一实施例中，所述读取操作控制单元1102，用于确定对选择的第一字线进行读取操作时，对所述第一字线连接的栅极施加所述第一电压。

在一实施例中，所述3D存储器为3D NAND型存储器。

实际应用时，所第一确定单元1101、读取操作控制单元1102、选择单元、第二确定单元以及编程操作控制单元可由3D存储器的控制装置中的处理器实现。

需要说明的是：上述实施例提供的3D存储器的控制装置在进行3D存储器的控制读取操作时，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述处理分配由不同的程序模块完成，即将装置的内部结构划分成不同的程序模块，以完成以上描述的全部或者部分处理。另外，上述实施例提供的3D存储器的控制装置与3D存储器的控制方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

基于上述程序模块的硬件实现，且为了实现本发明实施例的方法，本发明实施例提供一种3D存储器的控制装置1200，如图12所示，所述装置1200包括：处理器1201和配置为存储能够在处理器上运行的计算机程序的存储器1202，其中：

所述处理器1201用于运行所述计算机程序时执行上述一个或多个技术方案提供的方法。

实际应用时，如图12所示，所述装置1200中的各个组件通过总线系统1203耦合在一起。可理解，总线系统1203用于实现这些组件之间的连接通信。总线系统1203除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图12中将各种总线都标为总线系统1203。

在示例性实施例中，本发明实施例还提供了一种存储介质，是计算机可读存储介质，例如包括计算机程序的存储器1202，上述计算机程序可由3D存储器的控制装置1200的处理器1201执行，以完成前述方法所述步骤。计算机可读存储介质可以是移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims

1.一种三维存储器的控制方法，其特征在于，所述方法包括：

确定对选择的第一字线进行读取操作；所述选择的第一字线为所述三维存储器的多个字线中的至少一个；

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

确定对所述第一字线进行编程操作；

3.根据权利要求1所述的方法，其特征在于，所述第一字线为处于所述三维存储器块结构边缘位置的字线。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

依据选择策略，动态从所述三维存储器的所有字线中选择所述第一字线。

5.根据权利要求2所述的方法，其特征在于，所述选择所述第一字线的高位数据态进行编程，包括：

6.根据权利要求1所述的方法，其特征在于，所述确定对选择的第一字线进行读取操作时，在所述第一字线上施加第一电压，包括：

7.根据权利要求1所述的方法，其特征在于，所述三维存储器为三维NAND型存储器。

8.一种三维存储器的控制装置，其特征在于，包括：

第一确定单元，用于确定对选择的第一字线进行读取操作；所述选择的第一字线为所述三维存储器的多个字线中的至少一个；

9.一种三维存储器的控制装置，其特征在于，包括：处理器和配置为存储能够在处理器上运行的计算机程序的存储器；

其中，所述处理器用于运行所述计算机程序时，执行权利要求1至7任一项所述方法的步骤。

10.一种存储介质，其上存储有计算机程序，其特征在于所述计算机程序被处理器执行时实现权利要求1至7任一项所述方法的步骤。