CN110572164A

CN110572164A - Ldpc译码方法、装置、计算机设备及存储介质

Info

Publication number: CN110572164A
Application number: CN201910934664.8A
Authority: CN
Inventors: 管金新; 郭超
Original assignee: Shenzhen Union Memory Information System Co Ltd
Current assignee: Shenzhen Union Memory Information System Co Ltd
Priority date: 2019-09-29
Filing date: 2019-09-29
Publication date: 2019-12-13
Anticipated expiration: 2039-09-29
Also published as: CN110572164B

Abstract

本发明涉及LDPC译码方法、装置、计算机设备及存储介质；其中，方法，包括：S1，获取LDPC译码请求；S2，读取用户数据，并写入码字存储器中；S3，初始化比特翻转阈值，并设置最大迭代次数；S4，计算当前码字的校验子，并将迭代次数加1；S5，计算不满足的校验方程的个数；S6，对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值；S7，判断校验子校验是否满足方程或迭代次数是否达到设置的最大值。本发明能够减少中间计算变量的存储，提升比特翻转译码器的数据吞吐率，减少硬件资源的消耗，降低芯片面积和成本，同时有效提升比特翻转译码器的带宽，能够更好地满足需求。

Description

LDPC译码方法、装置、计算机设备及存储介质

技术领域

本发明涉及LDPC译码技术领域，更具体地说是指LDPC译码方法、装置、计算机设备及存储介质。

背景技术

LDPC(低密度奇偶校验码)是目前SSD主控中常用的ECC(纠错)算法，针对LDPC译码提出了很多的译码算法，各种译码算法各有利弊，因此在使用中需要选择适合实际应用的LDPC译码算法；而在SSD存储应用中，通常需要借助颗粒本身的特性，在SSD不同的生命周期选择最合适的译码方式，来获得面积、性能和带宽的最大平衡；在SSD生命周期初期，由于RBER(RawBitErrorRate原始比特误码率)较小，可以采用比特翻转译码方式来纠错，原先的比特翻转在硬件实现时需要先计算出对应码字每个比特不满足校验方程的个数，选择最大的那些比特位置进行标记，然后翻转；但是，这种方式需要额外存储对应比特的位置信息，而且不利于硬件Pipeline(流水线设计方式)实现，会影响硬件实现的数据吞吐率；因此，无法满足需求。

发明内容

本发明的目的在于克服现有技术的缺陷，提供LDPC译码方法、装置、计算机设备及存储介质。

为实现上述目的，本发明采用于下技术方案：

LDPC译码方法，包括以下步骤：

S1，获取LDPC译码请求；

S2，根据译码请求，读取用户数据，并写入码字存储器中；

S3，根据校验阵列重初始化比特翻转阈值，并设置最大迭代次数；

S4，计算当前码字的校验子，并将迭代次数加1；

S5，计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转，并写回码字存储器中；

S6，对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值；

S7，判断校验子校验是否满足方程或迭代次数是否达到设置的最大值；若是，停止译码；若否，则返回S4。

其进一步技术方案为：所述S3中，所述比特翻转阈值为δ＝d_v-1；其中，d_v表示校验阵的列重。

其进一步技术方案为：所述S4中，所述“计算当前码字的校验子”中校验子的值为s＝H·c^T；其中，H表示LDPC校验矩阵，C表示带校验信息的用户数据，称为码字，T表示矩阵转置。

其进一步技术方案为：所述S5中，所述“计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转”中采用前一次迭代的校验子s_pre，计算每一比特不满足校验方程的个数，若计算结果大于δ，则将该比特进行翻转；所述S6中，所述“对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值”中将计算出的不满足校验方程的个数进行比较，获得最大值μ_max，更新比特翻转阈值δ＝(μ_max＜d_v-3)？(d_v-3):(μ_max-1)。

LDPC译码装置，包括：获取单元，读取写入单元，初始化设置单元，第一计算单元，第二计算单元，比较单元，及判断单元；

所述获取单元，用于获取LDPC译码请求；

所述读取写入单元，用于根据译码请求，读取用户数据，并写入码字存储器中；

所述初始化设置单元，用于根据校验阵列重初始化比特翻转阈值，并设置最大迭代次数；

所述第一计算单元，用于计算当前码字的校验子，并将迭代次数加1；

所述第二计算单元，用于计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转，并写回码字存储器中；

所述比较单元，用于对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值；

所述判断单元，用于判断校验子校验是否满足方程或迭代次数是否达到设置的最大值。

其进一步技术方案为：所述初始化设置单元中，所述比特翻转阈值为δ＝d_v-1；其中，d_v表示校验阵的列重。

其进一步技术方案为：所述第一计算单元中，所述“计算当前码字的校验子”中校验子的值为s＝H·c^T；其中，H表示LDPC校验矩阵，C表示带校验信息的用户数据，称为码字，T表示矩阵转置。

其进一步技术方案为：所述第二计算单元中，所述“计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转”中采用前一次迭代的校验子s_pre，计算每一比特不满足校验方程的个数，若计算结果大于δ，则将该比特进行翻转；所述比较单元中，所述“对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值”中将计算出的不满足校验方程的个数进行比较，获得最大值μ_max，更新比特翻转阈值δ＝(μ_max＜d_v-3)？(d_v-3):(μ_max-1)。

一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上述所述的LDPC译码方法。

一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如上述所述的LDPC译码方法。

本发明与现有技术相比的有益效果是：能够减少中间计算变量的存储，提升比特翻转译码器的数据吞吐率，减少硬件资源的消耗，降低芯片面积和成本，同时有效提升比特翻转译码器的带宽，能够更好地满足需求。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的LDPC译码方法的流程示意图；

图2为本发明实施例提供的比特翻转LDPC译码Pipeline方式的应用场景示意性框图；

图3为本发明实施例提供的LDPC译码方法的应用硬件结构示意性框图；

图4为本发明实施例提供的LDPC译码装置的示意性框图；

图5为本发明实施例提供的计算机设备的示意性框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

请参阅图1到图5所示的具体实施例，其中，请参阅图1到图3所示，本发明公开了LDPC译码方法，包括以下步骤：

S1，获取LDPC译码请求；

S2，根据译码请求，读取用户数据，并写入码字存储器中；

S4，计算当前码字的校验子，并将迭代次数加1；

S7，判断校验子校验是否满足方程或迭代次数是否达到设置的最大值；若否，则返回S4；

S8，若是，停止译码。

其中，S1中，“获取LDPC译码请求”为：当用户数据需要进行LDPC纠错时，LDPC译码器获取译码请求。

其中，在S2中，在写入码字存储器过程中，会计算出初始码字的校验子用于不满足的校验方程的计算，当数据写入完成后，根据校验阵列重设置比特翻转阈值和最大迭代次数，并启动译码器工作。

其中，所述S3中，所述比特翻转阈值为δ＝d_v-1；其中，d_v表示校验阵的列重。

其中，所述S4中，所述“计算当前码字的校验子”中校验子的值为s＝H·c^T；其中，H表示LDPC校验矩阵，C表示带校验信息的用户数据，称为码字(可能包含错误信息)，T表示矩阵转置。

其中，所述S5中，所述“计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转”中采用前一次迭代的校验子s_pre，计算每一比特不满足校验方程的个数，若计算结果大于δ，则将该比特进行翻转；所述S6中，所述“对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值”中将计算出的不满足校验方程的个数进行比较，获得最大值μ_max，更新比特翻转阈值δ＝(μ_max＜d_v-3)？(d_v-3):(μ_max-1)。

其中，现有的比特翻转算法需要根据计算出的μ_max值，来获得码字中需要翻转的比特位置，而本发明通过定义的比特翻转阈值来替代，这样的好处在于可以不需要等待μ_max值计算完毕才确定需要翻转的比特，便于硬件做Pipeline来提升带宽；而比特翻转的阈值是根据μ_max来更新的，更新规则是基于LDPC译码过程是收敛为前提的，如果迭代收敛，那么当前迭代计算出的μ_max不大于前一次迭代的校验子s_pre计算出来的μ_max，故新的比特翻转阈值可以用μ_max-1来估计表示。

其中，如图2所示，翻译如下：oneiteration：一次迭代；SyndromeCal：校验子计算；GetUmax：获取最大值；本发明的Pipeline计算方式，以block(块)为单位进行计算，第一级并行计算校验子和不满足的校验方程，第二级根据不满足的校验方程的个数比较以获得最大值；每一次迭代都会对所有的变量节点block进行计算，直到译码成功或者迭代次数达到最大值才停止译码；这种Pipeline方式可以改善时序，提高计算效率，大大改善原先译码方式的带宽。

其中，如图3所示，本发明LDPC译码方法的硬件结构实施例，采用码字存储器1，校验子计算&检查模块2，不满足的校验方程计算模块3，比较&最大值获取模块4，及参数&状态控制模块5；在硬件实现时只需要一块存放码字的码字存储器1，不需要存放迭代过程中的临时数据，原先的译码器存放的临时数据为多个码字大小，跟列重相关；在译码开始前，用户数据在输入时依次存放到码字存储器1中，同时计算出初始的校验子，通过状态和参数控制，启动译码迭代，控制每一步Pipeline计算，等到校验子检查满足条件或者达到最大迭代次数即可停止译码，此时码字存储器1中的数据即为需要输出的用户数据；进一步地，在本实施例中，码字存储器1用来存放输入的码字以及迭代过程中码字的读写；校验子计算&检查模块2的功能是从码字存储器中读出当前迭代的码字，从而来计算校验子，并检查码字是否满足条件，如果满足条件，即停止译码，否则将校验子结果送给不满足的校验方程计算模块3；不满足的校验方程计算模块3是利用前一次迭代的校验子来计算每一比特不满足校验方程的个数，若其计算值大于比特翻转阈值，则对该比特直接进行翻转，写入码字存储器1中，同时把计算出的不满足的校验方程传递给比较&最大值获取模块4；比较&最大值获取模块4是通过比较给入的不满足的校验方程计算每一个block(块)的最大值，最终获得整个码字所有比特的不满足的校验方程的最大值，根据这个最大值来更新μ_max(最大值)用于下一次迭代使用；硬件结构中还有参数&状态控制模块5，该模块主要是进行参数读取、配置和状态控制等；整个的硬件实现结构相当简单，只需要一块码字大小的存储器，移位网络以及一组级联的比较器资源，另外在时序上Pipeline计算，效率大大提高，从而增加译码器的数据吞吐率，提升译码带宽；因此跟原先现有的译码结构相比，不仅在硬件资源上节省了中间计算结果的存储资源，而且在带宽上也有了明显的提升。

综上，本发明能够减少中间计算变量的存储，提升比特翻转译码器的数据吞吐率，减少硬件资源的消耗，降低芯片面积和成本，同时有效提升比特翻转译码器的带宽，能够更好地满足需求。

请参阅图4，本发明还公开了LDPC译码装置，包括：获取单元10，读取写入单元20，初始化设置单元30，第一计算单元40，第二计算单元50，比较单元60，及判断单元70；

所述获取单元10，用于获取LDPC译码请求；

所述读取写入单元20，用于根据译码请求，读取用户数据，并写入码字存储器中；

所述初始化设置单元30，用于根据校验阵列重初始化比特翻转阈值，并设置最大迭代次数；

所述第一计算单元40，用于计算当前码字的校验子，并将迭代次数加1；

所述第二计算单元50，用于计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转，并写回码字存储器中；

所述比较单元60，用于对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值；

所述判断单元70，用于判断校验子校验是否满足方程或迭代次数是否达到设置的最大值。

进一步地，该LDPC译码装置还包括停止单元80，用于停止译码。

其中，所述初始化设置单元30中，所述比特翻转阈值为δ＝d_v-1；其中，d_v表示校验阵的列重。

其中，所述第一计算单元40中，所述“计算当前码字的校验子”中校验子的值为s＝H·c^T；其中，H表示LDPC校验矩阵，C表示带校验信息的用户数据，称为码字，T表示矩阵转置。

其中，所述第二计算单元50中，所述“计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转”中采用前一次迭代的校验子s_pre，计算每一比特不满足校验方程的个数，若计算结果大于δ，则将该比特进行翻转；所述比较单元60中，所述“对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值”中将计算出的不满足校验方程的个数进行比较，获得最大值μ_max，更新比特翻转阈值δ＝(μ_max＜d_v-3)？(d_v-3):(μ_max-1)。

需要说明的是，所属领域的技术人员可以清楚地了解到，上述LDPC译码装置和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。

上述LDPC译码装置可以实现为一种计算机程序的形式，该计算机程序可以在如图5所示的计算机设备上运行。

请参阅图5，图5是本申请实施例提供的一种计算机设备的示意性框图；该计算机设备500可以是终端，也可以是服务器，其中，终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。

参阅图5，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。

该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种LDPC译码方法。

该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。

该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种LDPC译码方法。

该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

应当理解，在本申请实施例中，处理器502可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。

因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的LDPC译码方法。

所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。

上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims

1.LDPC译码方法，其特征在于，包括以下步骤：

S1，获取LDPC译码请求；

S2，根据译码请求，读取用户数据，并写入码字存储器中；

S4，计算当前码字的校验子，并将迭代次数加1；

2.根据权利要求1所述的LDPC译码方法，其特征在于，所述S3中，所述比特翻转阈值为δ＝d_v-1；其中，d_v表示校验阵的列重。

3.根据权利要求2所述的LDPC译码方法，其特征在于，所述S4中，所述“计算当前码字的校验子”中校验子的值为s＝H·c^T；其中，H表示LDPC校验矩阵，C表示带校验信息的用户数据，称为码字，T表示矩阵转置。

4.根据权利要求3所述的LDPC译码方法，其特征在于，所述S5中，所述“计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转”中采用前一次迭代的校验子s_pre，计算每一比特不满足校验方程的个数，若计算结果大于δ，则将该比特进行翻转；所述S6中，所述“对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值”中将计算出的不满足校验方程的个数进行比较，获得最大值μ_max，更新比特翻转阈值δ＝(μ_max＜d_v-3)？(d_v-3):(μ_max-1)。

5.LDPC译码装置，其特征在于，包括：获取单元，读取写入单元，初始化设置单元，第一计算单元，第二计算单元，比较单元，及判断单元；

所述获取单元，用于获取LDPC译码请求；

6.根据权利要求5所述的LDPC译码装置，其特征在于，所述初始化设置单元中，所述比特翻转阈值为δ＝d_v-1；其中，d_v表示校验阵的列重。

7.根据权利要求6所述的LDPC译码装置，其特征在于，所述第一计算单元中，所述“计算当前码字的校验子”中校验子的值为s＝H·c^T；其中，H表示LDPC校验矩阵，C表示带校验信息的用户数据，称为码字，T表示矩阵转置。

8.根据权利要求7所述的LDPC译码装置，其特征在于，所述第二计算单元中，所述“计算不满足的校验方程的个数，若计算结果大于所述比特翻转阈值，进行翻转”中采用前一次迭代的校验子s_pre，计算每一比特不满足校验方程的个数，若计算结果大于δ，则将该比特进行翻转；所述比较单元中，所述“对不满足的校验方程的个数进行比较，获取最大值用于更新比特翻转阈值”中将计算出的不满足校验方程的个数进行比较，获得最大值μ_max，更新比特翻转阈值δ＝(μ_max＜d_v-3)？(d_v-3):(μ_max-1)。

9.一种计算机设备，其特征在于，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的LDPC译码方法。

10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如权利要求1-4中任一项所述的LDPC译码方法。